视频解码器、视频处理装置及电子设备的制作方法

1.本技术涉及图像处理技术领域，尤其涉及一种视频解码器、视频处理装置及电子设备。


背景技术：

2.智能视频分析是指对视频流解码得到的每一帧图像进行计算机视觉算法运算或人工智能推理，从而识别出用户感兴趣的对象或行为，包括但不限于：物体识别，人脸检测，入侵检测，活物检测，方向检测，对象分类，行为计数等。
3.目前，智能视频分析过程中的处理步骤众多，需要频繁读取存储单元中的数据，增加系统带宽的消耗，降低系统性能。


技术实现要素：

4.本技术实施例提供一种视频解码器、视频处理装置及电子设备。
5.本技术的技术方案是这样实现的：
6.第一方面，提供一种视频解码器，包括：视频解码电路和数据预处理电路；
7.所述视频解码电路的输出端与所述数据预处理电路的输入端连接；
8.所述视频解码电路，用于将待处理视频进行解码处理，得到待处理图像；
9.所述数据预处理电路，用于对所述待处理图像进行预处理，得到目标数据；所述目标数据用于进行神经网络处理器的处理。
10.第二方面，提供一种视频处理装置，包括视频解码器和神经网络处理器；
11.其中，所述视频解码器包括视频解码电路和数据预处理电路；
12.所述视频解码电路的输出端与所述数据预处理电路的输入端连接；
13.所述视频解码电路，用于将待处理视频进行解码处理，得到待处理图像；
14.所述数据预处理电路，用于对所述待处理图像进行预处理，得到目标数据，并将所述目标数据存储在存储单元中；
15.所述神经网络处理器，用于从所述存储单元中获取所述目标数据，并对所述目标数据进行处理。
16.第三方面，提供一种电子设备，包括存储单元；以及上述提供的视频处理装置
17.本技术实施例提供一种视频解码器，该视频解码器包括：视频解码电路和数据预处理电路；其中，视频解码电路的输出端与数据预处理电路的输入端连接；视频解码电路，用于将待处理视频进行解码处理，得到待处理图像；数据预处理电路，用于对待处理图像进行预处理，得到目标数据；目标数据用于进行神经网络处理器的处理。可以看出，本技术提供的实施例中可以将数据预处理电路集成在视频解码器中，通过数据预处理电路对解码后的待处理图像直接进行数据预处理，转换成神经网络处理器能够直接使用的数据。如此，减少对存储单元执行读取操作的次数，降低了系统带宽的使用，提升了系统的处理性能。
附图说明
18.图1为本技术实施例提供的一种相关技术中的智能视频分析流程示意图一；
19.图2为本技术实施例提供的一种相关技术中的智能视频分析流程示意图二；
20.图3为本技术实施例提供的一种视频解码器的结构组成示意图一；
21.图4为本技术实施例提供的一种视频解码器的结构组成示意图二；
22.图5为本技术实施例提供的一种视频解码器的结构组成示意图三；
23.图6为本技术实施例提供的一种数据预处理电路的结构组成示意图一；
24.图7为本技术实施例提供的一种数据预处理电路的结构组成示意图二；
25.图8为本技术实施例提供的一种数据预处理电路的结构组成示意图三；
26.图9为本技术实施例提供的一种视频解码器的结构组成示意图四；
27.图10为本技术实施例提供的一种视频处理装置的结构组成示意图；
28.图11为本技术实施例提供的一种电子设备的结构组成示意图。
具体实施方式
29.为了能够更加详尽地了解本技术实施例的特点与技术内容，下面结合附图对本技术实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。
30.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
31.为便于理解本技术实施例的技术方案，以下对本技术实施例的相关技术进行说明，以下相关技术作为可选方案与本技术实施例的技术方案可以进行任意结合，其均属于本技术实施例的保护范围。
32.实际应用中，智能视频分析，通常需要通过视频解码器对视频进行解码得到连续的图像帧，接着将得到的连续的图像帧通过神经网络处理器进行计算机视觉算法运算或人工智能推理，得到分析结果。
33.通常情况下，视频解码器和神经网络处理器由不同领域的设计人员设计，视频解码器得到的数据格式与神经网络处理器能够处理的数据格式并不一致，比如视频解码器的输出的数据格式为亮度色度(yuv)图像格式，而神经网络处理器的输入数据通常是红绿蓝(red-green-blue，rgb)图像格式。由于视频解码器与神经网络处理器之间的数据不能直接交互，因此，需要对视频解码器输出的数据进行数据预处理。
34.实际应用中，视频通常是经过压缩编码后存储在存储单元中。其中，压缩后的视频数据可以称为视频流(video stream)。
35.参考图1所示一种相关技术中的智能视频分析流程示意图一，视频处理装置进行智能视频分析的第一步需要从存储单元中读取视频流(参考图1所示的通道1)，通过视频解码器对视频流进行解码处理(也称为解压缩处理)，得到连续的图像帧。该连续的图像帧的格式通常为yuv图像格式，视频处理装置会将该连续的图像帧写入存储单元(参考图1所示的通道2)。接着，视频处理装置会对解码后的连续的图像帧进行数据预处理，把该连续图像
帧转换成神经网络处理器能直接使用的数据。数据预处理包括但不限于帧率下采样处理、图像格式转换处理、图像尺寸调整处理、数据类型转换处理等。
36.其中，视频处理装置进行数据预处理时需要先从存储单元中读取解码后的连续的图像帧(参考图1所示的通道3)，并在预处理完成后把处理结果写入存储单元(参考图1所示的通道4)。最后，神经网络处理器从存储单元中读取数据(参考图1所示的通道5)，进行人工智能算法计算或人工智能推理，得到计算结果后，将计算结果写入存储单元(参考图1所示的通道6)。
37.相关技术方案中，数据预处理的过程比较复杂，需要分成多次完成。参考图2所示，数据预处理可能需要分成两次进行处理，每次处理时都需要从存储单元中读取数据，并在处理完成后将处理结果写入存储单元中。在这种情况下，视频处理装置会频繁读取存储单元中的数据，占用较多的系统带宽。特别地，在系统带宽一定的情况下，数据预处理对存储单元的读写操作越多，系统整体处理能力越低。
38.实际应用中，数据预处理可以通过硬件实现，也可以通过软件实现。软件实现数据预处理相比于硬件实现会慢得多。然而，即便通过硬件实现数据预处理，但是频繁的读写存储单元，仍然会占用较大的系统带宽，影响系统的处理性能。
39.基于此，本技术实施例提供一种视频解码器，该视频解码器包括：视频解码电路和数据预处理电路；其中，视频解码电路的输出端与数据预处理电路的输入端连接；视频解码电路，用于将待处理视频进行解码处理，得到待处理图像；数据预处理电路，用于对待处理图像进行预处理，得到目标数据；目标数据用于进行神经网络处理器的处理。可以看出，本技术提供的实施例中可以将数据预处理电路集成在视频解码器中，通过数据预处理电路对解码后的待处理图像直接进行数据预处理，转换成神经网络处理器能够直接使用的数据。如此，减少对存储单元执行读取操作的次数，降低了系统带宽的使用，提升了系统的处理性能。
40.为便于理解本技术实施例的技术方案，以下通过具体实施例详述本技术的技术方案。以上相关技术作为可选方案与本技术实施例的技术方案可以进行任意结合，其均属于本技术实施例的保护范围。本技术实施例包括以下内容中的至少部分内容。
41.本技术一实施例提供一种视频解码器，参考图3所示，视频解码器30可以包括：视频解码电路31和数据预处理电路32；其中，
42.视频解码电路31的输出端与数据预处理电路32的输入端连接；
43.视频解码电路31，用于将待处理视频进行解码处理，得到待处理图像；
44.数据预处理电路32，用于对待处理图像进行预处理，得到目标数据；目标数据用于进行神经网络处理器的处理。
45.可以理解的是，本技术实施例采用硬件形式实现视频解码和数据预处理过程。具体地，通过硬件形式的视频解码电路31，对视频进行解码处理，得到待处理图像。这里，待处理图像可以包括连续的多帧图像。
46.另外，通过硬件形式的数据预处理电路32，可以实现对待处理图像的数据预处理过程。这里的数据预处理是指对待处理图像进行神经网络数据预处理，将待处理图像转换为神经网络处理器可以直接处理的数据。例如，将待处理图像中的整型数据转换为包含浮点型或半浮点型的数据。
47.在本技术实施例中，本技术实施例中的视频解码电路31的输出端与数据预处理电路32的输入端连接，这样，经过视频解码电路31解码后的待处理图像可以直接输入至数据预处理电路32进行处理，不需要将解码后的待处理图像写入存储单元，再从存储单元中读取出来进行预处理。
48.也就是说，本技术提供的实施例中可以将数据预处理电路32集成在视频解码器30中，通过数据预处理电路31对解码后的待处理图像直接进行数据预处理，转换成神经网络处理器能够直接使用的数据。如此，降低了对存储单元读取操作的次数，降低了系统带宽的使用，提升了处理性能。
49.在一些实施例中，参考图4所示的视频解码器30，在该视频解码器30中，数据预处理电路32可以包括：图像格式转换子电路321；
50.图像格式转换子电路321的输入端与视频解码电路31的输出端连接；
51.图像格式转换子电路321，用于将待处理图像的图像格式从第一图像格式转换为第二图像格式，得到第一待处理数据；第一待处理数据为目标数据。
52.本技术实施例中，图像格式转换子电路321与视频解码电路31直接连接，图像格式转换子电路321能够接收视频解码电路31输出的待处理图像。这样，通过硬件形式的图像格式转换子电路321，将待处理图像的图像格式进行转换。
53.需要说明的是，第一图像格式与第二图像格式不同。其中，第一图像格式可以为yuv图像格式，第二图像格式为rgb图像格式；或者，第一图像格式为raw图像格式，第二图像格式为rgb图像格式。本技术实施例对第一图像格式和第二图像格式不做限定。
54.示例性的，yuv图像格式转换为rgb图像格式的转换公式参考公式1-1所示。
[0055][0056]
其中，y为图像中的亮度分量，u和v为图像中的色度分量。r为图像中红色亮度分量，g为图像中绿色来亮度分量，b为图像中的蓝色亮度分量。
[0057]
在一些实施例中，图像格式转换子电路321中可以包括多个乘法器和多个加法器，用于实现公式1-1中两种不同的图像格式之间的转换。图像格式转换子电路321中还可以包括转换参数寄存器，用于存储图像格式转换过程中所需的转换参数(例如公式1-1中的参数a1～a3、b1～b3、以及c1～c3)。
[0058]
基于此，图像格式转换子电路321可以在转换参数寄存器的配置下，通过硬件电路结构实现不同图像格式之间的转换。由此可见，本技术实施例提供的视频解码器30，可以对解码后的待处理图像直接进行图像格式转换处理，转换成神经网络处理器能够直接使用的图像格式。如此，降低了对存储单元读取操作的次数，降低了系统带宽的使用，提升了处理性能。
[0059]
在一些实施例中，图像格式转换子电路321可以对待处理图像中的每一帧图像进行格式转换处理。
[0060]
需要说明的是，目前视频每秒传输帧数(frames per second，fps)为30～60帧。由于相邻图像帧的图像内容基本相同，图像内容仅有细微的变化，因此没有必要对待处理图
像中的每一帧图像都进行数据预处理。本技术实施例中，可以对解码后的待处理图像进行帧率下采样，通过跳帧来得到较小的帧率。示例性的，可以通过跳帧来得到每秒1帧、2帧、5帧、或10帧的图像进行数据预处理，以及后续的神经网络处理。
[0061]
在一些实施例中，可以通过软件的方式对待处理图像进行帧率下采样。
[0062]
在一些实施例中，可以通过硬件电路结构对待处理图像进行帧率下采样。具体地，参考图5所示的视频解码器，数据预处理电路32可以包括：图像格式转换子电路321和帧率采样子电路322；
[0063]
帧率采样子电路322的输入端与视频解码电路31的输出端连接；
[0064]
帧率采样子电路322的输出端与图像格式转换子电路321的输入端连接；
[0065]
帧率采样子电路322，用于将待处理图像进行帧率下采样处理，得到采样图像；
[0066]
图像格式转换子电路321，用于将采样图像的图像格式从第一图像格式转换为第二图像格式，得到第一待处理数据；第一待处理数据为目标数据。
[0067]
可以理解的是，数据预处理电路32中可以包括帧率采样子电路322，通过该帧率采样子电路322的硬件电路结构对解码后的连续图像帧(即待处理图像)进行帧率下采样处理，得到采样图像。接着，采样图像会输入至图像格式转换子电路321中进行图像格式转换处理，以得到神经网络处理器可以直接处理的目标数据。
[0068]
在一些实施例中，帧率采样子电路322中可以包括帧率配置寄存器。帧率配置寄存器用于存储帧率配置信息，实际采用何种帧率，可以通过该帧率配置寄存器来设置。
[0069]
可以看出，本技术实施例提供的视频解码器可以通过硬件电路对数据进行预处理，相比于软件处理方式，调度方式简单，计算速度快，能够大幅提高数据预处理的效率。
[0070]
基于前述实施例，在一些实施例中，参考图6所示的数据预处理电路32，该数据预处理电路32还可以包括：数据类型转换子电路323；其中，
[0071]
数据类型转换子323电路的输入端，与图像格式转换子电路321的输出端连接；
[0072]
数据类型转换子电路323，用于将第一待处理数据的数据类型从第一数据类型转换为第二数据类型，得到第二待处理数据；第二待处理数据为目标数据。
[0073]
在一些实施例中，第一数据类型包括整型；第二数据类型包括浮点型或半浮点型。
[0074]
实际应用中，神经网络处理器能够处理的数据通常为浮点型或者半浮点型数据，而视频解码后的待处理图像中的数据类型通常为整型数据。基于此，本技术实施例提供的数据预处理电路32中还可以包括数据类型转换子电路323，通过数据类型转换子电路323对数据类型进行转换。
[0075]
在一些实施例中，数据类型转换子电路323可以包括浮点型转换子电路、半浮点型转换子电路、以及新型浮点型转换子电路中的一个或者多个。实际应用中，可以根据神经网络处理器运行的神经网络算法对数据的需求，确定使用其中的一个转换子电路。
[0076]
示例性的，当神经网络处理器能够处理的数据类型为浮点型数据类型时，可以设置浮点型转换子电路导通，半浮点型转换子电路和新型浮点型转换子电路不导通。如此，经过图像格式转换后的第一待处理数据可以输入至浮点型转换子电路中进行数据类型转换处理，得到神经网络处理器能够直接处理的目标数据。
[0077]
可以看出，本技术实施例提供数据预处理电路，可以支持对不同数据类型的转换。并且，本技术实施例通过硬件电路结构的数据类型转换子电路实现数据类型的转换，相比
于软件处理方式，调度方式简单，计算速度快，能够大幅提高数据预处理的效率。
[0078]
在一些实施例中，参考图7所示的数据预处理电路32，该数据预处理电路32还可以包括：数值调整子电路324；其中，
[0079]
数值调整子电路324的输入端与数据类型转换子电路323的输出端；
[0080]
数值调整子电路324，用于将第二待处理数据映射至预设数值范围内，得到第三待处理数据；第三待处理数据为目标数据。
[0081]
这里，数值调整子电路324与数据类型转换子电路323直接连接，可以对数据类型转换子电路323输出的第二待处理数据进行数值调整，使得第二待处理数据位于一定的数值范围和/或数值范围区间中，以便于后续神经网络处理器的处理。
[0082]
在一些实施例中，数值调整子电路324可以包括归一化处理电路和/或整形处理电路。其中，归一化处理电路可以对第二待处理数据进行归一化处理，使得第二待处理数据的数值位于一定的数值范围，比如[-1,1]，[-0.5,0.5]等。整形处理电路可以对第二待处理数据进行整形处理，变换第二待处理数据的数值范围区间。示例性的，整形处理可以是指将第二待处理数据的数值除以某一参数，以此变换第二待处理数据的数值范围区间。
[0083]
在一些实施例中，数值调整子电路324中同时包括归一化处理电路和整形处理电路时，具体连接结构可以是：
[0084]
归一化处理电路的输入端与数据类型转换子电路323的输出端连接；
[0085]
归一化处理电路的输出端与整形处理电路的输入端连接。
[0086]
也就是说，经过数据类型转换子电路323处理后的第二待处理数据，可以先通过归一化处理电路进行归一化处理，再通过整形处理电路进行整形处理。
[0087]
在另一些实施例中，整形处理电路的输入端与数据类型转换子电路323的输出端连接；整形处理电路的输出端与归一化处理电路的输入端连接。
[0088]
也就是说，经过数据类型转换子电路323处理后的第二待处理数据，也可以先通过整形处理电路进行整形处理，再通过归一化处理电路进行归一化处理。
[0089]
由此可见，本技术实施例提供数据预处理电路，可以通过硬件电路结构对第二待处理数据进行归一化处理和/或整形处理，相比于软件处理方式，调度方式简单，计算速度快，能够大幅提高数据预处理的效率。
[0090]
基于上述实施例，在一些实施例中，参考图8所示的数据预处理电路32，数据预处理电路32还可以包括尺寸调整子电路325；
[0091]
尺寸调整子电路325的输入端与图像格式转换子电路321的输出端连接；
[0092]
尺寸调整子电路325的输出端与数据类型转换子电路323的输入端连接；
[0093]
尺寸调整子电路325，用于对第二图像格式的待处理图像的尺寸进行调整，得到第一待处理数据。
[0094]
本技术实施例中，为了便于神经网络处理器的处理，可以对图像格式转换后的待处理图像的尺寸进行调整。具体地，可以通过硬件电路结构实现对图像格式转换后的待处理图像的尺寸的调整。
[0095]
在一些实施例中，尺寸调整子电路325可以包括尺寸缩放电路和/或裁剪电路；其中，
[0096]
尺寸缩放电路，用于对第二图像格式的待处理图像的尺寸进行放大或缩小，得到
第一待处理数据；
[0097]
裁剪电路，用于获取第二图像格式的待处理图像中预设范围内的图像，得到第一待处理数据。
[0098]
在一些实施例中，尺寸缩放电路可以对第二图像格式的待处理图像的长度和宽度进行缩放，缩放的尺寸可以根据神经网络处理器运行的神经网络算法确定。
[0099]
在一些实施例中，通常的神经网络算法需要基于正方形图像进行处理，当第二图像格式的待处理图像的长度和宽度不一致，则还需要通过裁剪电路实现对第二图像格式的待处理图像进行裁剪操作。示例性的，裁剪电路可以保留图像中心，切除较长方向上左右两端内容，使得切除后的图像为正方形。若神经网络算法支持长方形图像，则可以设置该电路为非工作状态。
[0100]
在一些实施例中，为了满足不同神经网络算法，尺寸缩放电路的数量可以包括多个，分别设置于裁剪电路的输入端和输出端。
[0101]
示例性的，尺寸缩放电路可以包括第一尺寸缩放电路和第二尺寸缩放电路。连接关系如下：
[0102]
第一尺寸缩放电路的输入端与图像格式转换子电路321的输出端连接；
[0103]
第一尺寸缩放电路的输出端与裁剪电路的输入端连接；
[0104]
裁剪电路的输出端与第二尺寸缩放电路的输入端连接。
[0105]
当神经网络算法需要对图像先进行缩放后进行裁剪时，可以向第一尺寸缩放电路和裁剪电路发出使能信号，使得第一尺寸缩放电路和裁剪电路处于工作状态，第二尺寸缩放电路处于非工作状态。当神经网络算法需要对图像先进行裁剪后进行缩放时，可以向第二尺寸缩放电路和裁剪电路发出使能信号，使得第二尺寸缩放电路和裁剪电路处于工作状态，第一尺寸缩放电路处于非工作状态。
[0106]
由此可见，本技术实施例提供的数据预处理电路中可以包括不同功能的处理子电路，可以根据神经网络算法的需求设置处理子电路的工作状态。这样，可以将解码后的待处理图像转换成神经网络处理器能够直接使用的格式。如此，降低了对存储单元读取操作的次数，降低了系统带宽的使用，提升了处理性能。
[0107]
在一些实施例中，数据预处理电路中还可以包括数据格式转换子电路，用于将第一待处理数据、第二待处理数据、或第三待处理数据的数据格式进行转换，从高度宽度深度(hwc)格式转换为深度高度宽度(chw)格式，或者将chw格式转换为hwc格式。
[0108]
在一些实施例中，参考图9所示的视频解码器30，本技术实施例提供的视频解码器30中的数据预处理电路32的数量包括多个；
[0109]
多个数据预处理电路32并列连接，且多个数据预处理电路32并行对待处理图像进行处理。
[0110]
也就是说，多个预处理电路32的输入端与视频解码电路31连接，用于接收视频解码电路31输出的待处理图像。
[0111]
在一些实施例中，待处理图像可以分为多个部分，分别输出到多个数据预处理单元32中进行并行处理，可以增加数据预处理的速率，提高数据预处理的效率。
[0112]
在一些实施例中，不同预处理电路32内部包括的处理子电路可以不同，分别对应不同的神经网络算法。示例性的，神经网络处理器可以运行两个不同的神经网络算法，其
中，第一神经网络算法那能够处理的数据类型为浮点型数据，第二神经网络算法能够处理的数据类型为半浮点型数据。这样，可以通过包含浮点型切换子电路的第一预处理电路，以及包含半浮点型切换子电路的第二预处理电路对解码后的待处理数据进行处理，分别得到第一神经网络算法和第二神经网络算法可以直接使用的数据格式。
[0113]
综上所述，本技术提供的实施例中可以将数据预处理过程前推到视频解码器中，降低了对存储单元读取操作的次数，降低了系统带宽的使用，提升了处理性能。另外，本技术提供的实施例中采用纯硬件电路结构的方式，实现数据预处理过程，计算速度相比纯软件的处理快且调度简单。
[0114]
本技术一实施例还提供一种视频处理装置，参考图10所示，视频处理装置100包括视频解码器30和神经网络处理器40；
[0115]
其中，视频解码器30包括视频解码电路31和数据预处理电路32；
[0116]
视频解码电路31的输出端与数据预处理电路32的输入端连接；
[0117]
视频解码电路31，用于将待处理视频进行解码处理，得到待处理图像；
[0118]
数据预处理电路32，用于对待处理图像进行预处理，得到目标数据，并将目标数据存储在存储单元中；
[0119]
神经网络处理器40，用于从存储单元中获取目标数据，并对目标数据进行处理。
[0120]
在一些实施例中，视频处理装置可以设置于电子设备中，电子设备可以是智能手机、平板电脑、个人计算器、服务器或者工业计算器等。
[0121]
在一些实施例中，存储单元可以是独立于视频处理装置的存储设备，示例性的，存储单元可以是静态随机存储器(static random-access memory，sram)，动态随机存储器(dynamic random access memory，dram)等，本技术实施例对存储单元的类型不做限定。
[0122]
本技术实施例中，将数据预处理电路32集成到视频解码器30中，也就是说，将数据预处理的功能往前推到视频解码器端。这样，通过视频解码电路31解码后的待处理图像可以直接进行数据预处理，转化成神经网络处理器40能直接使用的格式，然后写入存储单元中。由于减少了一次从存储设备中读取图像的操作，本技术实施例提供的视频处理装置降低了系统带宽的使用，提升了系统的处理能力。
[0123]
在一些实施例中，待处理图像也可以存储在上述存储单元中。也就是说，视频解码电路31得到待处理图像之后，除了将待处理图像传输给数据预处理电路32进行预处理，还可以同时将得到的待处理图像写入存储单元中，以便后续数据处理使用。
[0124]
示例性的，图9所示的视频处理装置中共包括5个存储单元的读写通道。具体地，数据预处理流程可以包括：视频解码器30通过通道1从存储单元中读取视频流，视频解码器30中的视频解码电路321对读取的视频流进行解码处理，得到的yuv格式的待处理图像。视频解码器可以将得到的待处理图像分为两路，其中的一路通过通道3直接写入存储单元中，另外一路直接送给视频解码器30内置的数据预处理电路322，数据预处理电路对数据处理完毕后，把得到的目标数据通过通道3写入存储单元。最后，神经网络处理器40可以通过通道4从存储单元中读取目标数据，对目标数据进行处理。神经网络处理器处理完毕后，可以将处理结果通过通道5写入存储设备中。
[0125]
由此可见，本技术实施例提供的视频处理装置，在视频解码器端可以直接对视频解码和神经网络数据预处处理，将解码后的图像转换成神经网络处理器能够直接使用的数
据。如此，降低了对存储单元读取操作的次数，降低了系统带宽的使用，提升了处理性能。
[0126]
本技术实施例还提供一种电子设备，该电子设备可以为智能手机、平板电脑、个人计算器、服务器或者工业计算器等。
[0127]
在本技术实施例中，电子设备1100可以包括视频处理装置100和存储单元200。参考图11所示，视频处理装置100中可以包括视频解码器30和神经网络处理器40；
[0128]
其中，视频解码器30包括视频解码电路31和数据预处理电路32；
[0129]
视频解码电路31的输出端与数据预处理电路32的输入端连接；
[0130]
视频解码电路31，用于将待处理视频进行解码处理，得到待处理图像；
[0131]
数据预处理电路32，用于对待处理图像进行预处理，得到目标数据，并将目标数据存储在存储单元200中；
[0132]
神经网络处理器40，用于从存储单元200中获取目标数据，并对目标数据进行处理。
[0133]
在一些实施例中，存储单元200，还用于存储待处理图像。
[0134]
应理解，本技术实施例中视频处理装置100与上述实施例中的视频处理装置相同，为了简洁，在此不再赘述。
[0135]
在本技术所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
[0136]
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
[0137]
另外，在本技术各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以至少两个单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
[0138]
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。
[0139]
或者，本技术上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本技术各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。
[0140]
需要说明的是：本技术实施例所记载的技术方案之间，在不冲突的情况下，可以任
意组合。
[0141]
以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。