一种面向薄膜键盘电路板的交互式布线方法与流程

1.本发明涉及薄膜电路板自动布线领域，尤其涉及一种面向薄膜键盘电路板的交互式布线方法。
2.背景
3.随着柔性电路板(flexible printed circuit,简称fpc)产业的高速发展和应用的日益广泛，整个产业的自动化和智能化水平逐年提高。
4.但在薄膜键盘领域中，由于其生产工艺流程较多，牵涉到多种油墨材质的印刷，并且用于加工定位或安装固定的机构孔也会对布局走线产生重大影响，此外，相关多触点连接的布线理论和算法实践方面均不够完善，因此，目前薄膜键盘电路板的布线设计仍以手工为主，缺乏相应的工具和配套软件。布线效率和质量主要依赖于工艺设计师个人的经验与能力，周期长、效率低且成本高，无法满足大批量快速生产的需求。
5.以上

背景技术：
内容的公开仅用于辅助理解本发明的发明构思及技术方案，其并不必然属于本专利申请的现有技术，也不必然会给出技术教导；在没有明确的证据表明上述内容在本专利申请的申请日之前已经公开的情况下，上述背景技术不应当用于评价本技术的新颖性和创造性。


技术实现要素：

6.本发明的目的是提供一种面向薄膜键盘电路板的交互式布线方法，能够实现以自动布线为主、人工为辅，高效快速地完成薄膜键盘电路板整体布线设计。
7.为达到上述目的，本发明采用的技术方案如下：
8.一种面向薄膜键盘电路板的交互式布线方法，用于将pin线和对应键盘触点进行连接，其特征在于，包括以下步骤：
9.对布局进行预处理，确定用于走线的公共通道和各通道的布线容量，以及确定相关触点信息形成待连接的触点集合ek；
10.对pin线进行交互式调整，使pin线经过电源接口后走线至上/下层电路板并与对应触点连接，并通过人工调整非规范化区域的pin线；
11.按照优先布局触点连接数量多，和/或触点距离远，和/或触点分布密集度高的原则，确定布线的先后次序及其对应的布线队列pin_seq；
12.基于a*算法，和/或局部优化的策略，和/或穷尽算法计算最优路径，并按照布线队列pin_seq的次序，依次对pin线进行自动走线设计和同步更新有效通道，直至完成全部布线，所述有效通道为未满布线容量的公共通道；
13.综合评估布线方案的布线参数，所述的布线参数包括布线的总长度、跳线数量和阻抗；
14.设计不同的布线队列pin_seq并完成对应的布线方案，从多个布线方案中选择布线参数最优的布线方案，并对最佳布线方案进一步调整和优化。
15.进一步地，承前所述的任一技术方案或多个技术方案的组合，对pin线进行自动走
线设计的步骤包括：
16.从pin_seq队列中选择当前需要走线设计的pin线；
17.设定目标拓扑连线，初始为空；
18.计算任一pin线端点至未与pin线连接的任一触点之间的距离，选择距离最短的两个点，设计其布线路径，并加入到目标拓扑连线中；
19.按局部最优，或a*算法，或穷尽算法，计算剩余pin线端点至未与pin线连接的任一触点之间的距离，以及未与pin线连接的任一触点到所述目标拓扑连线的距离，选择最小距离对应设计布线路径加入到所述目标拓扑连线中，并更新有效通道；重复该步骤，直至pin线走线完毕。
20.进一步地，承前所述的任一技术方案或多个技术方案的组合，确定所述布线方案的跳线数量的步骤为：
21.任选一个公共通道或者通道交叉口，并将所有线路关键端点key_p按方位排序和定义大小，构成队列cross_seq《key_p》，设置两条线路的对应关键端点的索引为《i,j》和《m,n》，其中i《j，m《n，则当满足以下条件之一，则有跳线，统计该通道交叉口的跳线数量：
22.条件1:i《m&&j》m&&j《n
23.条件2:i＞m&&i《n&&j》n
24.在条件1中，i位于区间《m,n》外部，而j位于区间内部；在条件2中，i位于区间《m,n》内部，而j位于区间外；
25.依次计算剩余通道交叉口的跳线数；
26.统计所有通道交叉口的跳线数即为总跳线数量。
27.进一步地，承前所述的任一技术方案或多个技术方案的组合，对公共通道上的线路关键端点key_p按线性方位排序和定义大小，所述线性方位排列包括从左向右，或从右向左，或从上至下，或从下至上排序，所述线性方位定义大小包括设置左大右小，或左小右大，或上大下小，或上下下大；
28.对于通道交叉口处的线路关键端点key_p按圆周方位排序和定义大小，所述圆周方位排序包括顺时针方向排序，或逆时针方向排序，所述按圆周方位定义大小包括设置各关键端点随顺时针方向变大，或随逆时针方向变大。
29.进一步地，承前所述的任一技术方案或多个技术方案的组合，对键盘布线进行预处理的步骤包括：
30.将所述触点信息存放到集合k(row,col,loc,comm)中，其中(row,col)为所述触点的逻辑位置信息，row对应其所在行数，col对应其所在列数，loc为所述触点的实际物理位置信息，comm为所述触点开口相关的描述信息，与触点旁边的物体排布相关；
31.所述公共通道包括可能走线的水平通道和相邻水平触点间的垂直通道，将所述水平通道设置为主要通道，所述垂直通道设置为辅助通道；
32.计算所述公共通道的布线容量，计算公式为：
33.ncomm＝(d
c-dn)/(dn dw)
34.其中，dc为公共通道的宽度，dw为线宽；dn为临近线与目标之间的最小距离。
35.进一步地，承前所述的任一技术方案或多个技术方案的组合，对pin线进行交互式调整包括：
36.使部分pin线经过非规范化区域与底层柔性板的触点相连，使另一部分的pin线经过搭建层acf进入上层柔性板，然后延伸至主通道与对应触点相连。
37.进一步地，承前所述的任一技术方案或多个技术方案的组合，所述触点连接数的计算公式为：
38.pin_num(i)＝num(e
p
(i))
39.其中，e
p
(i)表示第i个pin线连接的触点集合，num(e
p
(i))表示集合e
p
(i)的元素数量，pin_num(i)表示第i个pin线的触点连接数。
40.进一步地，承前所述的任一技术方案或多个技术方案的组合，所述触点密集度的计算公式为：
41.pin_centre(i)＝(σk
ij
.loc k0.loc)/(pin_num(i) 1),k
ij
∈e
p(i)42.pin_density(i)＝(pin_num(i) 1)/(σdist(k
ij
.loc,pin_centre(i)) dist(k0.loc，pin_centre(i))),
43.k
ij
∈e
p(i)44.其中，pin_centre(i)表示pin线布局的平均中心坐标，k
ij
.loc表示触点k
ij
的物理坐标，k0.loc表示端点k0的物理坐标，pin_density(i)表示pin线与触点分布的密集度，pin_num(i)表示第i个pin线的连接目标数，dist(k
ij
.loc,pin_centre(i))表示触点k
ij
到pin线布局的平均中心坐标的距离，dist(k0.loc，pin_centre(i))表示端点k0到pin线布局的平均中心坐标的距离。
45.进一步地，承前所述的任一技术方案或多个技术方案的组合，所述触点距离的计算公式为：
46.pin_dist(i)＝∑dist(k
ij
.loc,pin_centre(i))/pin_num(i),kij∈ep(i)
47.其中，pin_dist(i)表示pin线与各个触点的平均距离，dist(k
ij
.loc,pin_centre(i))表示触点k
ij
到pin线布局的平均中心坐标的距离,pin_num(i)表示第i个pin线的连接目标数。
48.进一步地，承前所述的任一技术方案或多个技术方案的组合，所述布线总长度的计算公式为：
49.layout_length＝sum(pin_polyline(i))
50.其中，layout_length表示布线总长度，是各个pin线布线长度的总和。
51.本发明提供的技术方案带来的有益效果如下：
52.a.本发明提出的薄膜键盘电路板布线设计方法以自动化为主，通过人工辅助对键盘布线进行预处理以及调整和优化，效率高、适用性好，减少人工操作、降低成本，能够满足大批量快速生产的需求；
53.b.提出了pin线排序的技术指标，即按照优先布局触点连接数量多，和/或触点距离远，和/或触点分布密集的pin线的原则确定布线队列pin_seq，使得该布线设计方法准确率更高；
54.c.提出了跳线数量的自动计算方法，通过本方法设计的薄膜键盘电路板的布线方案合理且高效。
附图说明
55.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
56.图1为本发明的一个示例性实施例提供的面向薄膜键盘电路板的交互式布线方法的流程图；
57.图2为本发明的一个示例性实施例提供的公共通道的布线容量原理示意图；
58.图3为本发明的一个示例性实施例提供的通道交叉口的关键端点分布情况示意图；
59.图4(a)为本发明的一个示例性实施例提供的通道交叉口的跳线示意图；
60.图4(b)为图4(a)中线路关键端点形成的排序示意图。
具体实施方式
61.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
62.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
63.参见图1，本发明提供了一种面向薄膜键盘电路板的交互式布线设计方法，用于将pin线和对应键盘触点进行连接，包括以下步骤：
64.对布局进行预处理，确定用于走线的公共通道和各通道的布线容量，以及确定相关触点信息形成待连接的触点集合ek；
65.对pin线进行交互式调整，使pin线经过电源接口后走线至上/下层电路板并与对应触点连接，并通过人工调整非规范化区域的pin线，所述非规范化区域包括电气元件多、布线交汇密集以及布线路径复杂的区域，通常可以按照印制电路板设计手册的规定确定非规范化区域，并且会在设计文档中注明其所在的位置和范围；
66.按照优先布局触点连接数量多，和/或触点距离远，和/或触点分布密集度高的原则，确定布线的先后次序及其对应的布线队列pin_seq；
67.基于a*算法，和/或局部优化的策略，和/或穷尽算法计算最优路径，并按照布线队列pin_seq的次序，依次对pin线进行自动走线设计和同步更新有效通道，直至完成全部布线，所述有效通道为未满布线容量的公共通道；其中，a*算法又称a-star算法，是一种静态
路网中求解最短路径最有效的直接搜索方法，算法中的距离估算值与实际值越接近，最终搜索速度越快。
68.综合评估布线方案的布线参数，所述的布线参数包括布线的总长度、跳线数量和阻抗；
69.设计不同的布线队列pin_seq并完成对应的布线方案，从多个布线方案中选择布线参数最优的布线方案，并对最佳布线方案进一步调整和优化。
70.本发明提出的薄膜键盘电路板布线设计方法以自动化为主，通过人工辅助对键盘布线进行预处理以及调整和优化，适用性好且效率高，可有效减少人工操作、降低成本，能够满足大批量快速生产的需求。
71.进一步地，键盘布线的目标是把pin线和对应键盘触点进行连接。从图形拓扑的角度，需要确定连接点和连线。考虑到实际布线的影响因素较多，导致计算过程偏复杂，难以计算。因此，会对待布线的键盘布局图做一些预处理，主要是适当的简化，同时构建相关的逻辑布局图。对键盘布局图进行预处理的步骤包括：
72.确定各个触点信息，包括其行列布局情况，对应的空间坐标，及触点内部空间。对于极少数触点，例如enter触点可能会跨越多行，为简化处理，可以视作其中任意一行的触点，将所述触点信息存放到集合k(row,col,loc,comm)中，其中(row,col)为所述触点的逻辑位置信息，row对应其所在行数，col对应其所在列数，loc为所述触点的实际物理位置信息，comm为所述触点开口相关的描述信息，与触点旁边的物体排布相关，所有触点形成触点集合ek。
73.确定各类可能走线的公共通道，将所述公共通道按照键盘的布局特点划分为水平通道和相邻水平触点间的垂直通道，将所述水平通道设置为主要通道，所述垂直通道设置为辅助通道，后续自动布线时布线路径优选经过主要通道；
74.参见图2，计算所述公共通道的布线容量，计算公式为：
75.ncomm＝(d
c-dn)/(dn dw)
76.其中，dc为公共通道的宽度，dw为线宽，通常设置为0.2-0.4mm；dn为临近线与目标之间的最小距离。
77.在后续布线过程中，如果某一公共通道的布线数量未达其布线容量，则该公共通道为有效通道；若已达其布线容量，则为非有效通道，后续不在该通道中布线。
78.进一步地，在完成对键盘的布局预处理之后，对pin线进行交互式调整，即调整pin线，使得其从规定的pin接口(电源接口)处走线延伸到相应柔性线路层(键盘内一般有上下两层线路)，并于相应柔性线路层中的主要通道或辅助通道内的触点对应连接。
79.具体地，pin线一般有24-40根，使部分pin线(一般为pin线总数的2/3左右)经过非规范化区域与底层柔性板的触点相连；使剩余的pin线(pin线总数的1/3左右)，经过异方性导电胶膜(anisotropic conductive film，acf)搭建层进入上层柔性板并与触点相连，此部分操作由计算机程序自动完成。pin线调整区域通常是非规范化区域，所述非规范化区域包括但不限于电气元件多、布线交汇密集以及布线路径复杂的区域，非规范化区域的pin线调整通过建模分析较为复杂，因此该过程可由人工基于经验设计完成。完成对pin线进行交互式调整后，将此时所有与各个pin线连接的触点设置为端点集合ed，将所有未与pin线连接的触点设置为独立触点集合es(ek＝ed∪es)，后续只需要将所述端点集合ed与所述触点集
合es中的点对应连接。
80.进一步地，确定布线的先后次序，即确定布线队列pin_seq。在正式布线之前需确定合理的布线次序，通常，触点连接数越多，和/或密集度越大，和/或触点距离越远的pin线优先布局，这样可以尽量减少布线的距离和潜在的跳线次数。通过计算机程序自动统计计算各pin线指标，包括触点连接数、密集度和距离，并确定适合的排序方法，也可以依据经验通过人工调整相关的布线排序指标，并最终确定布线队列pin_seq。
81.所述触点连接数为其中一个pin线连接的触点数量，其影响布线的长度和复杂性，通常触点连接数越多，则所需布线的长度越长，布线越复杂。第i个pin线(pini)的触点连接数的计算公式为：
82.pin_num(i)＝num(e
p
(i))
83.其中，e
p
(i)表示第i个pin线连接的触点集合，num(e
p
(i))表示集合e
p
(i)的元素数量，pin_num(i)表示pini的触点连接数。
84.所述触点密集度表示pin线与触点分布的密集度，越密集，则布线的局域相对更集中。所述触点密集度的计算公式为：
85.pin_centre(i)＝(σk
ij
.loc k0.loc)/(pin_num(i) 1),k
ij
∈e
p(i)86.pin_density(i)＝(pin_num(i) 1)/(σdist(k
ij
.loc,pin_centre(i)) dist(k0.loc，pin_centre(i))),
87.k
ij
∈e
p(i)88.其中，pin_centre(i)表示pin线布局的平均中心坐标，k
ij
.loc表示触点k
ij
的物理坐标，k0.loc表示端点k0的物理坐标，pin_density(i)表示pin线与触点分布的密集度，pin_num(i)表示第i个pin线的连接目标数，dist(k
ij
.loc,pin_centre(i))表示触点k
ij
到pin线布局的平均中心坐标的距离，dist(k0.loc，pin_centre(i))表示端点k0到pin线布局的平均中心坐标的距离。
89.所述触点距离的计算公式为：
90.pin_dist(i)＝∑dist(k
ij
.loc,pin_centre(i))/pin_num(i),kij∈ep(i)
91.其中，pin_dist(i)表示pin线与各个触点的平均距离，dist(k
ij
.loc,pin_centre(i))表示触点k
ij
到pin线布局的平均中心坐标的距离,pin_num(i)表示第i个pin线的连接目标数。
92.进一步地，按pin_seq队列的次序，依次对pin线进行自动走线设计，包括以下步骤：
93.从pin_seq队列中选定当前需要走线设计的pin线；
94.设定目标拓扑连线为pin_polyline，初始为空；
95.计算任一pin线端点(端点集合ed中任意一点)至未与pin线连接的任一触点(独立触点集合es中任意一点)之间的距离，选择距离最短的两个点，设计其布线路径，并加入到拓扑连线pin_polyline中，形成pin_polyline1，并将已经接入拓扑连线pin_polyline1的触点对应从端点集合ed和独立触点集合es中删除；
96.计算剩余pin线端点至未与pin线连接的任一触点之间的距离，以及未与pin线连接的任一触点到所述目标拓扑连线pin_polyline1的距离，选择最小距离对应设计布线路径加入到所述目标拓扑连线pin_polyline1中，形成拓扑连线pin_polyline2，并将已经接
入拓扑连线pin_polyline2的触点对应从端点集合ed或独立触点集合es中删除；重复该步骤，直至所述触点集合ek中所有触点都加入到拓扑连线中，即pin线走线完毕。
97.需要说明的是，在布线过程中，只在有效通道(走线数量未达其布线容量的通道)中布线；当任何公共通道的走线数量达到其布线容量，则该通道已经饱和，为非有效通道，后续的pin线走线则避开该通道。
98.在具体应用中，计算任意两触点之间的距离，或触点到拓扑连续的距离可以按照a*(a-star)算法，和/或局部优化的策略，和/或穷尽算法进行搜索计算出相关最优路径。在计算过程中，还可以引入人工设定，使布线绕开少数电器元件分布密集区域或障碍区域，例如存在安装固定孔的位置。
99.综合评估布线方案的布线参数，即按照某个pin_seq队列的次序完成所有的pin线布线后，对布线的物理参数指标进行统计，所述的布线参数包括布线的总长度、跳线数量和阻抗。其中，所述布线总长度的计算公式为：
100.layout_length＝sum(pin_polyline(i))
101.其中，layout_length表示布线总长度，是各个pin线布线长度的总和。
102.跳线与工艺有关，在具体设计中，一般希望减少跳线的数量，因为跳线会增加工艺的复杂度和成本，甚至与良品率有关。在不同pin线经过同一个通道或者通道交叉区域，可能存在若干线路，若这些线路无交点，则说明不存在冲突，若存在，则说明需要设计跳线，以避免线路冲突。参见图3，为通道交叉口的关键端点分布情况示意图，其中水平通道的容量为3，共3组端点，垂直通道容量为2，共2组端点。
103.在布线设计中，对每个通道和通道交叉口，可以先分析各类线路中无相交线的最大数量，即这些线内部无冲突的线路数，此类线路可以规划在底层印刷；其它与这些底层印刷相交的线，则设定为跳线，其数量即为该通道和通道交叉口的跳线数。单个通道交叉口的跳线数据不宜过多，一般不超过1个。
104.本发明提出了跳线计算方法，任选一个通道交叉口，选择其中一点为起始点，将所有线路关键端点key_p按方位排序和定义大小，具体地，以通道交叉口中间一点为圆心，设置线路关键端点key_p沿顺时针方向递增；或者，设置线路关键端点key_p沿顺时针方向递减，构成队列cross_seq《key_p》。任选两条线路，设置两条线路的对应关键端点的索引为《i,j》和《m,n》，其中i《j，m《n，当满足以下条件之一，则有跳线，统计该通道交叉口的跳线数量：
105.条件1:i《m&&j》m&&j《n
106.条件2：i＞m&&i《n&&j》n
107.在条件1中，i位于区间《m,n》外部，而j位于区间内部；在条件2中，i位于区间《m,n》内部，而j位于区间外。
108.具体地，假设某一通道交叉口及其周围的触点分布如图4(a)所示，选择其中一触点为起始点，即触点h1为起始点，将该通道交叉口的所有线路对应的端点按照顺时针递增进行排序和定义大小，形成队列cross_seq《key_p》，参加图4(b)，本实施例中形成的列队为cross_seq《h2,v1,h5，h6,v3,v4》，其中，h2《v1《h5《h6《v3《v4，三条线路端点对应的索引分别为《h6,v3》、《h2,h5》和《v1,v4》，其中，线路《v1,v4》和《h2,h5》和满足条件2：
109.v1》h2&&v1《h5&&v4》h5
110.因此线路《h5,h2》和《v4,v1》需采用跳线设计，其他任意两线路不满足所述的条件1或条件2，因此不需要跳线设计，则该通道交叉口的跳线数量为1。
111.需要说明的是，该跳线计算方法不仅适用于十字通道交叉口和t形交叉通道口，也适用于单个公共通道上的跳线计算。对于十字通道交叉口或t形交叉通道口，以交叉口中间的任意一点为圆心，选择其中一个线路关键端点为起始点，将所有线路关键端点key_p沿顺时针方向递增；或者，设置线路关键端点key_p沿顺时针方向递减，构成队列cross_seq《key_p》。对于单个公共通道上的线路关键端点key_p的排序可以选择公共通道外的任一一点为圆心，选择其中一个线路关键端点为起始点，其他线路关键端点key_p到圆心与起始点到圆心形成一夹角，根据夹角的大小，可以将所有线路关键端点key_p按照圆周方位进行排序和定义大小，设置所有线路关键端点key_p沿顺时针方向递增；或者，沿顺时针方向递减，构成队列cross_seq《key_p》。
112.在本发明的另一实施例中，对于单个公共通道上的跳线计算，不同于上述实施例中按照圆周方向对线路关键端点key_p按方位排序和定义大小，对公共通道上的线路关键端点key_p按线性方位排序和定义大小，具体地，对于水平方向的公共通道，设置线路关键端点key_p由左向右递增或递减，构成队列cross_seq《key_p》；对于竖直方向的公共通道，设置线路关键端点key_p由上向下递增或递减，构成队列cross_seq《key_p》。
113.依次计算剩余通道和通道交叉口的跳线数；统计所有跳线数即为该布线方案的总跳线数量。传统的跳线设计及统计计算通常需要人工来实现，所述的跳线数量的自动计算方法，可以提高自动布线设计的效率以及薄膜键盘电路板的自动布线设计方案的合理性。
114.进一步地，选择不同的布线队列pin_seq进行布线设计形成对应的布线方案，从多个布线方案中选择布线参数最优的布线方案，并依据真实的线路板工艺实际情况对最佳布线方案进行调整和优化。具体步骤包括：
115.设计多个布线方案，每个方案选择不同的pin线次序，即布线队列pin_seq，并依次走线，获得相应的布线方案，并统计对应的布线参数。
116.从所有布线方案中选择布线参数最佳的方案，例如长度较短，跳线较少，且阻抗等符合要求的最佳布局best_layout。
117.对最佳布局best_layout进行人工调整和优化。在预处理中对整个布局的干扰因素进行适当的简化，在最终优化环节中，需要根据实际情况调整走线。例如，机构孔会影响通道布线的走向，优化过程需要避开此类机构孔；线路直角转弯时阻抗过大，需调整转弯线路。布线牵涉很多工程细节，针对其他需要对整体布局线路进行细致调节，直到符合最终线路板设计的工程需求。
118.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
119.以上所述仅是本技术的具体实施方式，应当指出，对于本技术领域的普通技术人
员来说，在不脱离本技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。