数据传输装置及其控制方法与流程

技术特征：
1.一种数据传输装置，其特征在于，包括：发送端和接收端；所述发送端和接收端之间通过传输链路连接；所述发送端包括：第一逻辑器件、第一阻抗匹配网络和第一隔离电路；所述接收端包括：第二隔离电路、第二阻抗匹配网络和第二逻辑器件；第一逻辑器件的输出连接所述第一阻抗匹配网络，所述第一阻抗匹配网络输出串联所述第一隔离电路，所述第一隔离电路经所述传输链路连接到所述第二隔离电路的一侧，所述第二隔离电路的另外一侧接入到所述第二阻抗匹配网络，所述第二阻抗匹配网络串接到所述第二逻辑器件；其中，所述第一逻辑器件，用于生成逻辑信号的正向输出和逻辑信号的反相输出；所述第一阻抗匹配网络，用于匹配发送端的电阻；所述第一隔离电路，用于去除共模误差；所述第二隔离电路，用于去除共模误差；所述第二阻抗匹配网络，还连接提供共模电压的外接电源，用于匹配接收端的电阻；所述第二逻辑器件，用于接收符合逻辑器件差分输入电平标准的差分信号。2.根据权利要求1所述的数据传输装置，其特征在于，所述第二阻抗匹配网络包括：第一电阻和第二电阻；所述第一电阻的第一端连接所述外接电源，第二端连接所述第二隔离电路和所述第二逻辑器件的第一输入引脚；所述第二电阻的第一端连接所述外接电源，第二端连接所述第二隔离电路和所述第二逻辑器件的第二输入引脚；其中，所述第一输入引脚接收的电平与所述第二输入引脚接收的电平反相。3.根据权利要求2所述的数据传输装置，其特征在于，所述第一阻抗匹配网络包括：第三电阻、第四电阻和第五电阻；所述第一逻辑器件包括：第一输出引脚和第二输出引脚，所述第一输出引脚发出的电平与所述第二输出引脚发出的电平反相；所述第三电阻的第一端连接到第一逻辑器件的第一输出引脚，第二端连接到所述第五电阻的第一端；所述第四电阻的第一端连接到第一逻辑器件的第二输出引脚，第二端连接到所述第五电阻的第二端；其中，第五电阻的选值为无穷大。4.根据权利要求3所述的数据传输装置，其特征在于，所述第一隔离电路包括：第一隔直电容和第二隔直电容；所述第一隔直电容连接到所述第三电阻的第二端；所述第二隔直电容连接到所述第四电阻的第二端；所述第二隔离电路包括：第三隔直电容和第四隔直电容；所述第三隔直电容连接所述第一电阻的第二端；所述第四隔直电容连接所述第二电阻的第二端。5.根据权利要求1-4任一项所述的数据传输装置，其特征在于，发送端还包括：第一保护电路；
接收端还包括：第二保护电路；所述第一保护电路与所述第一隔离电路并联，用于保护所述第一逻辑器件；所述第二保护电路与所述第二隔离电路并联，用于保护所述第二逻辑器件。6.一种数据传输的控制方法，所述方法应用于权利要求1-5任一项所述的数据传输装置，其特征在于，包括步骤：按照帧格式对用户数据进行封装；对数据进行直流平衡编码，并按高位在前方式进行并串转换，得到输出信号，发送端发送所述输出信号；接收发送端发送的信号并进行消抖处理；对消抖处理后的信号进行数据提取预处理；对提取预处理后的数据进行解码处理，得到用户数据。7.根据权利要求6所述的控制方法，其特征在于，还包括步骤：将通过消抖处理后的信号进行同步时钟提取，获得发送端同源时钟信号。8.根据权利要求6所述的控制方法，其特征在于，所述对数据进行直流平衡编码的过程，包括步骤：对数据进行曼彻斯特编码，每个逻辑用两个单位表示，逻辑0表示为01，逻辑1表示为10。9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求6-8中任一所述的方法。10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求6-8中任一所述的方法。

技术总结
本发明涉及一种数据传输装置及其控制方法，该数据传输装置包括发送端和接收端，发送端和接收端之间通过传输链路连接，发送端包括：第一逻辑器件、第一阻抗匹配网络和第一隔离电路，接收端包括：第二隔离电路、第二阻抗匹配网络和第二逻辑器件，第一逻辑器件的输出第一阻抗匹配网络，第一阻抗匹配网络输出串联第一隔离电路，第一隔离电路经传输链路连接到第二隔离电路的一侧，第二隔离电路的另外一侧接入到第二阻抗匹配网络，第二阻抗匹配网络串接到第二逻辑器件。本发明利用FPGA芯片等逻辑器件形成差分输出，不用额外采用专用的接口芯片来保护管脚就可实现长距离直接传输，大幅度降低成本。低成本。低成本。


技术研发人员：殷梁
受保护的技术使用者：广州市奥威亚电子科技有限公司
技术研发日：2022.09.30
技术公布日：2023/1/13