半导体结构及其制造方法与流程

1.本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制造方法。


背景技术：

2.dram(dynamic random access memory)，即动态随机存储器，是一种半导体存储器，每一个存储单元由一个电容以及一个晶体管构成，字线通入以控制信号，位线写入以读出信号。随着人们对存储器数据存储率的要求越来越高，dram的体积及功耗在不断的减小，以满足存储应用要求。而bwl(buried word line)结构，即埋入式字线的应用，使得晶体管中的沟道长度延长，降低了源漏极漏电流，从而提高了存储效率。
3.但是，随着dram存储器发展越来越迅速，如何提高器件的性能成为急需解决的问题，如降低埋入式字线的电阻，提高晶体管的饱和电流，减少电流泄露等。


技术实现要素：

4.本发明实施例解决的技术问题为提供一种半导体结构及其制造方法，可以提高半导体结构的性能。
5.为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底；位于所述衬底上的有源区阵列以及隔离结构，所述有源区阵列包括若干沿第一方向延伸的错位排列的有源区，所述隔离结构包括在所述第一方向上相邻所述有源区之间的跨越区以及垂直所述第一方向上的错位相邻的所述有源区之间的邻近区；若干字线，所述字线包括穿过所述有源区且沿第二方向延伸的字线主体部、位于所述邻近区内并与所述字线主体部相连的第一凸部以及位于所述跨越区内的第二凸部和跨越部；其中，所述第二凸部与所述字线主体部相连，所述跨越部位于所述第二凸部远离所述字线主体部的一侧且与所述第二凸部相连，所述第二凸部在所述衬底表面的正投影面积与所述跨越部在所述衬底表面的正投影面积不同。
6.可选的，在所述第一方向上，所述跨越部的宽度大于所述第二凸部的宽度；和/或者，在所述第二方向上，所述跨越部的宽度大于所述第二凸部的宽度。
7.可选的，所述跨越部在所述衬底表面的正投影为椭圆形或者圆形。
8.可选的，在垂直于所述衬底表面且平行于所述第二方向的方向上，所述跨越部的剖面形状包括矩形、梯形或u形。
9.可选的，还包括：阻挡层，位于所述跨越部和所述第二凸部之间。
10.可选的，所述第一凸部的长度和所述第二凸部的长度相同。
11.可选的，所述第一凸部在所述衬底表面的正投影面积小于或等于所述第二凸部在所述衬底表面的正投影面积。
12.可选的，所述第一凸部的长度大于所述第二凸部的长度且小于所述第二凸部和所述跨越部的长度之和。
13.可选的，所述第二凸部和所述跨越部的导电材质不同。
14.可选的，所述跨越部的电导率大于所述第二凸部的电导率。
15.可选的，所述字线主体部、所述第一凸部以及所述第二凸部为一体化结构。
16.可选的，还包括：填充结构，所述填充结构位于所述第二凸部与所述隔离结构之间。
17.本发明实施例还提供一种半导体结构的制造方法，包括：提供衬底；在所述衬底上形成有源区阵列以及隔离结构，所述有源区阵列包括若干沿第一方向延伸的错位排列的有源区，所述隔离结构包括在所述第一方向上相邻所述有源区之间的跨越区以及垂直所述第一方向上的错位相邻的所述有源区之间的邻近区；形成字线，所述字线包括字线主体部、第一凸部、第二凸部和跨越部，所述字线主体部穿过所述有源区且沿第二方向延伸，所述第一凸部位于所述邻近区内并与所述字线主体部相连，所述第二凸部和所述跨越部均位于所述跨越区内，且所述第二凸部与所述字线主体部相连，所述跨越部位于所述第二凸部远离所述字线主体部的一侧且与所述第二凸部相连，所述第二凸部在所述衬底表面的正投影面积与所述跨越部在所述衬底表面的正投影面积不同。
18.可选的，形成所述跨越部的工艺步骤包括：在所述隔离结构的所述跨越区中形成第一沟槽；在所述第一沟槽的底部形成导电材料层；所述第一沟槽底部的所述导电材料层构成所述跨越部。
19.可选的，所述形成字线的步骤包括：在所述跨越部上形成填充所述第一沟槽的填充层；形成沿第二方向延伸的穿过所述有源区、所述隔离结构以及所述填充层的字线主体开口、位于所述邻近区的所述隔离结构中的第一开口以及位于所述跨越区的所述填充层中的第二开口；在所述字线主体开口、所述第一开口和所述第二开口中填充字线材料层分别形成字线主体部、第一凸部以及第二凸部。
20.可选的，在所述字线主体部表面形成绝缘盖层，所述绝缘盖层的上表面与所述衬底的上表面齐平。
21.可选的，所述第二开口贯穿所述填充层且露出所述跨越部的部分顶部表面，所述字线主体开口在所述衬底上的正投影覆盖所述第二开口在所述衬底上的正投影。
22.本发明实施例提供的半导体结构，字线位于跨越区中的部分包括第二凸部及跨越部，通过设置跨越部，使得字线电阻变小，并且增加了字线对沟道区的控制面积，使得字线控制能力增强。同时，由于第二凸部的横截面积相对较小，防止字线与相邻有源区之间发生漏电，降低字线串扰效应。
附图说明
23.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
24.图1为本发明实施例提供的半导体结构的一种俯视图；
25.图2为本发明实施例提供的半导体结构沿a方向的一种剖面结构示意图；
26.图3为本发明实施例提供的半导体结构沿b方向的一种剖面结构示意图；
27.图4至图15为本发明实施例提供的半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
28.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。
29.图1为本发明实施例提供的半导体结构的俯视图，图2为本发明实施例提供的半导体结构沿a方向的一种剖面结构示意图；图3为本发明实施例提供的半导体结构沿b方向的一种剖面结构示意图。以下将结合附图进行具体说明。
30.结合参考图1至图3，本实施例中，半导体结构包括：衬底100；位于衬底100上的有源区阵列以及，有源区阵列包括若干沿第一方向延伸的错位排列的有源区101，隔离结构102包括在第一方向上相邻有源区101之间的跨越区110以及垂直第一方向上的错位相邻的有源区101之间的邻近区111；若干字线103，字线103包括穿过有源区101且沿第二方向延伸的字线主体部112、位于邻近区111内并与字线主体部112相连的第一凸部113以及位于跨越区110内的第二凸部114和跨越部115；其中，第二凸部114与字线主体部112相连，跨越部115位于第二凸部114远离字线主体部112的一侧且与第二凸部114相连，第二凸部114在衬底100表面的正投影面积与跨越部115在衬底100表面的正投影面积不同。
31.需要说明的是，为了便于图示和说明，图1中仅示意出了半导体结构中部分结构的俯视图。
32.本实施例中，衬底100为半导体衬底，该半导体衬底可以为任何用以承载半导体集成电路组成元件的基底，具体地，在本实施例中，半导体衬底为硅衬底。
33.在一些实施例中，半导体衬底材料也可以是锗、锗硅、碳化硅等。
34.本实施例中，衬底100上形成有有源区阵列和隔离结构102。有源区阵列中，具有若干沿第一方向错位排列的有源区101。具体的，参考图4，第一方向为有源区101自身延伸的方向。此外，一个有源区101和与其错位相邻的两个有源区101的部分区域正对。隔离结构102包围有源区101设置，用于将所述有源区阵列中的有源区101隔离。隔离结构102包括跨越区110和邻近区111。有源区101和隔离结构102的上表面可以齐平或大致齐平，或者隔离结构102的上表面高于有源区101的上表面。
35.跨越区110位于第一方向上相邻的有源区101之间，可以包括第一方向上相邻的有源区101的正对区201以及与正对区201相邻的附加区200。正对区201可以沿第一方向延伸，正对区201的延伸方向与相邻的有源区101的延伸方向相同，正对区201在垂直第一方向上的宽度可以与相邻的有源区101在垂直第一方向上的宽度相同。附加区200可以为在垂直第一方向上的正对区201与相邻有源区101之间的区域，附加区200可以沿第一方向延伸，附加区200在第一方向的长度可以与正对区201在第一方向的长度相同，附加区200在第一方向的投影可以与正对区201在第一方向的投影重合。邻近区111位于垂直第一方向上的错位相邻的有源区101之间，邻近区111在第一方向上的投影可以与错位相邻的有源区101在第一方向的投影重合的部分相重合。
36.在一些实施中，跨越区110在衬底100表面的正投影面积大于邻近区111在衬底100表面的投影面积。
37.本实施例中，半导体结构包括若干字线103，字线103包括穿过有源区101且沿第二
方向延伸的字线主体部112、位于邻近区111内并与字线主体部112相连的第一凸部113以及位于跨越区110内的第二凸部114和跨越部115；其中，第二凸部114与字线主体部112相连，跨越部115位于第二凸部114远离字线主体部112的一侧且与第二凸部114相连，第二凸部114在衬底100表面的正投影面积与跨越部115在衬底表面的正投影面积不同。
38.在一些实施例中，第一方向和第二方向的夹角可以为锐角，例如夹角为65
°
～85
°
，如69
°
。
39.在一实施例中，半导体结构还可以包括：填充结构105，填充结构105位于跨越区110，且位于隔离结构102与第二凸部114之间。具体地，位于邻近区111的隔离结构102可用于隔离第一凸部113与有源区101；位于跨越区110的隔离结构102用于隔离第二凸部114与有源区101，还用于隔离跨越部115与有源区101；填充结构105不仅可用于限制第二凸部114的空间位置，且还可用于进一步隔离第二凸部114与有源区101。隔离结构102的材料可以为氧化硅、氮化硅或者氮氧化硅等；填充结构105的材料可以为氧化硅、氮化硅或者氮氧化硅等。
40.在一些实施中，半导体结构还可以包括：栅介质层(未图示)，栅介质层位于有源区101表面与字线103之间。栅介质层的材料可以为氧化硅或者高k材料，如氧化铪等。
41.字线主体部112还穿过隔离结构102的邻近区111和跨越区110，且字线主体部112、位于隔离结构102的邻近区111、跨越区110以及有源区101内的字线主体部112、位于邻近区111的隔离结构102内部的第一凸部113以及位于跨越区110的隔离结构102内的第二凸部114和跨越部115共同构成的字线103，且字线103横跨有源区101，位于跨越区110内的第二凸部114和跨越部115与有源区101的正对区域变大，能够提高字线103对对有源区101下部的控制能力，进而提高半导体器件性能。
42.在一些实施中，第二凸部114在衬底100表面的正投影面积小于跨越部115在衬底100表面的正投影面积，也就是说，在平行于衬底100表面方向上，跨越部115的截面面积大于第二凸部114的截面面积。例如，跨越部115与有源区101之间的正对面积大于第二凸部114与有源区101之间的正对面积，从而有利于增加字线103对有源区101下部的控制能力，并且，由于第二凸部114的截面面积较小，使得第二凸部114与在第一方向上相邻的有源区101之间仍具有相对较大的间距，降低字线103的串扰效应。
43.在一些实施例中，在第一方向上，跨越部115的宽度大于第二凸部114的宽度，也就是说，字线103位于跨越区110的隔离结构102内部的部分在第一方向上为下宽上窄的结构。在另一些实施例中，在第二方向上，即字线主体部112延伸方向上，跨越部115的宽度大于第二凸部114的宽度，也就是说，字线103位于跨越区110的隔离结构102内部的部分在第二方向上为下宽上窄的结构。在又一些实施例中，在第一方向上，跨越部115的宽度大于第二凸部114的宽度，并且，在第二方向上，跨越部115的宽度也大于第二凸部114的宽度，也就是说，字线103位于跨越区110的隔离结构102内部的部分在第一方向和第二方向上均为下宽上窄的结构。
44.在一些实施中，第二凸部114在衬底100表面的正投影位于跨越部115在衬底100表面的正投影内。参考图1，在一些具体例子中，跨越部115在衬底100表面的正投影可以为椭圆形。在另一个实施例中，跨越部115在衬底100表面的正投影也可以为圆形。
45.在一些实施例中，在垂直于衬底100表面且平行于第二方向的剖面上，跨越部115
的剖面形状可以为矩形、梯形或u形，第一凸部113和第二凸部114的剖面形状也可以为矩形、梯形或u形。
46.本实施例中，第一凸部113的长度和第二凸部114的长度可以相同。在另一些实施例中，第一凸部113的长度还可以大于第二凸部114的长度，但小于第二凸部114的长度和跨越部115的长度之和。具体地，第一凸部113的长度指的是，第一凸部113在垂直于衬底100表面方向上的长度；第二凸部114的长度指的是，第二凸部114在垂直于衬底100表面方向上的长度；跨越部115的长度指的是，跨越部115在垂直于衬底100表面方向上的长度。
47.示例的，第一凸部113在衬底100表面的正投影面积可以小于第二凸部114在衬底100表面的正投影面积。在另一些实施例中，第一凸部113在衬底100表面的正投影面积也可以等于第二凸部114在衬底100表面的正投影面积。
48.本实施例中，第一凸部113和第二凸部114在衬底100表面的正投影均为圆形。在其它实施例中，第一凸部113和第二凸部114在衬底100表面的正投影也可以为椭圆形。
49.本实施例中，第二凸部114和跨越部115的导电材质不同。具体地，跨越部115的电导率可以大于第二凸部114的电导率，有利于降低字线103的整体电阻。此时，由于字线103电阻减小，使得电路导通速度增大，进而加快半导体结构的运行速度。可以理解的是，在其他实施例中，第二凸部和跨越部的导电材质也可以相同。
50.在一些实施例中，字线主体部112、第一凸部113以及第二凸部114的导电材质可以相同。这样，可以在同一道工艺步骤中同时形成字线主体部112、第一凸部113和第二凸部114。
51.在一些实施例中，字线主体部112、第一凸部113和第二凸部114可以为一体化结构。例如，字线主体部112、第一凸部113以及第二凸部114的材料可以为钨；跨越部115的材料可以为钛、钽中的任一种。
52.本实施例中，半导体结构还可以包括：阻挡层117，位于跨越部115和第二凸部114之间。具体地，阻挡层117的材料为导电材料，例如为氮化钽或者氮化钛。
53.参考图2及图3，阻挡层117还可以环绕并覆盖第二凸部114的侧壁以及底壁；此外，阻挡层117还可以环绕并覆盖第一凸部113的侧壁及底壁；阻挡层117还可以位于字线主体部112与衬底100之间。
54.半导体结构还可以包括：过渡层116，过渡层116环绕并覆盖跨越部115的底部和侧面。
55.具体地，过渡层116的材料可以为金属氮化物，比如氮化钛、氮化钽等中的任一种。
56.半导体结构还可以包括：绝缘盖层120，绝缘盖层120覆盖字线主体部112顶部表面。其中，绝缘盖层120的材料可以氮化硅、氧化硅或者氮氧化硅等绝缘材料。例如，绝缘盖层120的顶部表面可以与衬底100的顶部表面齐平，使得形成的字线103为埋入式字线结构。
57.本实施例提供的半导体结构中，衬底100上形成有有源区阵列以及隔离结构102，隔离结构包括跨越区110和邻近区111，字线103上的第二凸部114和跨越部115位于跨越区110内，跨越部115位于第二凸部114远离字线主体部112的一侧且与第二凸部114相连，第二凸部114在衬底100表面的正投影面积与跨越部115在衬底100表面的正投影面积不同。例如，跨越部115在沿衬底100表面方向的横截面积大于第二凸部114沿衬底100表面方向的横截面积，从而增加字线103对沟道区底部的控制面积，使得字线103控制能力增强。另一方
面，由于第二凸部114的横截面积相对较小，防止字线103与相邻有源区101之间发生漏电，降低字线串扰效应。
58.相应的，本发明实施例还提供一种半导体结构的制造方法，可用于制造上述半导体结构，以下将结合附图对本发明实施例提供的半导体结构的制造方法进行详细说明，需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细说明，以下将不做赘述。
59.图4至图15为本发明实施例提供的半导体结构的制造方法各步骤对应的结构示意图。
60.参考图4，提供衬底100，在衬底100上形成有源区阵列以及隔离结构102，有源区阵列包括若干沿第一方向延伸的错位排列的有源区101，隔离结构102包括在第一方向上相邻有源区101之间的跨越区110以及垂直第一方向上的错位相邻的有源区101之间的邻近区111。
61.有源区101和隔离结构102为后续形成字线提供工艺基础，有关衬底100上有源区阵列以及隔离结构102的相应描述，可参考前述实施例的相应说明，在此不再赘述。
62.形成字线，字线包括字线主体部、第一凸部、第二凸部和跨越部，字线主体部穿过有源区101且沿第二方向延伸，第一凸部位于邻近区111内并与字线主体部相连，第二凸部和跨越部均位于跨越区110内，且第二凸部与字线主体部相连，跨越部位于第二凸部远离字线主体部的一侧且与第二凸部相连，第二凸部在衬底100表面的正投影面积与跨越部在衬底100表面的正投影面积不同。
63.参考图5至图9，在隔离结构102的跨越区110中形成第一沟槽11。形成第一沟槽11的具体工艺包括：参考图6及图7，在衬底100表面形成图形化的光刻胶层20，图形化的光刻胶层20至少暴露跨越区110中的部分隔离结构102；参考图8及图9，以图形化的光刻胶20为掩膜，对暴露的隔离结构102进行刻蚀工艺，形成第一沟槽11。
64.本实施例中，第一沟槽11在衬底100表面的正投影可以为椭圆形或圆形。
65.在一些实施例中，在垂直于衬底100表面且平形于第二方向的方向上，第一沟槽11的剖面形状可以为矩形、梯形或u形。
66.参考图10及图11，在第一沟槽11的底部形成导电材料层，第一沟槽11底部的导电材料层构成跨越部115。
67.例如，可以通过物理气相沉积(pvd，physical vapour deposition)、化学气相沉积(cvd，chemical vapor deposition)或原子层沉积(ald，atomic layer deposition)等工艺在第一沟槽11中填满导电材料，如金属钨等。通过回刻工艺去除部分导电材料，保留第一沟槽11底部的部分导电材料。具体的，第一沟槽11底部保留的导电材料的体积可以为第一沟槽11填满时的导电材料的体积的1/2～1/10，如1/3、1/4、1/5、1/6、1/7、1/8或者1/9等。
68.在形成跨越部115之前，还可以包括：在第一沟槽11的底部和侧面形成过渡层116，该过渡层116有利于提高隔离结构102与跨越部115之间的粘附性，同时阻挡跨越部115内的金属离子扩散至隔离结构102内。
69.参考图12至图13，在跨越部115上形成填充第一沟槽11(参考图11)的填充层205，填充层205的上表面可以与隔离结构102的上表面齐平。参考图14及图15，形成沿第二方向延伸的穿过有源区101、隔离结构102以及填充层205的字线主体开口16、位于邻近区111的
隔离结构102中的第一开口18以及位于跨越区110的填充层205中的。具体的，可以在衬底100和填充层205(参考图13)上形成图案化的掩膜层，所述图案化的掩膜层具有沿第二方向延伸的初始图形，所述初始图形暴露出邻近区111的隔离结构102的部分表面、有源区101的部分表面以及填充层205的部分表面，利用所述图案化的掩膜层刻蚀邻近区111的部分隔离结构102、部分有源区101以及部分填充层205形成字线主体开口16，通过调整刻蚀选择比，继续刻蚀部分填充层205和邻近区111的部分隔离结构102分别形成第二开口17和第一开口18，第二开口17贯穿填充层205且露出跨越部115的部分顶部表面。刻蚀后剩余的填充层205构成填充结构105。字线主体开口16在衬底100表面上的正投影可以覆盖第二开口17在衬底100上的正投影。字线主体开口16与第一开口18和第二开口17相连通，为了便于图示和说明，图14中以虚线隔开第一开口18和字线主体开口16以及第二开口17与字线主体开口16；图15中以虚框显示字线主体开口16。
70.参考图2及图3，在字线主体开口16(参考图14及图15)、第一开口18(参考图14及图15)和第二开口17(参考图14及图15)中填充字线材料层分别形成字线主体部112、第一凸部113以及第二凸部114。具体的，可以通过pvd、cvd或ald等方法形成填满字线主体开口16、第一开口18和第二开口17的字线材料层，通过回刻工艺去除部分字线材料层，使得字线主体开口16中保留的部分字线材料层的顶表面低于衬底100的顶表面。字线主体开口16中保留的部分字线材料层形成字线主体部112，第一开口18和第二开口17填充的字线材料层分别形成第一凸部113和第二凸部114。字线材料层可以为单层结构或复合层结构，如氮化钛层、金属钨层或多晶硅层中的任一种或任意组合。本实施例中，在同一工艺步骤中，形成第一凸部113、第二凸部114以及字线主体部112。在其他实施例中，也可以在不同工艺步骤中，形成第一凸部、第二凸部以及字线主体部，这样，可以使得第一凸部、第二凸部和字线主体部的材质各不相同。
71.在一些实施例中，还包括：在字线主体部112表面形成绝缘盖层120，绝缘盖层120的上表面与衬底的上表面齐平或大致齐平，使得形成的字线103为埋入式字线结构。
72.在形成字线材料层之前，还可以包括：采用原位氧化工艺，在字线主体开口16暴露出的有源区101表面形成栅介质层。
73.在一些实施例中，形成第一凸部、第二凸部和字线主体部的工艺步骤也可以包括：形成填充第一沟槽的填充层；在有源区、隔离结构以及填充层内形成沿第二方向延伸的字线主体开口；在隔离结构的邻近区内和填充层内分别形成第一开口和第二开口，第一开口贯穿填充层且露出跨越部的部分顶部表面，字线主体开口在衬底上的正投影覆盖第二开口在衬底上的正投影；在第一开口、第二开口和字线主体开口中填充字线材料层形成第一凸部、第二凸部以及字线主体部。也就是说，可以先形成定义字线主体部的字线主体开口，后形成分别定义第一凸部和第二凸部的第一开口和第二开口。
74.本实施例提供的半导体结构的制造方法中，字线103位于跨越区110中的部分包括第二凸部114及跨越部115，第二凸部114与跨越部115相连接，且跨越部115在衬底100表面的正投影面积大于第二凸部114在衬底100表面的正投影面积，形成的字线103下宽上窄，一方面减小了字线103电阻；另一方面，跨越部115在沿衬底100表面方向的横截面积大于第二凸部114沿衬底100表面方向的横截面积，增加了字线103对沟道区的控制面积，使得字线103控制能力增强。另一方面，由于第二凸部114的横截面积相对较小，防止字线103与相邻
有源区101之间发生漏电，降低字线串扰效应。
75.本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。