一种时钟架构及处理模组的制作方法

技术特征：
1.一种时钟架构，其特征在于，所述时钟架构包括一层或多层时钟模块层；每层所述时钟模块层包括一个或多个时钟模块，每个所述时钟模块包括本地时钟发生器、选择开关电路、多个时钟缓冲电路，其中：所述本地时钟发生器，用于产生独立的本地时钟；所述选择开关电路的第一输入端接收所述本地时钟，所述选择开关电路的第二输入端接收外来下发时钟，所述选择开关电路的多个输出端分别与多个时钟缓冲电路的输入端连接，所述选择开关电路的使能端用于接收使能信号；所述选择开关电路，用于根据所述使能信号使所有所述输出端输出所述本地时钟或使所有所述输出端输出所述外来下发时钟。2.根据权利要求1所述时钟架构，其特征在于，最高所述时钟模块层中所述时钟模块的所述外来下发时钟由主服务器提供。3.根据权利要求1所述时钟架构，其特征在于，每个所述时钟缓冲电路的输出端与下级模块一一连接，所述下级模块包括非时钟模块和/或下一所述时钟模块层的所述时钟模块。4.根据权利要求3所述时钟架构，其特征在于，当所述下级模块为下一所述时钟模块层的所述时钟模块，对应的所述时钟缓冲电路的所述输出端连接下一所述时钟模块层的所述时钟模块的所述第二输入端。5.根据权利要求1所述时钟架构，其特征在于，每个所述时钟模块还包括：bmc电路，用于连接所述选择开关电路的所述使能端，并生成所述使能信号。6.根据权利要求5所述时钟架构，其特征在于，还包括集线器；所有所述bmc电路的物理层接口、主服务器的网络端口分别与所述集线器的接口连接。7.根据权利要求3所述时钟架构，其特征在于，所述非时钟模块包括运算模块、和/或通信模块、和/或存储模块，每个所述运算模块分别连接所述时钟缓冲电路的一个输出端。8.根据权利要求7所述时钟架构，其特征在于，所述运算模块包括fpga电路、和/或cpld电路、和/或gpu电路；所述运算模块还包括存储电路，所述存储电路与所述fpga电路或所述cpld电路或所述gpu电路连接。9.根据权利要求7所述时钟架构，其特征在于，所述通信模块包括：通信芯片和/或通信卡槽，所述通信模块的时钟端独立连接所述时钟缓冲电路的一个输出端。10.根据权利要求3所述时钟架构，其特征在于，当所述下级模块为下一所述时钟模块层的所述时钟模块，对应的所述时钟缓冲电路的所述输出端通过一个通信卡槽连接下一所述时钟模块层的所述时钟模块的所述第二输入端。11.根据权利要求1至10任一项所述时钟架构，其特征在于，所述时钟架构中所述时钟模块层的最大允许层数通过时钟抖动最大限定值确定。12.根据权利要求11所述时钟架构，其特征在于，确定所述时钟模块层的最大允许层数通过时钟抖动最大限定值的过程，包括：获取当前时钟架构的拓扑关系；确定所述拓扑关系中通信路径最长的时钟链路；根据当前时钟架构的各元件抖动值计算所述时钟链路的抖动值；
根据所述抖动值和时钟抖动最大限定值，确定所述时钟架构的最大允许层数。13.根据权利要求12所述时钟架构，其特征在于，所述根据所述抖动值和时钟抖动最大限定值，确定所述时钟架构的最大允许层数的过程，包括：比较所述抖动值与时钟抖动最大限定值的大小比较所述抖动值与时钟抖动最大限定值的大小；调整当前时钟架构中时钟模块层的层数并返回执行所述获取当前时钟架构的拓扑关系的步骤；当n层所述时钟模块层对应的所述抖动值超过所述时钟抖动最大限定值，且n-1层所述时钟模块层对应的所述抖动值不超过所述时钟抖动最大限定值，确定所述时钟架构的最大允许层数为n-1层；n为不小于1的整数。14.根据权利要求12所述时钟架构，其特征在于，所述根据当前时钟架构的各元件抖动值计算所述时钟链路的抖动值的过程，包括：对所述时钟链路上各元件抖动值的平方和作开方计算，得到所述时钟链路的抖动值。15.一种处理模组，其特征在于，包括：如权利要求1至14任一项所述时钟架构；为所述时钟架构的最高时钟模块层提供外来下发时钟的主服务器；各时钟信号端分别连接所述时钟架构中所述时钟缓冲电路的输出端的多个非时钟模块。

技术总结
本申请公开了一种时钟架构及处理模组，涉及时钟控制领域，时钟架构包括一层或多层时钟模块层，每层时钟模块层包括一个或多个时钟模块；每个时钟模块包括本地时钟发生器、选择开关电路、多个时钟缓冲电路；选择开关电路的第一输入端接收本地时钟，第二输入端接收外来下发时钟，选择开关电路的使能端用于接收使能信号；选择开关电路，用于根据使能信号输出本地时钟或输出外来下发时钟。本申请公开了一种时钟架构，每个时钟模块中选择开关电路可选择本地时钟或外来下发时钟作为输出时钟，从而应用该时钟架构的处理模组的时钟调控更为灵活，该时钟架构可扩展、时钟可选的特性为处理模组准确运行提高提供了可靠基础。确运行提高提供了可靠基础。确运行提高提供了可靠基础。


技术研发人员：张宥骏
受保护的技术使用者：苏州浪潮智能科技有限公司
技术研发日：2022.11.30
技术公布日：2022/12/30