半导体结构及其形成方法与流程

技术特征：
1.一种半导体结构的形成方法，其特征在于，包括如下步骤：提供衬底，所述衬底内包括有源区；形成字线于所述衬底内，所述字线包括第一部分以及位于所述第一部分端部的第二部分，所述第二部分沿垂直于所述衬底的方向凸出于所述第一部分；形成覆盖所述衬底的介质层；刻蚀所述介质层和部分所述衬底，形成暴露所述第二部分的第一接触孔、并同时形成暴露所述有源区的第二接触孔。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括存储于区域和位于所述存储区域外部的外围区域，所述有源区位于所述存储区域的所述衬底内；形成字线于所述衬底内的具体步骤包括：刻蚀所述衬底，形成沿平行于所述衬底的方向贯穿所述存储区域并延伸至所述外围区域的凹槽；填充导电材料于所述凹槽内，形成位于所述存储区域的所述第一部分、以及位于所述外围区域的所述第二部分。3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成位于所述存储区域的所述第一部分、以及位于所述外围区域的所述第二部分的具体步骤包括：沉积第一导电材料于所述凹槽内和所述衬底表面，形成覆盖所述存储区域和所述外围区域的导电层；刻蚀所述导电层，形成所述第一部分和所述第二部分。4.根据权利要求3所述的半导体结构的形成方法，其特征在于，刻蚀所述导电层的具体步骤包括：形成遮挡层，所述遮挡层覆盖位于所述外围区域的所述导电层表面；去除位于所述存储区域的所述衬底表面的所述导电层，残留于所述存储区域的所述导电层作为初始第一部分、残留于所述外围区域的所述导电层作为初始第二部分；回刻蚀部分所述初始第一部分和部分所述初始第二部分，残留于所述存储区域的所述凹槽内的所述初始第一部分作为所述第一部分、残留于所述外围区域的所述凹槽内的所述初始第二部分作为所述第二部分。5.根据权利要求3所述的半导体结构的形成方法，其特征在于，沉积第一导电材料于所述凹槽内和所述衬底表面之前还包括如下步骤：形成扩散阻挡层于所述凹槽内壁。6.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述外围区域环绕所述存储区域的外周分布；形成覆盖位于所述外围区域的所述导电层的遮挡层的具体步骤包括：沉积光阻材料于所述外围区域，以形成所述遮挡层，所述遮挡层覆盖位于所述外围区域的所述导电层、并暴露位于所述存储区域的所述导电层。7.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成覆盖所述衬底的介质层之前，还包括如下步骤：形成位于所述衬底上的位线。8.根据权利要求7所述的半导体结构的形成方法，其特征在于，形成覆盖所述衬底的介
质层的具体步骤包括：沉积介质材料于所述衬底上，形成覆盖所述衬底表面和所述位线的介质层。9.根据权利要求8所述的半导体结构的形成方法，其特征在于，形成暴露所述第二部分的第一接触孔、并同时形成暴露所述有源区的第二接触孔的具体步骤包括：刻蚀所述介质层和所述衬底，同时形成暴露所述第二部分的第一接触孔、暴露所述有源区的第二接触孔、以及暴露所述位线的第三接触孔。10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述位线自所述存储区域延伸至所述外围区域；所述第三接触孔暴露位于所述外围区域的所述位线。11.根据权利要求9所述的半导体结构的形成方法，其特征在于，还包括如下步骤：填充第二导电材料于所述第一接触孔、所述第二接触孔和所述第三接触孔，同时形成与所述第二部分接触的第一接触插塞、与所述有源区接触的第二接触插塞和与所述位线接触的第三接触插塞。12.根据权利要求11所述的半导体结构的形成方法，其特征在于，还包括如下步骤：形成与所述第一接触插塞电连接的第一外围电路、与所述第二接触插塞电连接的第二外围电路、以及与所述第三接触插塞电连接的第三外围电路。13.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二部分的厚度与所述第一部分的厚度比为(7:4)～(7:6)。14.一种半导体结构，其特征在于，包括：衬底，所述衬底内具有有源区；字线，位于所述衬底内，所述字线包括第一部分以及位于所述第一部分端部的第二部分，所述第二部分沿垂直于所述衬底的方向凸出于所述第一部分；介质层，覆盖所述衬底上；第一接触插塞，贯穿所述介质层和部分所述衬底，且与所述第二部分接触；第二接触插塞，至少贯穿所述介质层，且与所述有源区接触。15.根据权利要求14所述的半导体结构，其特征在于，所述衬底包括存储于区域和位于所述存储区域外部的外围区域，所述有源区位于所述存储区域的所述衬底内；所述第一部分位于所述存储区域，所述第二部分位于所述外围区域。16.根据权利要求14所述的半导体结构，其特征在于，还包括：凹槽，位于所述衬底内；扩散阻挡层，覆盖于所述凹槽内壁；字线，位于所述扩散阻挡层表面且填充满所述凹槽。17.根据权利要求15所述的半导体结构，其特征在于，还包括：位线，位于所述衬底上；所述介质层覆盖所述衬底表面和所述位线。18.根据权利要求17所述的半导体结构，其特征在于，还包括：第三接触插塞，至少贯穿所述介质层，且与所述位线接触。19.根据权利要求18所述的半导体结构，其特征在于，所述位线自所述存储区域延伸至所述外围区域；
所述第三接触插塞于位于所述外围区域的所述位线接触。20.根据权利要求19所述的半导体结构，其特征在于，还包括：第一外围电路，所述第一接触插塞的一端与所述第二部分接触、另一端与所述第一外围电路电连接；第二外围电路，所述第二接触插塞的一端与所述有源区接触、另一端与所述第二外围电路电连接；第三外围电路，所述第三接触插塞的一端与所述位线接触、另一端与所述第三外围电路电连接。21.根据权利要求14所述的半导体结构，其特征在于，所述第二部分的厚度与所述第一部分的厚度比为(7:4)～(7:6)。

技术总结
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底，所述衬底内包括有源区；形成字线于所述衬底内，所述字线包括第一部分以及位于所述第一部分端部的第二部分，所述第二部分沿垂直于所述衬底的方向凸出于所述第一部分；形成覆盖所述衬底的介质层；刻蚀所述介质层和部分所述衬底，形成暴露所述第二部分的第一接触孔、并同时形成暴露所述有源区的第二接触孔。本发明在形成暴露所述字线的第一接触孔时，能够减少刻蚀时间，提高刻蚀效率，其能够避免暴露有源区的第二接触孔的刻蚀深度过大，减小了对有源区内部的损伤，降低了半导体结构内部的漏电流。降低了半导体结构内部的漏电流。降低了半导体结构内部的漏电流。


技术研发人员：刘忠明 于业笑 白世杰
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.06.02
技术公布日：2022/12/5