半导体器件及其制造方法与流程

技术特征：
1.一种半导体器件，包括：衬底，包括包含有源区的正面和与所述正面相对的背面；电子元件，在所述有源区上；在所述衬底的所述正面上的正面布线结构，所述正面布线结构与所述电子元件电连接；以及在所述衬底的所述背面上的背面布线结构，所述背面布线结构与所述电子元件电连接，其中，所述背面布线结构包括多个背面布线图案和超通孔图案，所述多个背面布线图案依次堆叠在所述衬底的所述背面上，且所述超通孔图案与所述多个背面布线图案中的至少一层相交并延伸穿过所述多个背面布线图案中的至少一层。2.根据权利要求1所述的半导体器件，其中，所述背面布线结构还包括多个背面布线间绝缘膜，所述多个背面布线间绝缘膜依次堆叠在所述衬底的所述背面上，所述多个背面布线图案在所述多个背面布线间绝缘膜上或在所述多个背面布线间绝缘膜中，并且所述超通孔图案贯穿所述多个背面布线间绝缘膜。3.根据权利要求1所述的半导体器件，其中，所述超通孔图案的宽度朝向所述衬底的所述背面减小。4.根据权利要求1所述的半导体器件，其中，所述多个背面布线图案包括：第一背面布线图案；第二背面布线图案，相比于所述第一背面布线图案，与所述衬底的所述背面分隔开更远；以及背面通孔图案，电连接所述第一背面布线图案和所述第二背面布线图案。5.根据权利要求4所述的半导体器件，其中，在所述正面和所述背面之间的高度方向上，所述超通孔图案的高度超过所述背面通孔图案的高度的约1.5倍。6.根据权利要求1所述的半导体器件，其中，所述电子元件包括在所述有源区上沿第一方向延伸的有源图案、在所述有源图案上沿与所述第一方向相交的第二方向延伸的栅极结构、以及在所述栅极结构的侧面处在所述有源图案中的源/漏区，并且其中所述超通孔图案与所述源/漏区电连接。7.根据权利要求6所述的半导体器件，还包括：贯通孔，贯穿所述衬底并且电连接所述正面布线结构和所述超通孔图案；以及在所述电子元件上的源/漏接触部，所述源/漏接触部连接所述正面布线结构和所述源/漏区。8.根据权利要求6所述的半导体器件，还包括：电源布线，在所述衬底中并与所述源/漏区连接；以及贯通孔，贯穿所述衬底并连接所述电源布线和所述超通孔图案。9.一种半导体器件，包括：衬底，包括第一区域和第二区域；在所述第一区域中的第一有源区和第二有源区，所述第一有源区和所述第二有源区间隔开第一距离；在所述第二区域中的第三有源区和第四有源区，所述第三有源区和第四有源区间隔开
小于所述第一距离的第二距离；在所述第一有源区上的第一晶体管；在所述第三有源区上的第二晶体管，；在所述衬底的上侧上的层间绝缘膜，所述层间绝缘膜在所述第一晶体管和所述第二晶体管上；在所述层间绝缘膜上的正面布线结构，所述正面布线结构与所述第一晶体管和所述第二晶体管电连接；在所述第一有源区和所述第二有源区之间的第一电源布线，所述第一电源布线与所述第一晶体管电连接；在所述第三有源区和所述第四有源区之间的第二电源布线，所述第二电源布线与所述第二晶体管电连接；以及背面布线结构，在所述衬底的下侧上，其中，所述背面布线结构包括与所述第一电源布线电连接的超通孔图案以及与所述第二电源布线电连接的背面通孔图案，以及沿着所述衬底的上侧和下侧之间的高度方向，所述超通孔图案的高度超过所述背面通孔图案的高度的约1.5倍。10.根据权利要求9所述的半导体器件，其中，所述背面布线结构包括依次堆叠在所述衬底的所述背面上的第一背面布线图案和第二背面布线图案；所述超通孔图案与所述第一背面布线图案和所述第二背面布线图案相交；以及所述背面通孔图案电连接所述第一背面布线图案的下侧和所述第二背面布线图案的上侧。11.根据权利要求9所述的半导体器件，其中：所述第一晶体管包括在所述第一有源区上的第一有源图案、在所述第一有源图案上与所述第一有源图案相交的第一栅极结构、以及在所述第一栅极结构的侧面处在所述第一有源图案中的第一源/漏区；所述第二晶体管包括在所述第三有源区上的第二有源图案、在所述第二有源图案上与所述第二有源图案相交的第二栅极结构、以及在所述第二栅极结构的侧面处在所述第二有源图案中的第二源/漏区；所述第一电源布线与所述第一源/漏区电连接，以及所述第二电源布线与所述第二源/漏区电连接。12.根据权利要求11所述的半导体器件，其中，在宽度方向上所述第一栅极结构的宽度大于所述第二栅极结构的宽度。13.根据权利要求11所述的半导体器件，其中：所述第一栅极结构包括与所述第一有源图案相交的第一栅电极、以及在所述第一栅电极和所述第一有源图案之间的第一栅极介电膜；所述第二栅极结构包括与所述第二有源图案相交的第二栅电极、以及在所述第二栅电极和所述第二有源图案之间的第二栅极介电膜，以及所述第一栅极介电膜的厚度大于所述第二栅极介电膜的厚度。
14.根据权利要求9所述的半导体器件，还包括：第一贯通孔，在所述第一区域中贯穿所述衬底，并且电连接所述第一电源布线和所述超通孔图案；以及第二贯通孔，在所述第二区域中贯穿所述衬底，并且电连接所述第二电源布线和所述背面通孔图案。15.根据权利要求14所述的半导体器件，其中，所述第一电源布线和所述第二电源布线在所述正面布线结构中。16.根据权利要求14所述的半导体器件，其中，所述第一电源布线和所述第二电源布线在所述衬底中。17.根据权利要求9所述的半导体器件，其中，所述第一区域是输入/输出i/o区域，并且所述第二区域是核心区域。18.一种半导体器件，包括：衬底；在所述衬底的上侧上的有源图案，所述有源图案沿第一方向延伸；在所述有源图案上的栅极结构，所述栅极结构沿与所述第一方向相交的第二方向延伸；在所述栅极结构的侧面处的源/漏区，所述源/漏区在所述有源图案中；层间绝缘膜，在所述有源图案、所述栅极结构和所述源/漏区上；电源布线，所述电源布线与所述源/漏区电连接；多个背面布线间绝缘膜，依次堆叠在所述衬底的与所述上侧相对的下侧上；超通孔图案，贯穿所述多个背面布线间绝缘膜；以及贯通孔，贯穿所述衬底和所述层间绝缘膜，并电连接所述电源布线和所述超通孔图案。19.根据权利要求18所述的半导体器件，还包括：源/漏接触部，所述源/漏接触部与所述贯通孔间隔开，贯穿所述层间绝缘膜，并电连接将所述源/漏区和所述电源布线。20.根据权利要求18所述的半导体器件，其中，所述有源图案位于由元件分离沟槽限定的有源区上，在所述元件分离沟槽中包括所述电源布线，并且所述有源图案包括从所述衬底的所述上侧突出并沿所述第一方向延伸的鳍型图案。

技术总结
一种半导体器件，包括：包含有源区的正面和与正面相对的背面的衬底、位于有源区上的电子元件、在衬底的正面上与电子元件电连接的正面布线结构、以及在衬底的背面上与电子元件电连接的背面布线结构。背面布线结构包括依次堆叠在衬底的背面上的多个背面布线图案，以及与多个背面布线图案中的至少一层相交并延伸穿过该至少一层的超通孔图案。过该至少一层的超通孔图案。过该至少一层的超通孔图案。


技术研发人员：吴承河 文光辰 李镐珍
受保护的技术使用者：三星电子株式会社
技术研发日：2022.05.10
技术公布日：2022/12/5