微小卫星的重要数据冗余处理系统和处理方法与流程

1.本技术涉及微小卫星数据处理技术领域，特别是涉及一种微小卫星的重要数据冗余处理系统和处理方法。


背景技术：

2.随之微小卫星的发展，硬件成本持续降低，会使功能越来越集中，算力密度会越来越高，但空间单粒子与辐射影响时刻存在，从而使的出错被打翻概率会增大。
3.为保证数据处理正常，系统在运行过程中，需要提取出重要数据并保存，如加断电状态，控制模式保存，测控重要状态，整星重要状态等。保证在星上出现错误，导致星上复位或切机时，其中重要数据能够恢复，从而使卫星正在工作的状态能够承接，而不出现打断情况。
4.目前典型的重要数据处理方式，都是由soc处理单元中软件保存，本身硬件可靠性低于flashfpga。在实现逻辑处理方式上未能做到充分冗余可靠处理。


技术实现要素：

5.本发明针对上述问题，提供了一种微小卫星的重要数据冗余处理系统和处理方法，通过电路硬件设计与fpga逻辑控制综合实现，能提高微小卫星的重要数据的存储与读写的可靠性。
6.本发明的第一方面，一种微小卫星的重要数据冗余处理系统，包括第一可编程soc单元、第二可编程soc单元、第一flash型fpga和第二flash型fpga，所述第一可编程soc单元和所述第一flash型fpga双向连接，所述第二可编程soc单元和所述第二flash型fpga双向连接，所述第一flash型fpga和所述第二flash型fpga双向连接，所述第一可编程soc单元和所述第二可编程soc单元均包括硬核arm处理器和软核fpga电路逻辑处理器，所述第一可编程soc单元和所述第二可编程soc单元为主备方式的双机热备工作状态，正常工作状况下，所述第一可编程soc单元和所述第二可编程soc单元均收集当班机和休眠机的两份重要数据，所述第一可编程soc单元将两份重要数据均保存在所述第一flash型fpga和第二flash型fpga中，所述第二可编程soc单元将两份重要数据均保存在所述第一flash型fpga和所述第二flash型fpga中。
7.进一步的，所述第一flash型fpga和所述第二flash型fpga均设有4个数据存储区ram，分别为当班机第一块ram、当班机第二块ram、休眠机第一块ram和休眠机第二块ram，其中，所述当班机第一块ram和所述休眠机第一块ram用于数据缓存与校验，所述当班机第二块ram和所述休眠机第二块ram用于正确数据最终存放区。
8.进一步的，在非正常工作状况下会触发存储冲突机制，所述数据存储区ram以先到数据为准，后到数据丢弃原则进行处理。
9.进一步的，若所述第一flash型fpga和所述第二flash型fpga中存在一个flash型fpga发生复位，导致自身重要数据丢失，发生复位的flash型fpga在上电后向另一个flash
型fpga轮循当班机和休眠机的重要数据，并刷新发生复位flash型fpga的当班机ram与休眠机ram。
10.进一步的，所述第一/第二flash型fpga接收可编程soc单元指令与数据逻辑时，先判断是接收重要数据或读重要数据，若判断是接收重要数据，则将重要数据转存至对应ram，同时将重要数据转发给另一个flash型fpga；若判断是读重要数据，则从相应ram中把重要数据读回来，并传给可编程soc单元。
11.进一步的，所述第一flash型fpga和所述第二flash型fpga中的一个flash型fpga接收另一个flash型fpga指令与数据逻辑时，先判断是接收重要数据或读重要数据，若判断是接收重要数据，则将重要数据转存至对应ram；若判断是读重要数据，则从相应ram中把重要数据读回来，并传给另一个flash型fpga。
12.本发明的第二方面，提供了一种微小卫星的重要数据冗余处理方法，包括：
13.设置第一可编程soc单元和第二可编程soc单元为主备方式的双机热备工作状态，正常工作状况下，所述第一可编程soc单元和所述第二可编程soc单元均收集当班机和休眠机的两份重要数据，所述第一可编程soc单元将两份重要数据均保存在第一flash型fpga和第二flash型fpga中，所述第二可编程soc单元将两份重要数据均保存在第一flash型fpga和第二flash型fpga中。
14.进一步的，所述第一flash型fpga和所述第二flash型fpga均设有4个数据存储区ram，分别为当班机第一块ram、当班机第二块ram、休眠机第一块ram和休眠机第二块ram，其中，所述当班机/休眠机第一块ram用于数据缓存与校验，所述当班机/休眠机第二块ram用于正确数据最终存放区。
15.本发明提供的一种微小卫星的重要数据冗余处理系统和处理方法，是一种基于主备机热备份设计的重要数据冗余容错方法。此方法由电路硬件设计与fpga逻辑控制综合实现，能提高重要数据的存储与读写的可靠性。在实际工作时，可编程soc单机只有一个为工作状态(当班机)，另一个为休眠状态(休眠机)，即最小工作模式，用于节省能源，这样克服热备设计会功耗增加的不足；设计上，如果当班机soc发生故障或复位，则会发生切换，当班机会切成休眠机，休眠机则会切成当班机，实现可靠性设计；重要数据的处理主要由两个高可靠的flash型fpga逻辑实现，因为flash型fpga本身基于低功耗设计，因此是常加电状态；在重要数据处理方面，每个soc单机都会收集两个机的重要数据，并存储在相应flash型fpga机。这样相当于每个单机收集当班机与备份机的两份重要数据，然后把两份重要数据都保存于每个flash型fpga中，这种数据保存情况，能最大保存数据，有效防止数据保存冲突；每个机分成两块ram的设计，目的是用多的1块ram资源作初步数据缓存与校验，并减少采用fpga逻辑单元作缓存的损耗，转而采用资源较多的ram模块，这种分成两块ram的设计保证，重要数据的多处分开存储，大大减少了发生访问冲突；当出现意外情况，当两个机的身份都是当班机或休眠机时，会触发存储冲突，此时，ram块以先到数据为准，后到数据丢弃原则进行处理，仍保证有正确数据存入。综上所述，本发明的有益效果是：设计双机热备份方式，用双份高可靠芯片实时实现，在逻辑设计上对重要数据划双份ram区进行冗余保存与恢复，并采用相应校验处理，能提高微小卫星的重要数据的存储与读写的可靠性。当发生意外与切换时，重要数据丢失与破坏可能降低，大大提高了系统的连续性与可靠性。
附图说明
16.图1是本发明实施例中微小卫星的重要数据冗余处理系统结构示意图；
17.图2是本发明实施例中正常工作状况下重要数据保存机制示意图；
18.图3是本发明实施例中意外冲突状况下重要数据保存机制示意图；
19.图4是本发明实施例中发生切机复位状况下重要数据soc读取恢复机制示意图；
20.图5是本发明实施例中flash型fpga自身复位时重要数据恢复机制示意图；
21.图6是本发明实施例中flash型fpga接收soc重要数据存储与读取机制示意图；
22.图7是本发明实施例中flash型fpga接收其它flash型fpga重要数据存储机制示意图；
23.图8是本发明实施例中flash型fpga向其它flash型fpga重要数据读取机制示意图；
24.图9是本发明实施例中重要数据在flash型fpga的ram区存储仲裁校验机制示意图。
具体实施方式
25.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅出示了与本发明相关的部分而非全部结构。
26.在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
27.此外，术语“第一”、“第二”等可在本文中用于描述各种方向、动作、步骤或元件等，但这些方向、动作、步骤或元件不受这些术语限制。这些术语仅用于将第一个方向、动作、步骤或元件与另一个方向、动作、步骤或元件区分。举例来说，在不脱离本技术的范围的情况下，可以将第一可编程soc单元称为第二可编程soc单元，且类似地，可将第二可编程soc单元称为第一可编程soc单元。第一可编程soc单元和第二可编程soc单元两者都是可编程soc单元，但其不是同一可编程soc单元。术语“第一”、“第二”等不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
28.本发明实施例针对一种微小卫星的重要数据冗余处理系统和处理方法，提供了如下实施例：
29.基于本发明的实施例1
30.如图1所示，为本发明实施例1的一种微小卫星的重要数据冗余处理系统，采用的基于主备机的双机设计，由具体可编程soc单元 flashfpga形成的单机两套组成，形成互为备份两组模块，包括第一可编程soc单元101、第二可编程soc单元102、第一flash型fpga103和第二flash型fpga104，第一可编程soc单元101和第一flash型fpga103双向连接，第二可
编程soc单元102和第二flash型fpga104双向连接，所述第一flash型fpga103和所述第二flash型fpga104双向连接，所述第一可编程soc单元101和所述第二可编程soc单元102均包括硬核arm处理器和软核fpga电路逻辑处理器，所述第一可编程soc单元101和所述第二可编程soc单元102为主备方式的双机热备工作状态，正常工作状况下，所述第一可编程soc单元101和所述第二可编程soc单元102均收集当班机和休眠机的两份重要数据，所述第一可编程soc单元101将两份重要数据均保存在所述第一flash型fpga103和第二flash型fpga104中，所述第二可编程soc单元102将两份重要数据均保存在所述第一flash型fpga103和所述第二flash型fpga104中。
31.具体实施过程中，第一可编程soc单元101和第二可编程soc单元102工作状态设计为热备，热备设计相对于航天常见的冷备设计，能最大程度保证星上正在运行的数据减少丢失，保证任务的持续性，是实时储存与读取重要数据的设计基础。在实际工作时，第一可编程soc单元101和第二可编程soc单元102只有一个为工作状态(当班机)，另一个为休眠状态(休眠机)，即最小工作模式，用于节省能源，这样克服热备设计会功耗增加的不足。
32.具体地，如果当班机soc单元发生故障或复位，则会发生切换，当班机会切成休眠机，休眠机则会切成当班机，实现可靠性设计。
33.其中，重要数据的处理主要由两个高可靠的flash型fpga逻辑实现，因为flash型fpga本身基于低功耗设计，因此是常加电状态。
34.具体实施过程中，第一可编程soc单元101和第二可编程soc单元102都会收集当班机和休眠机的重要数据，并存储在相应flash型fpga机，相当于每个单机收集当班机与备份机的两份重要数据，然后把两份重要数据都保存于每个flash型fpga中，
35.优选地，所述第一flash型fpga103和所述第二flash型fpga104均设有4个数据存储区ram，分别为当班机第一块ram、当班机第二块ram、休眠机第一块ram和休眠机第二块ram，其中，所述当班机/休眠机第一块ram用于数据缓存与校验，所述当班机/休眠机第二块ram用于正确数据最终存放区。
36.具体实施过程，如图2所示，为soc处理重要数据的保存机制，显示在第一可编程soc单元101或第二可编程soc单元102作当班机时，数据保存情况，既能最大保存数据，有效防止数据保存冲突。
37.如图2所示，ram为数据存储区，后缀w表示当班机，后缀i表示休眠机。后缀0表示第一块ram，后缀1表示第二块ram。
38.ramw0是当班机第一块ram，作用：初步数据接收缓存区，并对数据进行校验与纠错。
39.ramw1是当班机第二块ram，作用：正确的数据最终存放区，即在第一块的校验通过数据会搬运到此处。
40.rami0与rami1是休眠机的存储区，功能上与当班机相同。
41.如图2所示，其中虚框是当班机数据存储过程。黑框表示休眠机的数据存储过程。每个数据会通过不同通讯口，同时存到第一flash型fpga103和第二flash型fpga104上。在每片flash型fpga中开辟共4个保存区。每个机分成两块ram的设计，目的是用多的1块ram资源作初步数据缓存与校验，并减少采用fpga逻辑单元作缓存的损耗，转而采用资源较多的ram模块。目前这种分成两块ram的设计保证，重要数据的多处分开存储，大大减少了发生访
问冲突。
42.优选地，在非正常工作状况下会触发存储冲突机制，所述数据存储区ram以先到数据为准，后到数据丢弃原则进行处理。
43.具体需要注意的是，由于每个ram设计上为了冗余，都有两处的重要数据来源。即分别从soc传输储存的，与从另片fpga传来储存的，即理论上仍存在可能有ram存储冲突。如当出现意外情况，当两个机的身份都是当班机或休眠机时，会触发存储冲突，如图3所示，为意外冲突状况下重要数据保存机制，此时，设计上ram块以先到数据为准，后到数据丢弃原则进行处理，仍保证有正确数据存入。
44.需要注意的是，如图4所示，为发生切机复位状况下重要数据soc读取恢复机制，只有在当班机soc单元发生复位时或身份发生切换时，才启动读重要数据，即发生意外需要恢复计算机之前的工作状态，一般soc上电读取一次即可。
45.优选地，若所述第一flash型fpga103和所述第二flash型fpga104中存在一个flash型fpga发生复位，导致自身重要数据丢失，发生复位的flash型fpga在上电后向另一个flash型fpga轮循当班机和休眠机的重要数据，并刷新发生复位flash型fpga的当班机ram与休眠机ram。
46.具体实施过程如图5所示，为flash型fpga自身复位时重要数据恢复机制示意图，若flash型fpga某机发生复位，导致自身重要数据丢失，则在上电后就立即向另一个单机轮循当班机与备份机的重要数据，并刷新自身的当班机ram与休眠机ram区域，这样仍可登保证重要数据，在两个机上都存有正确的。
47.需要注意的是，在最终fpga逻辑实现上，两个flash型fpga为相同配置项，这样能做到更大通用与兼容性。
48.进一步的，第一flash型fpga103或第二flash型fpga104接收可编程soc单元指令与数据逻辑时，先判断是接收重要数据或读重要数据，若判断是接收重要数据，则将重要数据转存至对应ram，同时将重要数据转发给另一个flash型fpga；若判断是读重要数据，则从相应ram中把重要数据读回来，并传给可编程soc单元。
49.具体实施过程如图6所示，为接收soc重要数据存储与读取状态机制示意图，接收soc指令与数据逻辑时，首要进行判断是接收重要数据还是读重要数据，若是存重要数据，则转存至相应ram区，并且再转发给另片fpga，若是读重要数据，则从相应ram区把重要数据读回来，并传给soc。
50.进一步的，所述第一flash型fpga103和所述第二flash型fpga104中的一个flash型fpga接收另一个flash型fpga指令与数据逻辑时，先判断是接收重要数据或读重要数据，若判断是接收重要数据，则将重要数据转存至对应ram；若判断是读重要数据，则从相应ram中把重要数据读回来，并传给另一个flash型fpga。
51.具体实施过程如图7所示，为flash型fpga接收其它flash型fpga重要数据存储状态机制示意图，接收另片fpga指令与数据逻辑时，首要进行判断是接收重要数据还是读重要数据，若是存重要数据，则转存至相应ram区，若是读重要数据，则从相应ram区把重要数据读回来，并传给另片fpga。
52.需要进一步说明的是，在具体实施过程中，如图8所示，为向其它fpga重要数据读取机制示意图，具体为：本机flash型fpga发生上电复位时，向另片flash型fpga轮循两个区
的重要数据时，只执行一次。
53.如图9所示，为重要数据在flash型fpga的ram区存储仲裁校验机制示意图，先接收仲裁判读数据，然后转存至相应ram区逻辑区。仲裁判断指：要对可能的两个不同来源的两种重要数据保存帧进行判别。采用规则：按先到先得原则，即取先到帧数据进行校验，若校验通过则将数据存入相应ram区。
54.基于本发明的实施例2
55.本发明实施例2所提供的一种微小卫星的重要数据冗余处理方法，具体包括：
56.设置第一可编程soc单元和第二可编程soc单元为主备方式的双机热备工作状态，正常工作状况下，所述第一可编程soc单元和所述第二可编程soc单元均收集当班机和休眠机的两份重要数据，所述第一可编程soc单元将两份重要数据均保存在第一flash型fpga和第二flash型fpga中，所述第二可编程soc单元将两份重要数据均保存在第一flash型fpga和第二flash型fpga中。
57.进一步的，所述第一flash型fpga和所述第二flash型fpga均设有4个数据存储区ram，分别为当班机第一块ram、当班机第二块ram、休眠机第一块ram和休眠机第二块ram，其中，所述当班机/休眠机第一块ram用于数据缓存与校验，所述当班机/休眠机第二块ram用于正确数据最终存放区。
58.一种微小卫星的重要数据冗余处理方法可以基于实施例1中提供的一种微小卫星的重要数据冗余处理系统，因此，一种微小卫星的重要数据冗余处理方法的具体工作过程参照上述微小卫星的重要数据冗余处理系统实施例1的描述，不再赘述。
59.综合上述各实施例提供的一种微小卫星的重要数据冗余处理系统和处理方法，是一种基于主备机热备份设计的重要数据冗余容错方法。此方法由电路硬件设计与fpga逻辑控制综合实现，能提高重要数据的存储与读写的可靠性。在实际工作时，可编程soc单机只有一个为工作状态(当班机)，另一个为休眠状态(休眠机)，即最小工作模式，用于节省能源，这样克服热备设计会功耗增加的不足；设计上，如果当班机soc发生故障或复位，则会发生切换，当班机会切成休眠机，休眠机则会切成当班机，实现可靠性设计；重要数据的处理主要由两个高可靠的flash型fpga逻辑实现，因为flash型fpga本身基于低功耗设计，因此是常加电状态；在重要数据处理方面，每个soc单机都会收集两个机的重要数据，并存储在相应flash型fpga机。这样相当于每个单机收集当班机与备份机的两份重要数据，然后把两份重要数据都保存于每个flash型fpga中，这种数据保存情况，能最大保存数据，有效防止数据保存冲突；每个机分成两块ram的设计，目的是用多的1块ram资源作初步数据缓存与校验，并减少采用fpga逻辑单元作缓存的损耗，转而采用资源较多的ram模块，这种分成两块ram的设计保证，重要数据的多处分开存储，大大减少了发生访问冲突；当出现意外情况，当两个机的身份都是当班机或休眠机时，会触发存储冲突，此时，ram块以先到数据为准，后到数据丢弃原则进行处理，仍保证有正确数据存入。综上所述，本发明的有益效果是：设计双机热备份方式，用双份高可靠芯片实时实现，在逻辑设计上对重要数据划双份ram区进行冗余保存与恢复，并采用相应校验处理，能提高微小卫星的重要数据的存储与读写的可靠性。当发生意外与切换时，重要数据丢失与破坏可能降低，大大提高了系统的连续性与可靠性。
60.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、
重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。