显示面板的制作方法

1.本公开涉及显示技术领域，具体地，涉及一种显示面板。


背景技术：

2.可拉伸式的电子显示产品可以在单方向或者多方向上具备拉伸变形能力，从而得到用户的青睐。然而，限于自身设计结构的限制，可拉伸显示面板中的封装层的可靠性还有待提高。


技术实现要素：

3.本公开提供一种显示面板，通过将显示面板中与像素岛连接的走线设置在柔性的基底中，能够解决像素岛封装可靠性不足的问题。
4.本公开提供一种显示面板，该显示面板包括基底、多个像素岛以及走线。基底包括叠置的第一基底层和第二基底层。多个像素岛位于第二基底层的背离第一基底层的一侧，每个像素岛包括至少一个发光器件。走线与像素岛连接，且位于第一基底层和第二基底层之间。
5.在上述方案中，将走线设置在第一基底层和第二基底层之间，可以降低走线断裂的风险，即，该设计可以提高走线的可靠性；此外，像素岛的封装不再受到走线的限制，使得后续工序中形成的封装层的具有更大灵活性，能够解除走线位置对封装层的限制。
6.在本公开一个具体实施方式中，基底还包括第一缓冲层。第一缓冲层设置在走线和第一基底层之间。
7.例如，可选地，第一缓冲层为无机材料，第一基底层和第二基底层为有机材料。
8.在上述方案中，第一缓冲层(无机层)与走线的结合强度大，从而降低走线的两侧出现界面分离的风险。
9.在本公开一个具体实施方式中，像素岛还包括驱动电路层。驱动电路层位于基底和发光器件之间，驱动电路层包括像素驱动电路和多个介质层。像素驱动电路与走线连接。
10.可选地，至少一个介质层中设置有通孔，走线通过通孔与像素驱动电路连接。
11.例如，可选地，像素驱动电路包括薄膜晶体管和电容中的至少一种。
12.在本公开一个具体实施方式中，显示面板还包括封装层。封装层覆盖像素岛，且与第一缓冲层和/或至少一个介质层接触。
13.例如，可选地，封装层包括第一无机封装层，第一无机封装层的边缘与第一缓冲层和多个介质层中的至少一个接触。
14.在本公开一个具体实施方式中，多个介质层包括栅绝缘层、电容介质层和钝化层中的至少一种。
15.在本公开一个具体实施方式中，封装层还包括第二无机封装层，第一无机封装层位于第二无机封装层和基底之间。第一无机封装层在基底上的正投影位于第二无机封装层在基底上的正投影内。
16.例如，可选地，第一无机封装层和第二无机封装层的边缘朝向基底的表面与不同的介质层接触。
17.例如，可选地，显示面板还包括第二缓冲层。第二缓冲层位于像素岛和第二基底层之间。
18.可选地，第一无机封装层的边缘朝向第一基底层的表面与多个介质层、第一缓冲层和第二缓冲层中的至少一个接触。
19.可选地，第二无机封装层的边缘朝向第一基底层的表面与第一缓冲层、第二缓冲层和多个介质层中的至少一个接触。
20.可选地，第一无机封装层的边缘朝向第一基底层的表面和第二无机封装层的边缘朝向第一基底层的表面与第一缓冲层、第二缓冲层多个介质层和中的同一膜层接触；或者，第一无机封装层的边缘朝向基底的表面和第二无机封装层的边缘朝向基底的表面分别与第一缓冲层、第二缓冲层和多个介质层中的不同膜层接触。
21.可选地，第一缓冲层、第二缓冲层和多个介质层中，与第一无机封装层的边缘朝向第一基底层的表面接触的膜层，相比于与第二无机封装层的边缘朝向第一基底层的表面接触的膜层，更远离第一基底层。
22.例如，可选地，在像素岛的边缘，第一无机封装层和第二无机封装层接触。
23.例如，可选地，封装层还包括位于第一无机封装层和第二无机封装层之间的至少一层有机封装层和/或至少一层无机封装层。
24.例如，可选地，与封装层接触的至少一个介质层的材料为无机材料。
25.在本公开一个具体实施方式中，显示面板还包括第一凹槽。第一凹槽设置在驱动电路层以及第二基底层中，封装层覆盖第一凹槽。
26.例如，可选地，第一凹槽在基底上的正投影环绕像素驱动电路和发光器件在基底上的正投影。
27.在上述实施方式中，第一凹槽环绕发光器件，可以阻挡从封装层和介质层连接处的缝隙进入的隔水、气以及杂质侵蚀到发光器件以及电路元件，进而提升封装可靠性。
28.在本公开一个具体实施方式中，通孔位于第一凹槽中，通孔中设置有接触垫，走线通过接触垫与像素驱动电路连接。
29.在本公开一个具体实施方式中，接触垫填充通孔。
30.在本公开一个具体实施方式中，接触垫与第一凹槽共形。
31.例如，可选地，显示面板还包括阻挡层，阻挡层覆盖第一凹槽且覆盖第一凹槽的部分与第一凹槽共形。
32.例如，可选地，阻挡层覆盖像素岛。
33.例如，可选地，阻挡层的材料包括金属氧化物。
34.例如，可选地，金属化合物的材料包括三氧化二铝或者氮化钛。
附图说明
35.图1为本公开一实施例提供的一种显示面板的俯视结构示意图。
36.图2为本公开一实施例提供的一种显示面板的局部放大示意图。
37.图3为本公开一实施例提供的一种显示面板的局部剖面示意图。
38.图4为本公开一实施例提供的一种显示面板的像素岛的局部剖面示意图。
39.图5为本公开一实施例提供的一种显示面板的通孔和发光器件在基板上的正投影的示意图。
40.图6为本公开一实施例提供的又一种显示面板的像素岛的局部剖面示意图。
41.图7为本公开一实施例提供的又一种显示面板的像素岛的局部剖面示意图。
42.图8为本公开一实施例提供的又一种显示面板的像素岛的局部剖面示意图。
43.图9为本公开一实施例提供的又一种显示面板的像素岛的局部剖面示意图。
44.图10为本公开一实施例提供的又一种显示面板的像素岛的局部剖面示意图。
45.图11为本公开一实施例提供的一种显示面板的通孔、第一凹槽、第二凹槽以及发光器件在基板上的正投影的示意图。
46.图12为本公开一实施例提供的又一种显示面板的像素岛的局部剖面示意图。
47.图13为本公开一实施例提供的又一种显示面板的局部剖面示意图。
48.附图标记：
49.100-显示面板；101-显示区；102-非显示区；10-基底；11-岛区；12-弹性连接区；13-第一基底层；14-第二基底层；15-第一缓冲层；20-像素岛；21-发光器件；211-阳极；212-发光功能层；213-发光层；214-阴极；22-像素界定层；23-驱动电路层；231-薄膜晶体管；232-电容；233-第二缓冲层；234-电容介质层；235-栅绝缘层；236-钝化层；237-平坦层；30-走线；40-通孔；41-接触垫；50-封装层；51-第一无机封装层、52-有机封装层；53-第二无机封装层；60-第一凹槽；61-第二凹槽；70-阻挡层；2311-栅极层；2321-第一极板；2322-第二极板。
具体实施方式
50.下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
51.目前，可拉伸显示面板已经获得了广泛的关注，其一般包括多个像素岛，每个像素岛包括至少一个子像素，像素岛之间通过弹性连接区连接，由于连接区域具有弹性，因此，可拉伸显示面板可以在各个方向上拉伸或者扭曲，但由于可拉伸显示面板要不断的拉伸和扭曲，对于像素岛的封装的可靠性提出了更高的要求。
52.有鉴于此，本公开至少一个实施例提供一种显示面板，以解决像素岛的封装可靠性不足的问题。
53.下面，结合附图对本公开至少一个实施例中的显示面板的具体结构进行说明。在这些附图中，以平直状态下的显示面板所在面为基准建立空间直角坐标系，以对显示面板中各个结构的位置进行说明。在该空间直角坐标系中，x轴和y轴与显示面板所在的面平行，z轴与显示面板所在面垂直。
54.图1为本公开一实施例提供的一种显示面板100的俯视结构示意图。如图1所示，显示面板100可包括显示区101和非显示区102。显示面板100可为柔性显示面板，例如可以是可拉伸显示面板。图2为图1中s1区域的放大示意图。如图2所示，位于显示区101中的基底10
包括间隔设置的多个岛区11，相邻的岛区11之间的弹性连接区12。岛区11上设置像素岛20，每个像素岛20包括至少一个发光器件。
55.具体地，像素岛的形状可以根据需要适应性调整，并不限于图2中所示的正方形，还可以是长方形、六边形以及圆形等。
56.图3为沿图2中ab线的剖面示意图。如图3所示，本公开一实施例提供一种显示面板100，该显示面板100包括基底10、多个像素岛20和走线30。
57.具体地，基底10包括叠置的第一基底层13和第二基底层14。第一基底层13和第二基底层14可为柔性基底层。第一基底层13和第二基底层14的材料可以分别为有机材料。例如，第一基底层13和第二基底层14可以采用聚酰亚胺、硅橡胶、聚氨酯类弹性体以及丙烯酸类弹性体中的一种或几种材料制成。
58.可选的，基底10的岛区11和弹性连接区12的材料可以相同或不同。例如，在岛区11的基底10可以采用不具有弹性的材料，以确保像素岛20的封装的可靠性；又例如在弹性连接区12的基底10采用弹性好的材料，以确保拉伸性能。
59.像素岛20位于第二基底层14的背离第一基底层13的一侧，每个像素岛20包括至少一个发光器件21。可选的，每个像素岛20还可包括驱动电路层23。具体地，发光器件21可以是oled发光器件。例如，发光器件21可以包括在基底10上叠置的阳极211、发光功能层212、发光层213和阴极214。可选的，发光器件21具体设置在像素界定层22的像素开口中。可选的，发光功能层212可以包括空穴注入层、空穴传输层和电子阻挡层等中的一种或多种。可选的，发光层213和阴极214之间还可以包括电子注入层、电子传输层和空穴阻挡层等中的一种或多种。
60.走线30与像素岛20连接，且走线30位于第一基底层13和第二基底层14之间。多个像素岛20可通过走线30连接。一条走线30的部分或全部位于第一基底层13和第二基底层14之间。可选的，走线30位于岛区11中的部分位于第一基底层13和第二基底层14之间，走线30位于弹性连接区12中的部分也位于第一基底层13和第二基底层14之间。走线30在岛区11的部分和在弹性连接区12中的部分位于同一层，这种方式可以缩短走线30的电压输入的起始端和末端的距离，从而起到减小压降效应的作用。
61.在本公开至少一个实施例中，可以采用如下工艺形成基底和走线。可选的，先涂布聚酰亚胺(polyimide，简称为：pi)并固化，以形成第一基底层13；采用物理气相沉积(physical vapour deposition，简称为pvd)、丝印(screen printing)或者狭缝涂布(slit coater)等工艺形成金属走线层，并通过曝光刻蚀或者激光刻蚀的方式形成预定的图案，以形成走线30；最后涂布聚酰亚胺并固化，以在走线30上形成第二基底层14。
62.走线30可以是与对应的像素岛20连接并为向对应的像素岛20提供信号的信号线。例如，走线30可以包括参考电压信号线ref、电源信号线vdd、扫描信号线scan、发光控制信号线em和数据线data等中的一种或多种。
63.在本实施方式中，走线30夹置在基底的两个基底层之间，不会容易和两个基底层分离，且在显示面板出现拉伸、弯曲等变形时，走线30上的应力会分散至基底10中，从而降低走线30断裂的风险，即，该设计可以提高走线30的可靠性。此外，该设计避免走线30暴露在基底乃至像素岛20的用于封装的表面上，可以避免走线30被设置在驱动电路层中时，走线30在像素岛的边缘存在断差，导致走线30断裂的问题。将走线30设置在基底10中，还可以
使像素岛20的封装层不再受到走线的限制，可以提高像素岛20的封装质量。因此，将走线30设置在第一基底层13和第二基底层14之间，可以避免走线30设置在基底10和封装层50之间，导致的封装的可靠性不佳的问题，因此，可以提高封装的可靠性。
64.如图4所示，在本公开实施例的一个实施方式中，为了更好的保护走线30，确保显示面板100封装的可靠性，可选的，显示面板100还包括第一缓冲层15，第一缓冲层15设置在走线30和第一基底层13之间，第一缓冲层15起到保护像素岛20的作用，避免外界离子、水蒸气以及氧气等侵入像素岛中，进而可以避免走线30以及驱动电路层中的电子元件被腐蚀。
65.可选的，第一缓冲层15的材料为无机材料。可选的，第一基底层13和第二基底层14为有机层。第一缓冲层15的材料可包括氧化硅、氮化硅等中的一种或多种。这样，通过有机层和无机层等多层材料将走线30和外部环境隔离，有效避免走线30受到外界的水蒸气的腐蚀，保护走线30。
66.可选的，在形成走线30前，采用化学气相沉积(chemical vapor deposition，简称为：cvd)工艺在第一基底层13上形成第一缓冲层15。
67.第一缓冲层15与走线30的结合强度大，从而避免走线30与第一基底层13和第二基底层14分离而在基底10中活动，起到固定走线的作用，这样可以提高走线的可靠性。第一缓冲层15与两侧第一基底层13和第二基底层14也有比较好的结合强度，可以避免出现界面分离的风险。
68.如图3和图4所示，在本公开实施例的一个实施方式中，可选的，显示面板100还包括驱动电路层23。可选的，驱动电路层23位于岛区11中的发光器件21和基底10之间。可选的，驱动电路层23包括像素驱动电路和多个介质层。多个介质层可用于界定像素驱动电路中的电路元件。介质层可为绝缘介质层，具有绝缘作用。走线30可与像素驱动电路连接。可选的，至少一个介质层中设置有通孔40，走线30通过通孔40与像素驱动电路连接。
69.例如，可选的，像素驱动电路包括薄膜晶体管231以及电容232中的至少一种电路元件。可选的，驱动电路层23中的多个介质层包括在基底10上叠置的电容介质层234、栅绝缘层235和钝化层236等中的一种或多种。薄膜晶体管231可包括有源层、栅极层2311和源漏极层，有源层可包括不同掺杂类型的源漏区和沟道等。电容232可包括分别位于电容介质层234两侧的第一极板2321和第二极板2322。电容介质层234、栅绝缘层235和钝化层236的材料可为绝缘材料，栅极层2311、源漏极层、第一极板2321和第二极板2322的材料分别为导电材料，且具体可以是金属材料。栅绝缘层235可位于有源层和栅极层2311之间。电容介质层234和钝化层236可位于栅极层2311和源漏极层之间。源漏极层可通过过孔与有源层的源区和漏区电连接。可选的，栅极层2311与电容232的第一极板2321可同层设置。可选地，栅极层2311与电容232的第一极板2321可以通过在同一工艺中对同一导电层进行图案化的方式制备而成。采用这种方式形成栅极层2311与电容232的第一极板2321可以提高显示面板的形成效率。
70.可选的，显示面板还包括第二缓冲层233。第二缓冲层233位于像素岛20和第二基底层14之间。可选的，第二缓冲层233位于第二基底层14和有源层之间。第二缓冲层233可作为驱动电路层23中的介质层，也可以设置于基底10中。第二缓冲层233可为无机缓冲层。第二缓冲层233的材料可包括氧化硅和氮化硅等中的至少一种。
71.可选地，为了提高显示面板100封装可靠性，通孔40贯穿驱动电路层23和第二基底
层14露出走线30，在通孔40中填充有接触垫41，走线30通过接触垫41与像素驱动电路连接。可选的，如图5所示，该通孔40在基底10上的正投影环绕像素驱动电路(未图示)和发光器件21在基底10上的正投影。也就是说，通孔40形成为一个封闭的环形槽，接触垫41的材料可为导电材料，可包括金属(例如，铜)并填充在通孔40中。由于金属具有很好的致密性，能够进一步阻隔水、气以及杂质，进而提升封装可靠性。具体地，通孔40在基底10的正投影的形状可以是多边的环形，具体根据像素岛20的形状适应性调整，例如可以是矩形、圆形以及椭圆形的环形。接触垫41还可与第一缓冲层15接触，以提高封装效果。
72.如图6所示，在本公开实施例的一个实施方式中，可选的，显示面板100还包括封装层50。可选的，封装层50覆盖像素岛20。可选的，封装层50在基底10上的正投影位于岛区11中。可选的，岛区11位于封装层50在基底10上的正投影内。
73.可选的，封装层50可与第一缓冲层15接触，以使其包覆第二基底层14、像素驱动电路中的电路元件和发光器件，形成阻挡结构，以提高封装效果。
74.可选的，封装层50可与第二缓冲层233接触，以使其包覆像素驱动电路中的至电路元件和发光器件，形成阻挡结构，以提高封装效果。
75.具体地，多个介质层中距离基底10最远的介质层为第一介质层。可选的，封装层50与多个介质层中的至少一个介质层接触，以使其包覆像素驱动电路中的至少部分电路元件和发光器件，形成阻挡结构，以提高封装效果。可选的，封装层50的边缘与多个介质层中的至少一个介质层接触，且与封装层50接触的介质层位于第一介质层和基底10之间。可选的，在一个可选的实施方式中，第一介质层为钝化层236。
76.可选的，为了进一步提高像素岛20封装的可靠性，与封装层50接触的介质层包括多个介质层中距离基底10最近的介质层。与封装层50连接的介质层越靠近基底10，水、气以及杂质可以进入像素岛20中的几率越小，因此，这种方式进一步提高了封装的可靠性。
77.在本实施方式中，由于走线30被设置在基底10中，与走线30设置在驱动电路层23中或者走线30设置在驱动电路层23和基底10之间的方式相比，封装层50可以不受到走线30位置的限制，与驱动电路层中的任意介质层连接，因此，本实施方式通过将走线30设置在两层基底层之间，并使封装层50连接到位于第一介质层下方的介质层，这样可以确保封装的可靠性。
78.可选的，封装层50可包括至少一层无机封装层。无机封装层的材料可包括氧化硅和氮化硅等中的至少一种。可选的，封装层50中的至少部分无机封装层的边缘可与第一缓冲层15接触，以使其包覆第二基底层14、像素驱动电路中的电路元件和发光器件，形成阻挡结构，以提高封装效果。可选的，封装层50中的至少部分无机封装层的边缘可与第二缓冲层233接触，以使其包覆像素驱动电路中的电路元件和发光器件，形成阻挡结构，以提高封装效果。可选的，封装层50中的至少部分无机封装层的边缘可与至少一个介质层接触，以使其包覆像素驱动电路中的至少部分电路元件和发光器件，形成阻挡结构。
79.可选的，封装层50可包括沿基底10的厚度方向z层叠设置的多层无机封装层。可选的，封装层50中的至少两层无机封装层的边缘与相同的介质层接触。可选的，封装层50中的至少两层无机封装层的边缘与不同的介质层接触。可选的，多层介质层的边缘可呈台阶状。可选的，封装层50中的至少两层无机封装层的边缘相对于基底10(或第一基底层13)的高度不同。同一无机封装层的边缘相对于基底10(或第一基底层13)的高度可相同或不同。可选
的，封装层50中，越远离基底10(或第一基底层13)的无机封装层与越靠近基底10(或第一基底层13)的介质层接触，以使其内外层层包覆像素驱动电路中的至少部分电路元件和发光器件，形成内外层层阻挡结构。可选的，封装层50中，靠近基底10(或第一基底层13)的无机封装层在基底10上的正投影位于远离基底10(或第一基底层13)的无机封装层在基底10上的正投影内。
80.可选的，封装层50可包括沿基底的厚度方向z层叠设置的多层无机封装层和至少一层有机封装层。可选的，无机封装层和有机封装层可交替层叠设置。有机封装层可缓冲无机封装层之间产生的应力。无机封装层的材料可以包括氧化铝、氧化钽、氧化铪、氧化锌、siox、sinx和/或sion。有机封装层可以包括聚合物类材料。聚合物类材料可以包括丙烯酸类树脂、环氧类树脂、pi、聚乙烯等。
81.如图7所示，在本公开实施例的一个实施方式中，为了进一步提高像素岛20封装的可靠性，可选的，封装层50包括第一无机封装层51。可选的，第一无机封装层51的边缘与驱动电路层23中的多个介质层中的至少一个介质层接触。可选地，第一无机封装层51的边缘与除钝化层236以外的驱动电路层23中的多个介质层中的至少一个介质层接触。例如，第一无机封装层51的边缘朝向第一基底层13的一侧与电容介质层234或者栅绝缘层235连接。可选的，第一无机封装层51的边缘朝向第一基底层13的表面还可以与第二缓冲层233或者第一缓冲层15接触。可选的，第一无机封装层51的边缘朝向第一基底层13的表面可以与第一缓冲层15和多个介质层中的至少一个接触。可选的，第一无机封装层51的边缘朝向第一基底层13的表面可以与第二缓冲层233和多个介质层中的至少一个接触。可选的，第一无机封装层51的边缘朝向第一基底层13的表面与第一缓冲层15、第二缓冲层233和多个介质层中的至少一个接触。
82.可选的，如图7所示，封装层50还包括第二无机封装层53。第一无机封装层51位于第二无机封装层53和基底10(或第一基底层13)之间。可选的，第一无机封装层51在基底10上的正投影位于第二无机封装层53在基底10上的正投影内。
83.可选的，第一无机封装层51和第二无机封装层53的边缘朝向第一基底层13的表面与相同的介质层接触。可选的，第一无机封装层51和第二无机封装层53的边缘朝向第一基底层13的表面分别与不同的介质层接触，以便形成内外层层阻挡结构。
84.可选的，第一无机封装层51和第二无机封装层53中的至少一个的边缘朝向第一基底层13的表面与第一缓冲层15接触，以使包覆范围更大更深，连同第二基底层14的一部分包裹进去，进一步提高封装效果。
85.可选的，如图7所示，在像素岛20的边缘，第一无机封装层51和第二无机封装层53接触。外层第二无机封装层53本身对内层第一无机封装层51实现包覆，第一无机封装层51的边缘朝向第一基底层13的表面与第一缓冲层15接触，且第一无机封装层51和第二无机封装层53接触，可以利用二者的关系再次包覆，进一步提高封装效果。
86.可选的，第二无机封装层53的边缘朝向第一基底层13的表面与第一缓冲层15、第二缓冲层233和多个介质层中的至少一个接触。可选的，第二无机封装层53的边缘朝向第一基底层13的表面与第一缓冲层15和多个介质层中的至少一个接触。可选的，第二无机封装层53的边缘朝向第一基底层13的表面与第二缓冲层233和多个介质层中的至少一个接触。
87.可选的，第一无机封装层51的边缘朝向第一基底层13的表面和第二无机封装层53
的边缘朝向第一基底层13的表面与第一缓冲层15、第二缓冲层233和多个介质层中的同一膜层接触。
88.可选地，第一无机封装层51的边缘朝向基底10的表面和第二无机封装层53的边缘朝向基底10的表面分别与第一缓冲层15、第二缓冲层233和多个介质层中的不同膜层接触。例如，第一无机封装层51的边缘朝向基底10的一侧与钝化层236、电容介质层234、栅绝缘层235、第一缓冲层15或者第二缓冲层233中的一个连接；第二无机封装层53的边缘朝向基底10的一侧与钝化层236、电容介质层234、栅绝缘层235、第一缓冲层15或者第二缓冲层233中的另一个连接。
89.可选的，第一无机封装层51和第二无机封装层53中的一者的边缘朝向第一基底层13的表面与第一缓冲层15接触，另一者的边缘朝向第一基底层13的表面与第二缓冲层233接触。
90.可选的，第一缓冲层15、第二缓冲层233和多个介质层中，与第一无机封装层51的边缘朝向第一基底层13的表面接触的膜层，相比于与第二无机封装层53的边缘朝向第一基底层13的表面接触的膜层，更远离第一基底层13。
91.可选的，如图8所示，显示面板100还包括第二凹槽61。第二凹槽61可贯穿第二基底层14，还可贯穿第二缓冲层233，以暴露第一缓冲层15。第一无机封装层51和/或第二无机封装层53的边缘朝向第一基底层13的一侧与第一缓冲层15接触(或连接)具体为第一无机封装层51的边缘朝向第一基底层13的一侧覆盖从第二凹槽61中暴露的第一缓冲层15以及走线30。可选的，第二凹槽61在基底10上的正投影环绕像素驱动电路和发光器件21在基底10上的正投影。
92.可选的，与封装层50接触的介质层的材料为无机材料。
93.可选的，封装层50还包括位于第一无机封装层51和第二无机封装层53之间的至少一层有机封装层和/或至少一层无机封装层。
94.可选的，如图7所示，在像素岛20上依次叠置的第一无机封装层51、有机封装层52和第二无机封装层53。在像素岛20的边缘，第一无机封装层51和第二无机封装层53接触，且与介质层接触。具体来说，封装层50的形状均近似为梯形，在该梯形的上底处，第一无机封装层51、有机封装层52和第二无机封装层53沿z轴方向依次叠置，在梯形的腰处，第一无机封装层51和第二无机封装层53沿x轴方向依次叠置。第一无机封装层51的底端和第二无机封装层53的底端分别与介质层中的至少一层或第二缓冲层233连接。这样在像素岛20的上方形成第一无机封装层51-有机封装层52-第二无机封装层53的封装结构，可以阻挡水、气或者杂质从z轴方向进入像素岛20中，在像素岛20的侧面形成第一无机封装层51-第二无机封装层53的封装结构，可以有效阻挡水、气或者杂质从垂直于z轴的方向进入像素岛20中。
95.可选地，为了进一步提高像素岛20封装的可靠性，可选的，与封装层50接触的介质层的材料为无机材料。也就是说，封装层50中的无机封装层的端部与至少一个介质层的上表面连接，封装层50中的无机封装层和与其连接的介质层都为无机材料，可以减小连接处的界面应力，因此，这种方式可以确保像素岛20封装的可靠性。可选地，封装层50中的无机封装层和与封装层50中的无机封装层连接的介质层的材料相同，连接处的结合性能更好，封装的可靠性更佳。
96.可选地，为了进一步提高像素岛20封装的可靠性，第一无机封装层51和第二无机
封装层53中的一个与多个介质层中的一个接触，另一个与位于第一介质层和基底10之间的至少一个介质层连接。可选地，第一无机封装层51和第二无机封装层53分别连接到不同介质层，以减小连接处的界面应力，进一步提高封装的可靠性。在一个实施方式中，可选的，如图7所示，第一无机封装层51连接到电容介质层234，第二无机封装层53连接到栅绝缘层235或第二缓冲层233，形成无机衔接，呈内外包覆状，形成阻隔水氧入侵的阻隔结构。
97.可选的，如图8所示，第一无机封装层51连接到第一缓冲层15，第二无机封装层53连接到第二缓冲层233，形成无机衔接，呈内外包覆状，形成阻隔结构。
98.如图9和图10所示，为了进一步提高像素岛20封装的可靠性，在本公开实施例的一个实施方式中，显示面板100还包括第一凹槽60。可选的，第一凹槽60设置在像素界定层22、平坦层237和驱动电路层23中，且第一凹槽60在基底10的正投影和通孔40在基底的正投影至少部分重合。可选的，封装层50覆盖第一凹槽60。可选的，如图11所示，第一凹槽60在基底10上的正投影环绕像素驱动电路和发光器件21在基底10上的正投影。可选的，第一无机封装层51填充第一凹槽60，以在像素岛20外周进一步形成保护结构，使得像素岛20的侧面形成第一无机封装层51-第一无机封装层51-第二无机封装层53这样三层的保护结构。
99.可选的，如图11所示，第二凹槽61在基底10上的正投影环绕在第一凹槽60在基底10上的正投影的外侧。
100.第一凹槽60的位置可以根据需要适应性调整，在一个实施方式中，第一凹槽60设置在驱动电路层23以及第二基底层14中。可选的，第一凹槽60贯穿第二基底层14、第二缓冲层233、栅绝缘层235、电容介质层234和钝化层236。可选的，第一凹槽60在基底10的正投影环绕在通孔40在基底10的正投影的外侧。
101.如图12所示，为了进一步提高像素岛20封装的可靠性，在本公开实施例的一个实施方式中，通孔40位于第一凹槽60中。至少部分第一凹槽60可作为通孔40。通孔40中设置有接触垫41，走线30通过接触垫41与像素驱动电路连接。接触垫41与第一凹槽60共形。接触垫41位于第一凹槽60内的部分远离第一凹槽60底部的表面凹陷。具体地，可以在形成第一凹槽60后先采用电镀或者化学气相沉积等工艺在第一凹槽60底部和侧壁，以及延伸至驱动电路层23的钝化层236的位置形成一层导电层作为接触垫41。第一无机封装层51可填充在第一凹槽60以及接触垫41的凹陷处中，这样在沿像素岛20外侧壁向像素岛20的内部延伸的方向上，在驱动电路层23位于像素岛的边缘的区域中形成了第二无机封装层53-第一无机封装层51-接触垫41-第一无机封装层51-接触垫41这样的多层封装结构，这可以进一步提高封装的可靠性。接触垫41可与源漏极层同层设置且材料相同，即通过在同一工艺中对同一导电层进行图案化制备而成。
102.如图13所示，为了进一步提高像素岛20封装的可靠性，在本公开实施例的一个实施方式中，显示面板100还包括阻挡层70。可选的，阻挡层70位于封装层50和像素岛20之间。可选的，阻抗层70可设置于封装层50中，阻抗层70可为无机封装层。可选的，阻挡层70覆盖第一凹槽60且覆盖第一凹槽60的部分与第一凹槽60共形。阻挡层70位于第一凹槽60内的部分远离第一凹槽60底部的表面凹陷。可选的，第一无机封装层51可填充在第一凹槽60中的阻挡层70的凹陷处中。可选的，阻挡层70可覆盖接触垫41。可选的，阻挡层70覆盖像素岛20，以阻隔水氧入侵。
103.可选的，阻挡层70为无机层。可选的，阻挡层70的材料包括金属氧化物等阻隔性好
的致密材料，可选的，阻挡层70的材料包括三氧化二铝或者氮化钛。
104.可选的，阻挡层70可位于第一无机封装层51和像素岛之间。阻挡层70在基底10上的正投影位于第一无机封装层51在基底10上的正投影内。可选的，阻挡层70的边缘朝向第一基底层13的表面与第一缓冲层15、第二缓冲层233和多个介质层中的至少一个接触。
105.可选的，第一无机封装层51的边缘朝向第一基底层13的表面和阻挡层70的边缘朝向第一基底层13的表面与第一缓冲层15、第二缓冲层233和多个介质层中的同一膜层接触；或者，第一无机封装层51的边缘朝向第一基底层13的表面和阻挡层70的边缘朝向第一基底层13的表面分别与第一缓冲层15、第二缓冲层233和多个介质层中的不同膜层接触。可选的，与第一无机封装层51的边缘朝向第一基底层13的表面接触的膜层，相比于与阻挡层70的边缘朝向第一基底层13的表面接触的膜层，更远离第一基底层13。可选的，阻挡层70的边缘朝向第一基底层13的表面与电容介质层234或栅绝缘层235接触，第一无机封装层51的边缘朝向第一基底层13的表面与第一缓冲层15和/或第二缓冲层233接触，第二无机封装层53的边缘朝向第一基底层13的表面与第一缓冲层15、第二缓冲层233和多个介质层中的至少一个接触。可选的，如图13所示，在像素岛20的边缘，阻挡层70和第一无机封装层51接触。
106.可选的，第一无机封装层51、第二无机封装层53和阻挡层70与第一缓冲层15、第二缓冲层233和多个介质层中的同一膜层或不同膜层接触，形成无机衔接，以形成三层由内到外层层包覆的阻隔结构，以提高封装效果。
107.以上所述仅为本公开的较佳实施例而已，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换等，均应包含在本公开的保护范围之内。