神经帧外推渲染机制的制作方法

1.本文中所描述的实施例总体上涉及计算机。更具体地，描述了用于促进混合渲染的实施例。


背景技术：

2.云游戏是一种游戏技术，其中游戏在云服务器处的图形处理单元(gpu)上被存储、执行和渲染，而渲染的场景被编码并通过互联网流传输给客户端设备以供用户访问。云游戏可以包括云、边缘和客户端处理。游戏和其他交互用途越来越多地采用高分辨率/高帧速率来渲染逼真的视觉效果。包含光线追踪以提高照片真实感对可用计算资源提出了更高的需求。渲染帧的时间过长或掉帧会导致用户体验不佳，并在诸如云游戏之类的用途中加剧。
附图说明
3.在所附附图的各图中，以示例方式而不以限制方式对实施例进行图示，其中相同的附图标记指代类似的要素。
4.图1是根据实施例的处理系统的框图；
5.图2a-图2d图示由本文中描述的实施例提供的计算系统和图形处理器；
6.图3a-图3c图示由实施例提供的附加的图形处理器和计算加速器架构的框图；
7.图4是根据一些实施例的图形处理器的图形处理引擎的框图；
8.图5a-图5b图示根据实施例的包括在图形处理器核中采用的处理元件阵列的线程执行逻辑；
9.图6图示根据实施例的附加的执行单元；
10.图7是图示根据一些实施例的图形处理器指令格式的框图；
11.图8是根据另一实施例的图形处理器的框图；
12.图9a和图9b图示根据一些实施例的图形处理器命令格式和命令序列；
13.图10图示根据一些实施例的用于数据处理系统的示例性图形软件架构；
14.图11a-图11d图示根据实施例的集成电路封装组件；
15.图12是图示根据实施例的示例性芯片上系统集成电路的框图；
16.图13a和图13b是图示附加的示例性图形处理器的框图；
17.图14图示根据实施例的机器学习软件栈；
18.图15a-图15b图示示例性深度神经网络的各层；
19.图16图示示例性循环神经网络；
20.图17图示深度神经网络的训练和部署；
21.图18是图示分布式学习的框图；
22.图19图示数据处理系统的一个实施例；
23.图20图示神经网络；
24.图21图示置信度图的实现方式的一个实施例；
25.图22图示渲染器的一个实施例；
26.图23图示渲染器的另一实施例；
27.图24图示渲染器的又一实施例；以及
28.图25是图示渲染过程的一个实施例的流程图。
具体实施方式
29.在下列描述中，阐述了众多特定细节。然而，在没有这些特定细节的情况下，也可实施如本文中所描述的实施例。在其他实例中，未详细示出公知的电路、结构和技术，以免使对本描述的理解模糊。
30.实施例提供了执行神经帧外推以生成预测的下一帧和每像素置信度图。预测的像素是通过使用馈入神经网络的像素历史和相关联的运动向量来生成的，并且置信度图用于仅重新渲染低于可接受阈值的像素。因此，给定有限的光线追踪预算的情况下，计算可以仅集中在置信度图中的无法被适当预测的区域。
31.构想了贯穿本文档可以互换地引用如“请求”、“查询”、“作业”、“工作”、“工作项”和“工作负荷”之类的术语。类似地，“应用”或“代理”可以指代或包括通过应用编程接口(api)提供的计算机程序、软件应用、游戏、工作站应用等，api诸如自由渲染api，诸如开放图形库开放计算语言11、12等，其中“分派”可以互换地称为“工作单元”或“绘制”，并且类似地，“应用”可以互换地称为“工作流”或简单地称为“代理”。例如，诸如三维(3d)游戏的工作负荷之类的工作负荷可以包括并发布任何数量和类型的“帧”，其中，每个帧可以表示图像(例如，帆船、人脸)。进一步地，每个帧可以包括并提供任何数量和类型的工作单元，其中，每个工作单元可以表示由其相应帧表示的图像(例如，帆船、人脸)的一部分(例如，帆船的桅杆、人脸的前额)。然而，为了一致性，贯穿本文档，每一项可以由单个术语(例如，“分派”、“代理”等)来引用。
32.在一些实施例中，如“显示屏”和“显示表面”之类的术语可互换地用于指代显示设备的可见部分，而显示设备的其余部分可以被嵌入到诸如智能电话、可穿戴设备等之类的计算设备中。构想到并且应当注意，实施例不限于任何特定的计算设备、软件应用、硬件组件、显示设备、显示屏或表面、协议、标准等。例如，实施例可被应用于任何数量和类型的计算机上的任何数量和类型的实时应用，并且可以与任何数量和类型的计算机上的任何数量和类型的实时应用一起使用，任何数量和类型的计算机诸如台式机、膝上型计算机、平板计算机、智能电话、头戴式显示器、以及其他可穿戴设备等。进一步地，例如，使用这种新颖技术渲染场景以实现高效性能的范围可以从诸如桌面合成之类简单场景到诸如3d游戏、增强现实应用等之类的复杂场景。系统概览
33.图1是根据实施例的处理系统100的框图。系统100可被用在以下各项中：单处理器台式机系统、多处理器工作站系统、或具有大量处理器102或处理器核107的服务器系统。在一个实施例中，系统100是被并入在芯片上系统(soc)集成电路内的处理平台，该芯片上系统(soc)集成电路用于在移动设备、手持式设备或嵌入式设备中使用，诸如，用于在具有至局域网或广域网的有线或无线连接性的物联网(iot)设备内使用。
34.在一个实施例中，系统100可包括以下各项，可与以下各项耦合，或可并入在以下各项内：基于服务器的游戏平台、包括游戏和媒体控制台的游戏控制台、移动游戏控制台、手持式游戏控制台或在线游戏控制台。在一些实施例中，系统100是移动电话、智能电话、平板计算设备或移动互联网连接的设备(诸如，具有低内部存储容量的笔记本)的部分。处理系统100也可包括以下各项，与以下各项耦合，或被集成在以下各项内：可穿戴设备，诸如，智能手表可穿戴设备；利用增强现实(ar)或虚拟现实(vr)特征来增强以提供视觉、音频或触觉输出来补充现实世界视觉、音频或触觉体验或以其他方式提供文本、音频、图形、视频、全息图像或视频、或触觉反馈的智能眼镜或服装；其他增强现实(ar)设备；或其他虚拟现实(vr)设备。在一些实施例中，处理系统100包括电视机或机顶盒设备，或者是电视机或机顶盒设备的部分。在一个实施例中，系统100可包括自动驾驶交通工具，与自动驾驶交通工具耦合，或集成在自动驾驶交通工具中，该自动驾驶交通工具诸如，公共汽车、拖拉机拖车、汽车、电机或电力循环、飞机或滑翔机(或其任何组合)。自动驾驶交通工具可使用系统100来处理在该交通工具周围感测到的环境。
35.在一些实施例中，一个或多个处理器102各自都包括用于处理器指令的一个或多个处理器核107，这些指令当被执行时，执行用于系统或用户软件的操作。在一些实施例中，一个或多个处理器核107中的至少一个被配置成处理特定的指令集109。在一些实施例中，指令集109可促进复杂指令集计算(cisc)、精简指令集计算(risc)或经由超长指令字(vliw)的计算。一个或多个处理器核107可处理不同的指令集109，不同的指令集109可包括用于促进对其他指令集的仿真的指令。处理器核107也可包括其他处理设备，诸如，数字信号处理器(dsp)。
36.在一些实施例中，处理器102包括高速缓存存储器104。取决于架构，处理器102可具有单个内部高速缓存或多级的内部高速缓存。在一些实施例中，高速缓存存储器在处理器102的各种组件之间被共享。在一些实施例中，处理器102也使用外部高速缓存(例如，第3级(l3)高速缓存或末级高速缓存(llc))(未示出)，可使用已知的高速缓存一致性技术在处理器核107之间共享该外部高速缓存。寄存器堆106可附加地被包括在处理器102中，并且寄存器堆106可包括用于存储不同类型的数据的不同类型的寄存器(例如，整数寄存器、浮点寄存器、状态寄存器以及指令指针寄存器)。一些寄存器可以是通用寄存器，而其他寄存器可专用于处理器102的设计。
37.在一些实施例中，一个或多个处理器102与一个或多个接口总线110耦合，以在处理器102与系统100中的其他组件之间传输通信信号，诸如，地址、数据、或控制信号。在一个实施例中，接口总线110可以是处理器总线，诸如，直接媒体接口(dmi)总线的某个版本。然而，处理器总线不限于dmi总线，并且可包括一个或多个外围组件互连总线(例如，pci、pciexpress)、存储器总线或其他类型的接口总线。在一个实施例中，(多个)处理器102包括集成存储器控制器116和平台控制器中枢130。存储器控制器116促进存储器设备与系统100的其他组件之间的通信，而平台控制器中枢(pch)130提供经由本地i/o总线至i/o设备的连接。
38.存储器设备120可以是动态随机存取存储器(dram)设备、静态随机存取存储器(sram)设备、闪存设备、相变存储器设备、或具有适当的性能以充当进程存储器的某个其他存储器设备。在一个实施例中，存储器设备120可以作为用于系统100的系统存储器来操作，
以存储数据122和指令121供在一个或多个处理器102执行应用或进程时使用。存储器控制器116也与任选的外部图形处理器118耦合，该任选的外部图形处理器118可与处理器102中的一个或多个图形处理器108通信以执行图形操作和媒体操作。在一些实施例中，可由加速器112辅助图形操作、媒体操作或计算操作，该加速器112是可被配置用于执行专业的图形操作、媒体操作或计算操作的集合的协处理器。例如，在一个实施例中，加速器112是用于优化机器学习或计算操作的矩阵乘法加速器。在一个实施例中，加速器112是光线追踪加速器，该光线追踪加速器可用于与图形处理器108一致地执行光线追踪操作。在一个实施例中，可替代加速器112使用外部加速器119，或可与加速器112一致地使用外部加速器119。
39.在一些实施例中，显示设备111可以连接至(多个)处理器102。显示设备111可以是以下各项中的一项或多项：内部显示设备，如在移动电子设备或膝上型设备中；或经由显示接口(例如，显示端口等)附接的外部显示设备。在一个实施例中，显示设备111可以是头戴式显示器(hmd)，诸如，用于在虚拟现实(vr)应用或增强现实(ar)应用中使用的立体显示设备。
40.在一些实施例中，平台控制器中枢130使外围设备能够经由高速i/o总线而连接至存储器设备120和处理器102。i/o外围设备包括但不限于音频控制器146、网络控制器134、固件接口128、无线收发器126、触摸传感器125、数据存储设备124(例如，非易失性存储器、易失性存器、硬盘驱动器、闪存、nand、3d nand、3d xpoint等)。数据存储设备124可以经由存储接口(例如，sata)或经由如外围组件互连总线(例如，pci、pci express)之类的外围总线来进行连接。触摸传感器125可以包括触摸屏传感器、压力传感器、或指纹传感器。无线收发器126可以是wi-fi收发器、蓝牙收发器、或移动网络收发器，该移动网络收发器诸如3g、4g、5g或长期演进(lte)收发器。固件接口128使得能够与系统固件进行通信，并且可以例如是统一可扩展固件接口(uefi)。网络控制器134可启用到有线网络的网络连接。在一些实施例中，高性能网络控制器(未示出)与接口总线110耦合。在一个实施例中，音频控制器146是多声道高清音频控制器。在一个实施例中，系统100包括用于将传统(例如，个人系统2(ps/2))设备耦合至系统的任选的传统i/o控制器140。平台控制器中枢130还可以连接至一个或多个通用串行总线(usb)控制器142连接输入设备，诸如，键盘和鼠标143组合、相机144、或其他usb输入设备。
41.将会理解，所示的系统100是示例性的而非限制性的，因为也可以使用以不同方式配置的其他类型的数据处理系统。例如，存储器控制器116和平台控制器中枢130的实例可以集成到分立的外部图形处理器中，该分立的外部图形处理器诸如外部图形处理器118。在一个实施例中，平台控制器中枢130和/或存储器控制器116可以在一个或多个处理器102外部。例如，系统100可包括外部存储器控制器116和平台控制器中枢130，该外部存储器控制器116和平台控制器中枢130可以被配置为在与(多个)处理器102通信的系统芯片组内的存储器控制器中枢和外围控制器中枢。
42.例如，可使用电路板(“橇板(sled)”)，在该电路板上被放置的组件(诸如，cpu、存储器和其他组件)经设计以实现提升的热性能。在一些示例中，诸如处理器之类的处理组件位于橇板的顶侧上，而诸如dimm之类的附近存储器位于橇板的底侧上。作为由该设计提供的增强的气流的结果，组件能以比典型系统更高的频率和功率等级来操作，由此增加性能。此外，橇板配置成盲配机架中的功率和数据通信线缆，由此增强它们被快速地移除、升级、
重新安装和/或替换的能力。类似地，位于橇板上的各个组件(诸如，处理器、加速器、存储器和数据存储设备)由于它们相对于彼此增加的间距而被配置成易于升级。在说明性实施例中，组件附加地包括用于证明它们的真实性的硬件认证特征。
43.数据中心可利用支持多个其他网络架构的单个网络结构(“结构”)，多个其他网络架构包括以太网和全方位路径。橇板可经由光纤耦合至交换机，这提供比典型的双绞线布线(例如，5类、5e类、6类等)更高的带宽和更低的等待时间。由于高带宽、低等待时间的互连和网络架构，数据中心在使用中可集中在物理上解散的诸如存储器、加速器(例如，gpu、图形加速器、fpga、asic、神经网络和/或人工智能加速器等)和数据存储驱动器之类的资源，并且根据需要将它们提供给计算资源(例如，处理器)，从而使计算资源能够就好像被集中的资源在本地那样访问这些被集中的资源。
44.功率供应或功率源可将电压和/或电流提供给系统100或本文中描述的任何组件或系统。在一个示例中，功率供应包括用于插入到墙壁插座中的ac-dc(交流-直流)适配器。此类ac功率可以是可再生能量(例如，太阳能)功率源。在一个示例中，功率源包括dc功率源，诸如，外部ac-dc转换器。在一个示例中，功率源或功率供应包括用于通过接近充电场来充电的无线充电硬件。在一个示例中，功率源可包括内部电池、交流供应、基于动作的功率供应、太阳能功率供应、或燃料电池源。
45.图2a-图2d图示由本文中描述的实施例提供的计算系统和图形处理器。图2a-图2d的具有与本文中的任何其他附图的元件相同的附图标记(或名称)的那些元件能以类似于本文中其他地方描述的任何方式操作或起作用，但不限于此。
46.图2a是处理器200的实施例的框图，该处理器200具有一个或多个处理器核202a-202n、集成存储器控制器214以及集成图形处理器208。处理器200可包括附加的核，这些附加的核多至由虚线框表示的附加核202n并包括由虚线框表示的附加核202n。处理器核202a-202n中的每一个包括一个或多个内部高速缓存单元204a-204n。在一些实施例中，每一个处理器核也具有对一个或多个共享高速缓存单元206的访问权。内部高速缓存单元204a-204n和共享高速缓存单元206表示处理器200内的高速缓存存储器层级结构。高速缓存存储器层级结构可包括每个处理器核内的至少一个级别的指令和数据高速缓存以及一级或多级共享的中级高速缓存，诸如，第2级(l2)、第3级(l3)、第4级(l4)、或其他级别的高速缓存，其中，在外部存储器之前的最高级别的高速缓存被分类为llc。在一些实施例中，高速缓存一致性逻辑维持各高速缓存单元206与204a-204n之间的一致性。
47.在一些实施例中，处理器200还可包括一个或多个总线控制器单元的集合216和系统代理核210。一个或多个总线控制器单元216管理外围总线的集合，诸如，一个或多个pci总线或pci express总线。系统代理核210提供对各处理器组件的管理功能。在一些实施例中，系统代理核210包括用于管理对各种外部存储器设备(未示出)的访问的一个或多个集成存储器控制器214。
48.在一些实施例中，处理器核202a-202n中的一个或多个处理器核包括对同步多线程的支持。在此类实施例中，系统代理核210包括用于在多线程处理期间协调并操作核202a-202n的组件。系统代理核210可附加地包括功率控制单元(pcu)，该功率控制单元包括用于调节处理器核202a-202n和图形处理器208的功率状态的逻辑和组件。
49.在一些实施例中，处理器200附加地包括用于执行图形处理操作的图形处理器
208。在一些实施例中，图形处理器208与共享高速缓存单元的集合206以及与系统代理核210耦合，该系统代理核210包括一个或多个集成存储器控制器214。在一些实施例中，系统代理核210还包括用于将图形处理器输出驱动到一个或多个经耦合的显示器的显示控制器211。在一些实施例中，显示控制器211还可以是经由至少一个互连与图形处理器耦合的单独模块，或者可以集成在图形处理器208内。
50.在一些实施例中，基于环的互连单元212用于耦合处理器200的内部组件。然而，可以使用替代的互连单元，诸如，点到点互连、交换式互连、或其他技术，包括本领域中公知的技术。在一些实施例中，图形处理器208经由i/o链路213与环形互连212耦合。
51.示例性i/o链路213表示多个各种各样的i/o互连中的至少一种，包括促进各处理器组件与高性能嵌入式存储器模块218(诸如，edram模块)之间的通信的封装上i/o互连。在一些实施例中，处理器核202a-202n中的每个处理器核以及图形处理器208可将嵌入式存储器模块218用作共享的末级高速缓存。
52.在一些实施例中，处理器核202a-202n是执行相同指令集架构的同构核。在另一实施例中，处理器核202a-202n在指令集架构(isa)方面是异构的，其中，处理器核202a-202n中的一个或多个执行第一指令集，而其他核中的至少一个执行第一指令集的子集或不同的指令集。在一个实施例中，处理器核202a-202n在微架构方面是异构的，其中，具有相对较高功耗的一个或多个核与具有较低功耗的一个或多个功率核耦合。在一个事实中，处理器核202a-202n在计算能力方面是异构的。此外，处理器200可实现在一个或多个芯片上，或者除其他组件之外还被实现为具有所图示的组件的soc集成电路。
53.图2b是根据本文中所描述的一些实施例的图形处理器核219的硬件逻辑的框图。图2b的具有与本文中的任何其他附图的元件相同的附图标记(或名称)的那些元件能以类似于本文中其他地方描述的任何方式操作或起作用，但不限于此。图形处理器核219(有时称为核切片)可以是模块化图形处理器内的一个或多个图形核。图形处理器核219的示例是一个图形核切片，并且基于目标功率包络和性能包络，如本文中所描述的图形处理器可以包括多个图形核切片。每个图形处理器核219可包括固定功能块230，该固定功能块230与多个子核221a-221f(也称为子切片)耦合，多个子核221a-221f包括模块化的通用和固定功能逻辑的块。
54.在一些实施例中，固定功能块230包括几何/固定功能流水线231，该几何/固定功能流水线231例如在较低性能和/或较低功率的图形处理器实现中可由图形处理器核219中的所有子核共享。在各实施例中，几何/固定功能流水线231包括3d固定功能流水线(例如，如在下文描述的图3和图4中的3d流水线312)、视频前端单元、线程生成器和线程分派器、以及统一返回缓冲器管理器，该统一返回缓冲器管理器管理统一返回缓冲器(例如，如下文所描述的在图4中的统一返回缓冲器418)。
55.在一个实施例中，固定功能块230还包括图形soc接口232、图形微控制器233和媒体流水线234。图形soc接口232提供图形处理器核219与芯片上系统集成电路内的其他处理器核之间的接口。图形微控制器233是可配置成管理图形处理器核219的各种功能的可编程子处理器，这些功能包括线程分派、调度和抢占。媒体流水线234(例如，图3和图4的媒体流水线316)包括用于促进对包括图像数据和视频数据的多媒体数据进行解码、编码、预处理和/或后处理的逻辑。媒体流水线234经由对子核221a-221f内的计算或采样逻辑的请求来
实现媒体操作。
56.在一个实施例中，soc接口232使图形处理器核219能够与通用应用处理器核(例如，cpu)和/或soc内的其他组件进行通信，其他组件包括诸如共享的末级高速缓存存储器的存储器层级结构元件、系统ram、和/或嵌入式芯片上或封装上dram。soc接口232还可启用与soc内的诸如相机成像流水线的固定功能设备的通信，并且启用全局存储器原子性的使用和/或实现全局存储器原子性，该全局存储器原子性可在图形处理器核219与soc内的cpu之间被共享。soc接口232还可实现针对图形处理器核219的功率管理控制，并且启用图形核219的时钟域与soc内的其他时钟域之间的接口。在一个实施例中，soc接口232使得能够从命令流转化器和全局线程分派器接收命令缓冲器，该命令流转化器和全局线程分派器被配置成将命令和指令提供给图形处理器内的一个或多个图形核中的每一个图形核。当媒体操作将要执行时，这些命令和指令可以被分派给媒体流水线234，或者当图形处理操作将要执行时，这些命令和指令可以被分派给几何和固定功能流水线(例如，几何和固定功能流水线231、几何和固定功能流水线237)。
57.图形微控制器233可被配置成执行针对图形处理器核219的各种调度任务和管理任务。在一个实施例中，图形微控制器233可对子核221a-221f内的执行单元(eu)阵列222a-222f、224a-224f内的各个图形并行引擎执行图形和/或计算工作负载调度。在该调度模型中，在包括图形处理器核219的soc的cpu核上执行的主机软件可以经由多个图形处理器门铃(doorbell)中的一个图形处理器门铃来提交工作负载，这调用了对适当的图形引擎的调度操作。调度操作包括：确定接下来要运行哪个工作负载，将工作负载提交到命令流转化器，抢占在引擎上运行的现有工作负载，监测工作负载的进度，以及当工作负载完成时通知主机软件。在一个实施例中，图形微控制器233还可促进图形处理器核219的低功率或空闲状态，从而向图形处理器核219提供独立于操作系统和/或系统上的图形驱动器软件跨低功率状态转变来保存和恢复图形处理器核219内的寄存器的能力。
58.图形处理器核219可具有多于或少于所图示的子核221a-221f，多达n个模块化子核。对于每组n个子核，图形处理器核219还可包括共享功能逻辑235、共享和/或高速缓存存储器236、几何/固定功能流水线237、以及用于加速各种图形和计算处理操作的附加的固定功能逻辑238。共享功能逻辑235可以包括与可由图形处理器核219内的每n个子核共享的、与图4的共享功能逻辑420(例如，采样器逻辑、数学逻辑、和/或线程间通信逻辑)相关联的逻辑单元。共享和/或高速缓存存储器236可以是用于图形处理器核219内的n个子核的集合221a-221f的末级高速缓存，并且还可以充当可由多个子核访问的共享存储器。几何/固定功能流水线237而不是几何/固定功能流水线231可被包括在固定功能块230内，并且几何/固定功能流水线237可包括相同或类似的逻辑单元。
59.在一个实施例中，图形处理器核219包括附加的固定功能逻辑238，该附加的固定功能逻辑238可包括供由图形处理器核219使用的各种固定功能加速逻辑。在一个实施例中，附加的固定功能逻辑238包括供在仅位置着色中使用的附加的几何流水线。在仅位置着色中，存在两个几何流水线：几何/固定功能流水线238、231内的完全几何流水线；以及剔除流水线，其是可被包括在附加的固定功能逻辑238内的附加的几何流水线。在一个实施例中，剔除流水线是完全几何流水线的精简版本。完全流水线和剔除流水线可以执行同一应用的不同实例，每个实例具有单独的上下文。仅位置着色可以隐藏被丢弃三角形的长剔除
运行，从而在一些实例中使得能够更早地完成着色。例如并且在一个实施例中，附加的固定功能逻辑238内的剔除流水线逻辑可以与主应用并行地执行位置着色器，并且通常比完全流水线更快地生成关键结果，因为剔除流水线仅取出顶点的位置属性并对顶点的位置属性进行着色，而不向帧缓冲器执行对像素的栅格化和渲染。剔除流水线可以使用所生成的关键结果来计算所有三角形的可见性信息，而无需考虑那些三角形是否被剔除。完全流水线(其在本实例中可以被称为重放(replay)流水线)可以消耗该可见性信息以跳过被剔除的三角形，从而仅对最终被传递到栅格化阶段的可见的三角形进行着色。
60.在一个实施例中，附加的固定功能逻辑238还可包括机器学习加速逻辑，诸如，固定功能矩阵乘法逻辑，该机器学习加速逻辑用于包括针对机器学习训练或推断的优化的实现方式。
61.在每个图形子核221a-221f内包括可用于响应于由图形流水线、媒体流水线、或着色器程序作出的请求而执行图形操作、媒体操作和计算操作的执行资源的集合。图形子核221a-221f包括：多个eu阵列222a-222f、224a-224f；线程分派和线程间通信(td/ic)逻辑223a-223f；3d(例如，纹理)采样器225a-225f；媒体采样器206a-206f；着色器处理器227a-227f；以及共享的本地存储器(slm)228a-228f。eu阵列222a-222f、224a-224f各自包括多个执行单元，这些执行单元是能够执行浮点和整数/定点逻辑操作以服务于图形操作、媒体操作或计算操作(包括图形程序、媒体程序或计算着色器程序)的通用图形处理单元。td/ic逻辑223a-223f执行针对子核内的执行单元的本地线程分派和线程控制操作，并且促进在子核的执行单元上执行的线程之间的通信。3d采样器225a-225f可将纹理或其他3d图形相关的数据读取到存储器中。3d采样器可以基于所配置的样本状态以及与给定纹理相关联的纹理格式以不同方式读取纹理数据。媒体采样器206a-206f可基于与媒体数据相关联的类型和格式来执行类似的读取操作。在一个实施例中，每个图形子核221a-221f可以交替地包括统一3d和媒体采样器。在子核221a-221f中的每一个子核内的执行单元上执行的线程可利用每个子核内的共享的本地存储器228a-228f，以使在线程组内执行的线程能够使用芯片上存储器的公共池来执行。
62.图2c图示图形处理单元(gpu)239，该gpu 239包括布置为多核组240a-240n的图形处理资源的专用集合。虽然提供仅单个多核组240a的细节，但是将理解，其他多核组240b-240n可配备有图形处理资源的相同或类似的集合。
63.如所图示，多核组240a可包括图形核的集合243、张量核的集合244以及光线追踪核的集合245。调度器/分派器241调度和分派图形线程以用于在各个核243、244、245上执行。寄存器堆的集合242存储在执行图形线程时由核243、244、245使用的操作数值。这些寄存器堆可包括例如用于存储整数值的整数寄存器、用于存储浮点值的浮点寄存器、用于存储紧缩数据元素(整数和/或浮点数据元素)的向量寄存器以及用于存储张量/矩阵值的片寄存器。在一个实施例中，片寄存器被实现为向量寄存器的组合的集合。
64.一个或多个组合的第一级(l1)高速缓存和共享存储器单元247在本地将图形数据存储在每个多核组240a内，图形数据诸如纹理数据、顶点数据、像素数据、光线数据、包围体数据等。一个或多个纹理单元247也可用于执行纹理操作，诸如，纹理映射和采样。由所有多核组240a-240n或多核组240a-240n的子集共享的第二级(l2)高速缓存253存储用于多个并发的图形线程的图形数据和/或指令。如所图示，可跨多个多核组240a-240n共享l2高速缓
存253。一个或多个存储器控制器248将gpu 239耦合至存储器249，该存储器249可以是系统存储器(例如，dram)和/或专用图形存储器(例如，gddr6存储器)。
65.输入/输出(i/o)电路250将gpu 239耦合至一个或多个i/o设备252，这一个或多个i/o设备252诸如为数字信号处理器(dsp)、网络控制器或用户输入设备。芯片上互连可用于将i/o设备252耦合至gpu 239和存储器249。i/o电路250的一个或多个i/o存储器管理单元(iommu)251直接将i/o设备252耦合至系统存储器249。在一个实施例中，iommu 251管理用于将虚拟地址映射到系统存储器249中的物理地址的多个集合的页表。在该实施例中，i/o设备252、(多个)cpu 246和(多个)gpu 239可共享相同的虚拟地址空间。
66.在一个实现方式中，iommu 251支持虚拟化。在这种情况下，iommu 251可以管理用于将客机(guest)/图形虚拟地址映射到客机/图形物理地址的第一集合的页表以及用于将客机/图形物理地址映射到(例如，系统存储器249内的)系统/主机物理地址的第二集合的页表。第一集合的页表和第二集合的页表中的每一个的基址可被存储在控制寄存器中，并且在上下文切换时被换出(例如，使得新上下文被提供有对相关集合的页表的访问权)。虽然未在图2c中图示，但是核243、244、245和/或多核组240a-240n中的每一个可包括转换后备缓冲器(tlb)，这些tlb用于对客机虚拟至客机物理转换、客机物理至主机物理转换以及客机虚拟至主机物理转换进行高速缓存。
67.在一个实施例中，cpu 246、gpu 239和i/o设备252被集成在单个半导体芯片和/或芯片封装上。所图示的存储器249可集成在同一芯片上，或者可经由芯片外接口被耦合至存储器控制器248。在一个实现方式中，存储器249包括共享与其他物理系统级存储器相同的虚拟地址空间的gddr6存储器，但是根本性原理不限于该特定的实现方式。
68.在一个实施例中，张量核244包括专门设计成用于执行矩阵操作的多个执行单元，这些矩阵操作是用于执行深度学习操作的基本计算操作。例如，可将同步矩阵乘法操作用于神经网络训练和推断。张量核244可使用各种操作数精度来执行矩阵处理，操作数精度包括单精度浮点(例如，32位)、半精度浮点(例如，16位)、整数字(16位)、字节(8位)和半字节(4位)。在一个实施例中，神经网络实现方式提取每个经渲染场景的特征，从而潜在地组合来自多个帧的细节，以构建高质量的最终图像。
69.在深度学习实现方式中，可调度并行的矩阵乘法工作用于在张量核244上执行。神经网络的训练尤其需要大量矩阵点积操作。为了处理n x n x n矩阵乘法的内积公式化，张量核244可包括至少n个点积处理元件。在矩阵乘法开始之前，一个完整的矩阵被加载到片寄存器中，并且对于n个循环中的每个循环，第二矩阵的至少一列被加载。对于每个循环，存在被处理的n个点积。
70.取决于特定的实现方式，能以不同精度来存储矩阵元素，包括16位的字、8位的字节(例如，int8)以及4位的半字节(例如，int4)。可为张量核244指定不同的精度模式以确保将最高效的精度用于不同的工作负载(例如，诸如推断工作负载，其可容忍到字节和到半字节的离散化(quantization))。
71.在一个实施例中，光线追踪核245加速用于实时光线追踪实现方式和非实时光线追踪实现方式两者的光线追踪操作。具体而言，光线追踪核245包括光线遍历/相交电路，该光线遍历/相交电路用于使用包围体层级结构(bvh)来执行光线遍历并识别封围在bvh容体内的光线与基元之间的相交。光线追踪核245还可包括用于执行深度测试和剔除(例如，使
用z缓冲器或类似布置)的电路。在一个实现方式中，光线追踪核245与本文所述的图像降噪技术一起执行遍历操作和相交操作，该图像降噪技术中的至少一部分可以在张量核244上执行。例如，在一个实施例中，张量核244实现深度学习神经网络以执行对由光线追踪核245生成的帧的降噪。然而，(多个)cpu 246、图形核243和/或光线追踪核245还可实现降噪和/或深度学习算法中的全部或一部分。
72.此外，如上文所描述，可采用对于降噪的分布式方法，在该分布式方法中，gpu 239在通过网络或高速互连而耦合至其他计算设备的计算设备中。在该实施例中，经互连的计算设备共享神经网络学习/训练数据以改善整个系统学习执行用于不同类型的图像帧和/或不同的图形应用的降噪的速度。
73.在一个实施例中，光线追踪核245处理所有的bvh遍历和光线-基元相交(intersection)，从而使图形核243免于被针对每条光线的数千条指令过载。在一个实施例中，每个光线追踪核245包括用于执行包围盒测试(例如，用于遍历操作)的第一组专业电路以及用于执行光线-三角形相交测试(例如，使已被遍历的光线相交)的第二组专业电路。由此，在一个实施例中，多核组240a可简单地发起光线探测，并且光线追踪核245独立地执行光线遍历和相交，并将命中数据(例如，命中、无命中、多个命中等)返回到线程上下文。当光线追踪核245执行遍历和相交操作时，其他核243、244被释放以执行其他图形或计算工作。
74.在一个实施例中，每个光线追踪核245包括用于执行bvh测试操作的遍历单元以及执行光线-基元相交测试的相交单元。相交单元生成“命中”、“无命中”或“多个命中”响应，该相交单元将这些响应提供给适当的线程。在遍历和相交操作期间，其他核(例如，图形核243和张量核244)的执行资源被释放以执行其他形式的图形工作。
75.在下文描述的一个特定实施例中，使用在其中工作被分布在图形核243与光线追踪核245之间的混合式栅格化/光线追踪方法。
76.在一个实施例中，光线追踪核245(和/或其他核243、244)包括对光线追踪指令集的硬件支持，光线追踪指令集诸如：微软的directx光线追踪(dxr)，其包括dispatchrays命令；以及光线生成着色器、最近命中着色器、任何命中着色器和未命中着色器，它们使得为每个对象指派唯一集合的着色器和纹理得以实现。可由光线追踪核245、图形核243和张量核244支持的另一光线追踪平台是vulkan 1.1.85。然而，要注意本发明的根本性原理不限于任何特定的光线追踪isa。
77.一般而言，各个核245、244、243可支持包括用于以下各项的指令/功能的光线追踪指令集：光线生成、最近命中、任何命中、光线-基元相交、逐基元和层级结构包围盒构建、未命中、拜访、和异常。更具体地，一个实施例包括用于执行以下功能的光线追踪指令：
78.光线生成(ray generation)——可为每个像素、样本或其他用户定义的工作分配执行光线生成指令。
79.最近命中(closest hit)——可执行最近命中指令以对场景内光线与基元的最近交点定位。
80.任何命中(any hit)——任何命中指令识别场景内光线与基元之间的多个相交，从而潜在地识别新的最近交点。
81.相交(intersection)——相交指令执行光线-基元相交测试并输出结果。
82.逐基元包围盒构建(per-primitive bounding box construction)——该指令围
绕给定的基元或基元组建立包围盒(例如，当建立新bvh或其他加速数据结构时)。
83.未命中(miss)——指示光线未命中场景或场景的指定区域内的任何几何体。
84.拜访(visit)——指示光线将遍历的子容体。
85.异常(exceptions)——包括各种类型的异常处置器(例如，为各种错误条件而被调用)。
86.图2d是根据本文中描述的实施例的通用图形处理器单元(gpgpu)270的框图，该gpgpu 270可被配置为图形处理器和/或计算加速器。gpgpu 270可经由一个或多个系统和/或存储器总线来与主机处理器(例如，一个或多个cpu 246)和存储器271、272互连。在一个实施例中，存储器271是可与一个或多个cpu 246进行共享的系统存储器，而存储器272是专用于gpgpu 270的设备存储器。在一个实施例中，gpgpu 270和设备存储器272内的组件可被映射到可由一个或多个cpu 246访问的存储器地址。可经由存储器控制器268来促进对存储器271和272的访问。在一个实施例中，存储器控制器268包括内部直接存储器访问(dma)控制器269，或可包括用于执行否则将由dma控制器执行的操作的逻辑。
87.gpgpu 270包括多个高速缓存存储器，包括l2高速缓存253、l1高速缓存254、指令高速缓存255、以及共享存储器256，该共享存储器256的至少部分也可被分区为高速缓存存储器。gpgpu 270还包括多个计算单元260a-260n。每个计算单元260a-260n包括向量寄存器的集合261、标量寄存器的集合262、向量逻辑单元的集合263、以及标量逻辑单元的集合264。计算单元260a-260n还可包括本地共享存储器265和程序计数器266。计算单元260a-260n可与常量高速缓存267耦合，该常量高速缓存267可用于存储常量数据，常量数据是在gpgpu 270上执行的核程序或着色器程序的运行期间将不改变的数据。在一个实施例中，常量高速缓存267是标量数据高速缓存，并且经高速缓存的数据可被直接取出到标量寄存器262中。
88.在操作期间，一个或多个cpu 246可将命令写入到gpgpu 270中的寄存器中，或写入到gpgpu 270中的、已经被映射到可访问地址空间的存储器中。命令处理器257可从寄存器或存储器读取命令，并且确定将如何在gpgpu 270内处理那些命令。随后可使用线程分派器258来将线程分派到计算单元260a-260n以执行那些命令。每个计算单元260a-260n可独立于其他计算单元来执行线程。此外，每个计算单元260a-260n可被独立地配置成用于有条件计算，并且可有条件地将计算的结果输出到存储器。当所提交的命令完成时，命令处理器257可中断一个或多个cpu 246。
89.图3a-图3c图示由本文中描述的实施例提供的附加的图形处理器和计算加速器架构的框图。图3a-图3c的具有与本文中的任何其他附图的元件相同的附图标记(或名称)的那些元件能以类似于本文中其他地方描述的任何方式操作或起作用，但不限于此。
90.图3a是图形处理器300的框图，该图形处理器300可以是分立的图形处理单元，或可以是与多个处理核或其他半导体器件集成的图形处理器，其他半导体器件诸如但不限于存储器设备或网络接口。在一些实施例中，图形处理器经由到图形处理器上的寄存器的存储器映射的i/o接口并且利用被放置到处理器存储器中的命令进行通信。在一些实施例中，图形处理器300包括用于访问存储器的存储器接口314。存储器接口314可以是到本地存储器、一个或多个内部高速缓存、一个或多个共享的外部高速缓存、和/或系统存储器的接口。
91.在一些实施例中，图形处理器300还包括显示控制器302，该显示控制器302用于将
显示输出数据驱动到显示设备318。显示控制器302包括用于显示器的一个或多个叠加平面以及多层的视频或用户界面元素的合成的硬件。显示设备318可以是内部或外部显示设备。在一个实施例中，显示设备318是头戴式显示设备，诸如，虚拟现实(vr)显示设备或增强现实(ar)显示设备。在一些实施例中，图形处理器300包括用于将媒体编码到一种或多种媒体编码格式，从一种或多种媒体编码格式对媒体解码，或在一种或多种媒体编码格式之间对媒体转码的视频编解码器引擎306，这一种或多种媒体编码格式包括但不限于：移动图像专家组(mpeg)格式(诸如，mpeg-2)、高级视频译码(avc)格式(诸如，h.264/mpeg-4avc、h.265/hevc,开放媒体联盟(aomedia)vp8、vp9)、以及电影和电视工程师协会(smpte)421m/vc-1、和联合图像专家组(jpeg)格式(诸如，jpeg、以及运动jpeg(mjpeg)格式)。
92.在一些实施例中，图形处理器300包括块图像传送(blit)引擎304，用于执行二维(2d)栅格化器操作，包括例如，位边界块传送。然而，在一个实施例中，使用图形处理引擎(gpe)310的一个或多个组件执行2d图形操作。在一些实施例中，gpe 310是用于执行图形操作的计算引擎，这些图形操作包括三维(3d)图形操作和媒体操作。
93.在一些实施例中，gpe 310包括用于执行3d操作的3d流水线312，3d操作诸如，使用作用于3d基元形状(例如，矩形、三角形等)的处理函数来渲染三维图像和场景。3d流水线312包括可编程和固定功能元件，该可编程和固定功能元件执行到3d/媒体子系统315的元件和/或所生成的执行线程内的各种任务。虽然3d流水线312可用于执行媒体操作，但是gpe 310的实施例还包括媒体流水线316，该媒体流水线316专门用于执行媒体操作，诸如，视频后处理和图像增强。
94.在一些实施例中，媒体流水线316包括固定功能或可编程逻辑单元用于代替、或代表视频编解码器引擎306来执行一个或多个专业的媒体操作，诸如，视频解码加速、视频去隔行、以及视频编码加速。在一些实施例中，媒体流水线316附加地包括线程生成单元以生成用于在3d/媒体子系统315上执行的线程。所生成的线程在3d/媒体子系统315中所包括的一个或多个图形执行单元上执行对媒体操作的计算。
95.在一些实施例中，3d/媒体子系统315包括用于执行由3d流水线312和媒体流水线316生成的线程的逻辑。在一个实施例中，流水线向3d/媒体子系统315发送线程执行请求，该3d/媒体子系统315包括用于对于对可用的线程执行资源的各种请求进行仲裁和分派的线程分派逻辑。执行资源包括用于处理3d线程和媒体线程的图形执行单元的阵列。在一些实施例中，3d/媒体子系统315包括用于线程指令和数据的一个或多个内部高速缓存。在一些实施例中，该子系统还包括用于在线程之间共享数据并用于存储输出数据的共享存储器，其包括寄存器和可寻址存储器。
96.图3b图示根据本文中描述的实施例的具有分片架构的图形处理器320。在一个实施例中，图形处理器320包括图形处理引擎集群322，该图形处理引擎集群322在图形引擎片310a-310d内具有图3a中的图形处理器引擎310的多个实例。每个图形引擎片310a-310d可经由片互连的集合323a-323f被互连。每个图形引擎片310a-310d还可经由存储器互连325a-325d被连接到存储器模块或存储器设备326a-326d。存储器设备326a-326d可使用任何图形存储器技术。例如，存储器设备326a-326d可以是图形双倍数据速率(gddr)存储器。在一个实施例中，存储器设备326a-326d是高带宽存储器(hbm)模块，这些高带宽存储器(hbm)模块可与其相应的图形引擎片310a-310d一起在管芯上。在一个实施例中，存储器设
备326a-326d是堆叠式存储器设备，这些堆叠式存储器设备可被堆叠在它们相应的图形引擎片310a-310d的顶部上。在一个实施例中，每个图形引擎片310a-310d和相关联的存储器326a-326d驻留在分开的小芯片上，这些分开的小芯片被键合到基管芯或基衬底，如在图11b-图11d中进一步详细地所描述。
97.图形处理引擎集群322可与芯片上或封装上结构互连324连接。结构互连324可启用图形引擎片310a-310d与诸如视频编解码器306和一个或多个副本引擎304之类的组件之间的通信。副本引擎304可用于将数据移出存储器设备326a-326d和在图形处理器320外部的存储器(例如，系统存储器)，将数据移入存储器设备326a-326d和在图形处理器320外部的存储器(例如，系统存储器)，并且在存储器设备326a-326d与在图形处理器320外部的存储器(例如，系统存储器)之间移动数据。结构互连324还可用于将图形引擎片310a-310d互连。图形处理器320可任选地包括显示控制器302，以启用与外部显示设备318的连接。图形处理器还可被配置为图形加速器或计算加速器。在加速器配置中，显示控制器302和显示设备318可被省略。
98.图形处理器320可经由主机接口328连接到主机系统。主机接口328可启用图形处理器320、系统存储器和/或系统组件之间的通信。主机接口328可以是例如pci express总线或另一类型的主机系统接口。
99.图3c图示根据本文中描述的实施例的计算加速器330。计算加速器330可包括与图3b中的图形处理器320的架构类似性，并且针对计算加速进行优化。计算引擎集群332可包括计算引擎片的集合340a-340d，计算引擎片的集合340a-340d包括针对并行或基于向量的通用计算操作优化的执行逻辑。在一些实施例中，计算引擎片340a-340d不包括固定功能图形处理逻辑，但是在一个实施例中，计算引擎片340a-340d中的一个或多个可包括用于执行媒体加速的逻辑。计算引擎片340a-340d可经由存储器互连325a-325d连接到存储器326a-326d。存储器326a-326d和存储器互连325a-325d可以是与在图形处理器320中类似的技术，或者可以是不同的技术。图形计算引擎片340a-340d还可经由片互连的集合323a-323f被互连，并且可与结构互连324连接和/或由结构互连324互连。在一个实施例中，计算加速器330包括可被配置为设备范围的高速缓存的大型l3高速缓存336。计算加速器330还能以与图3b中的图形处理器320类似的方式经由主机接口328连接至主机处理器和存储器。图形处理引擎
100.图4是根据一些实施例的图形处理器的图形处理引擎410的框图。在一个实施例中，图形处理引擎(gpe)410是图3a中示出的gpe 310的某个版本，并且还可表示图3b中的图形引擎片310a-310d。图4的具有与本文中的任何其他附图的元件相同的附图标记(或名称)的那些元件能以类似于本文中其他地方描述的任何方式操作或起作用，但不限于此。例如，图示出图3a的3d流水线312和媒体流水线316。媒体流水线316在gpe 410的一些实施例中是任选的，并且可以不被显式地包括在gpe 410内。例如并且在至少一个实施例中，单独的媒体和/或图像处理器被耦合至gpe 410。
101.在一些实施例中，gpe 410与命令流转化器403耦合或包括命令流转化器403，该命令流转化器403将命令流提供给3d流水线312和/或媒体流水线316。在一些实施例中，命令流转化器403与存储器耦合，该存储器可以是系统存储器、或内部高速缓存存储器和共享高速缓存存储器中的一个或多个。在一些实施例中，命令流转化器403从存储器接收命令，并
将这些命令发送至3d流水线312和/或媒体流水线316。这些命令是从环形缓冲器取出的指示，该环形缓冲器存储用于3d流水线312和媒体流水线316的命令。在一个实施例中，环形缓冲器可附加地包括存储批量的多个命令的批量命令缓冲器。用于3d流水线312的命令还可包括对存储在存储器中的数据的引用，这些数据诸如但不限于用于3d流水线312的顶点数据和几何数据和/或用于媒体流水线316的图像数据和存储器对象。3d流水线312和媒体流水线316通过经由各自流水线内的逻辑执行操作或者通过将一个或多个执行线程分派至图形核阵列414来处理命令和数据。在一个实施例中，图形核阵列414包括一个或多个图形核(例如，(多个)图形核415a、(多个)图形核415b)的块，每个块包括一个或多个图形核。每个图形核包括图形执行资源的集合，该图形执行资源的集合包括：用于执行图形操作和计算操作的通用执行逻辑和图形专用执行逻辑；以及固定功能纹理处理逻辑和/或机器学习和人工智能加速逻辑。
102.在各实施例中，3d流水线312可包括用于通过处理指令以及将执行线程分派到图形核阵列414来处理一个或多个着色器程序的固定功能和可编程逻辑，这一个或多个着色器程序诸如，顶点着色器、几何着色器、像素着色器、片段着色器、计算着色器、或其他着色器程序。图形核阵列414提供统一的执行资源块供在处理这些着色器程序时使用。图形核阵列414的(多个)图形核415a-415b内的多功能执行逻辑(例如，执行单元)包括对各种3d api着色器语言的支持，并且可执行与多个着色器相关联的多个同步执行线程。
103.在一些实施例中，图形核阵列414包括用于执行诸如视频和/或图像处理的媒体功能的执行逻辑。在一个实施例中，执行单元包括通用逻辑，该通用逻辑可编程以便除了执行图形处理操作之外还执行并行通用计算操作。通用逻辑可与图1的(多个)处理器核107或图2a中的核202a-202n内的通用逻辑并行地或结合地执行处理操作。
104.由在图形核阵列414上执行的线程生成的输出数据可以将数据输出到统一返回缓冲器(urb)418中的存储器。urb 418可以存储用于多个线程的数据。在一些实施例中，urb 418可用于在图形核阵列414上执行的不同线程之间发送数据。在一些实施例中，urb 418可附加地用于在图形核阵列上的线程与共享功能逻辑420内的固定功能逻辑之间的同步。
105.在一些实施例中，图形核阵列414是可缩放的，使得阵列包括可变数量的图形核，每个图形核都具有基于gpe 410的目标功率和性能等级的可变数量的执行单元。在一个实施例中，执行资源是动态可缩放的，使得可以根据需要启用或禁用执行资源。
106.图形核阵列414与共享功能逻辑420耦合，该共享功能逻辑420包括在图形核阵列中的图形核之间被共享的多个资源。共享功能逻辑420内的共享功能是向图形核阵列414提供专业的补充功能的硬件逻辑单元。在各实施例中，共享功能逻辑420包括但不限于采样器逻辑421、数学逻辑422和线程间通信(itc)逻辑423。另外，一些实施例在共享功能逻辑420内实现一个或多个高速缓存425。
107.至少在其中对于给定的专业功能的需求不足以包括在图形核阵列414中的情况下实现共享功能。相反，那个专业功能的单个实例化被实现为共享功能逻辑420中的独立实体，并且在图形核阵列414内的执行资源之间被共享。在图形核阵列414之间被共享并被包括在图形核阵列414内的确切的功能集因实施例而异。在一些实施例中，共享功能逻辑420内的由图形核阵列414广泛使用的特定共享功能可被包括在图形核阵列414内的共享功能逻辑416内。在各实施例中，图形核阵列414内的共享功能逻辑416可包括共享功能逻辑420
内的一些或所有逻辑。在一个实施例中，共享功能逻辑420内的所有逻辑元件可以在图形核阵列414的共享功能逻辑416内被复制。在一个实施例中，共享功能逻辑420被排除以有利于图形核阵列414内的共享功能逻辑416。执行单元
108.图5a-图5b图示根据本文中所描述的实施例的线程执行逻辑500，该线程执行逻辑500包括在图形处理器核中采用的处理元件的阵列。图5a-图5b的具有与本文中的任何其他附图的元件相同的附图标记(或名称)的那些元件能以类似于本文中其他地方描述的任何方式操作或起作用，但不限于此。图5a-图5b图示线程执行逻辑500的概览，该线程执行逻辑500可表示以图2b中的每个子核221a-221f图示的硬件逻辑。图5a表示通用图形处理器内的执行单元，而图5b表示可在计算加速器内被使用的执行单元。
109.如在图5a中所图示，在一些实施例中，线程执行逻辑500包括着色器处理器502、线程分派器504、指令高速缓存506、包括多个执行单元508a-508n的可缩放执行单元阵列、采样器510、共享本地存储器511、数据高速缓存512、以及数据端口514。在一个实施例中，可缩放执行单元阵列可通过基于工作负载的计算要求启用或禁用一个或多个执行单元(例如，执行单元508a、508b、508c、508d，一直到508n-1和508n中的任一个)来动态地缩放。在一个实施例中，所包括的组件经由互连结构而互连，该互连结构链接到组件中的每个组件。在一些实施例中，线程执行逻辑500包括通过指令高速缓存506、数据端口514、采样器510、以及执行单元508a-508n中的一个或多个到存储器(诸如，系统存储器或高速缓存存储器)的一个或多个连接。在一些实施例中，每个执行单元(例如，508a)是能够执行多个同步硬件线程同时针对每个线程并行地处理多个数据元素的独立式可编程通用计算单元。在各实施例中，执行单元508a-508n的阵列是可缩放的以包括任何数量的单独的执行单元。
110.在一些实施例中，执行单元508a-508n主要用于执行着色器程序。着色器处理器502可处理各种着色器程序，并且可经由线程分派器504分派与着色器程序相关联的执行线程。在一个实施例中，线程分派器包括用于对来自图形流水线和媒体流水线的线程发起请求进行仲裁并在执行单元508a-508n中的一个或多个执行单元上实例化所请求的线程的逻辑。例如，几何流水线可将顶点着色器、曲面细分着色器或几何着色器分派到线程执行逻辑以用于处理。在一些实施例中，线程分派器504还可处理来自执行的着色器程序的运行时线程生成请求。
111.在一些实施例中，执行单元508a-508n支持包括对许多标准3d图形着色器指令的原生支持的指令集，使得以最小的转换执行来自图形库(例如，direct 3d和opengl)的着色器程序。这些执行单元支持顶点和几何处理(例如，顶点程序、几何程序、顶点着色器)、像素处理(例如，像素着色器、片段着色器)以及通用处理(例如，计算和媒体着色器)。执行单元508a-508n中的每个执行单元都能够进行多发布单指令多数据(simd)执行，并且多线程操作在面对较高等待时间的存储器访问时启用高效的执行环境。每个执行单元内的每个硬件线程都具有专用的高带宽寄存器堆和相关的独立线程状态。对于能够进行整数操作、单精度浮点操作和双精度浮点操作、能够具有simd分支能力、能够进行逻辑操作、能够进行超越操作和能够进行其他混杂操作的流水线，执行针对每个时钟是多发布的。在等待来自存储器或共享功能中的一个共享功能的数据时，执行单元508a-508n内的依赖性逻辑使等待的线程休眠，直到所请求的数据已返回。当等待的线程正在休眠时，硬件资源可致力于处理其
他线程。例如，在与顶点着色器操作相关联的延迟期间，执行单元可以执行针对像素着色器、片段着色器或包括不同顶点着色器的另一类型的着色器程序的操作。各实施例可应用以使用利用单指令多线程(simt)的执行，作为simd用例的替代，或作为simd用例的附加。对simd核或操作的引用也可应用于simt,或结合simt而应用于simd。
112.执行单元508a-508n中的每个执行单元对数据元素的数组进行操作。数据元素的数量是“执行尺寸”、或用于指令的通道数量。执行通道是用于数据元素访问、掩码、和指令内的流控制的执行的逻辑单元。通道的数量可独立于用于特定图形处理器的物理算术逻辑单元(alu)或浮点单元(fpu)的数量。在一些实施例中，执行单元508a-508n支持整数和浮点数据类型。
113.执行单元指令集包括simd指令。各种数据元素可以作为紧缩数据类型被存储在寄存器中，并且执行单元将基于元素的数据尺寸来处理各个元素。例如，当对256位宽的向量进行操作时，向量的256位被存储在寄存器中，并且执行单元将向量操作为四个单独的64位紧缩数据元素(四字(qw)尺寸数据元素)、八个单独的32位紧缩数据元素(双字(dw)尺寸数据元素)、十六个单独的16位紧缩数据元素(字(w)尺寸的数据元素)、或三十二个单独的8位数据元素(字节(b)尺寸的数据元素)。然而，不同的向量宽度和寄存器尺寸是可能的。
114.在一个实施例中，可以将一个或多个执行单元组合到融合执行单元509a-509n中，该融合执行单元509a-509n具有对于融合eu而言共同的线程控制逻辑(507a-507n)。可以将多个eu融合到eu组中。融合的eu组中的每个eu可以被配置成执行单独的simd硬件线程。融合的eu组中的eu的数量可以根据实施例而有所不同。另外，可以逐eu地执行各种simd宽度，包括但不限于simd8、simd16和simd32。每个融合图形执行单元509a-509n包括至少两个执行单元。例如，融合执行单元509a包括第一eu 508a、第二eu 508b、以及对于第一eu 508a和第二eu 508b而言共同的线程控制逻辑507a。线程控制逻辑507a控制在融合图形执行单元509a上执行的线程，从而允许融合执行单元509a-509n内的每个eu使用共同的指令指针寄存器来执行。
115.一个或多个内部指令高速缓存(例如，506)被包括在线程执行逻辑500中以对用于执行单元的线程指令进行高速缓存。在一些实施例中，一个或多个数据高速缓存(例如，512)被包括，以在线程执行期间对线程数据进行高速缓存。在执行逻辑500上执行的线程还可将被显式地管理的数据存储在共享本地存储器511中。在一些实施例中，采样器510被包括以为3d操作提供纹理采样并且为媒体操作提供媒体采样。在一些实施例中，采样器510包括专业的纹理或媒体采样功能，以便在向执行单元提供采样数据之前在采样过程期间处理纹理数据或媒体数据。
116.在执行期间，图形流水线和媒体流水线经由线程生成和分派逻辑将线程发起请求发送到线程执行逻辑500。一旦一组几何对象已经被处理并被栅格化为像素数据，着色器处理器502内的像素处理器逻辑(例如，像素着色器逻辑、片段着色器逻辑等)就被调用以进一步计算输出信息，并且使得结果被写入到输出表面(例如，颜色缓冲器、深度缓冲器、模板印刷(stencil)缓冲器等)。在一些实施例中，像素着色器或片段着色器计算各顶点属性的值，各顶点属性的值将跨经栅格化的对象而被内插。在一些实施例中，着色器处理器502内的像素处理器逻辑随后执行应用编程接口(api)供应的像素着色器程序或片段着色器程序。为了执行着色器程序，着色器处理器502经由线程分派器504将线程分派至执行单元(例如，
508a)。在一些实施例中，着色器处理器502使用采样器510中的纹理采样逻辑来访问存储在存储器中的纹理图中的纹理数据。对纹理数据和输入几何数据的算术操作计算针对每个几何片段的像素颜色数据，或丢弃一个或多个像素而不进行进一步处理。
117.在一些实施例中，数据端口514提供存储器访问机制，供线程执行逻辑500将经处理的数据输出至存储器以便在图形处理器输出流水线上进一步处理。在一些实施例中，数据端口514包括或耦合至一个或多个高速缓存存储器(例如，数据高速缓存512)，以便对数据进行高速缓存供经由数据端口进行存储器访问。
118.在一个实施例中，执行逻辑500还可包括可提供光线追踪加速功能的光线追踪器505。光线追踪器505可支持光线追踪指令集，该光线追踪指令集包括用于光线生成的指令/函数。光线追踪指令集可与图2c中的光线追踪核245所支持的光线追踪指令集类似或不同。
119.图5b图示根据实施例的执行单元508的示例性内部细节。图形执行单元508可包括指令取出单元537、通用寄存器堆阵列(grf)524、架构寄存器堆阵列(arf)526、线程仲裁器522、发送单元530、分支单元532、simd浮点单元(fpu)的集合534、以及在一个实施例中的专用整数simd alu的集合535。grf 524和arf 526包括与可在图形执行单元508中活跃的每个同步硬件线程相关联的通用寄存器堆和架构寄存器堆的集合。在一个实施例中，每线程架构状态被维持在arf 526中，而在线程执行期间使用的数据被存储在grf 524中。每个线程的执行状态，包括用于每个线程的指令指针，可以被保持在arf 526中的线程专用寄存器中。
120.在一个实施例中，图形执行单元508具有作为同步多线程(smt)与细粒度交织多线程(imt)的组合的架构。该架构具有模块化配置，该模块化配置可以基于同步线程的目标数量和每个执行单元的寄存器的数量而在设计时进行微调，其中跨用于执行多个同步线程的逻辑来划分执行单元资源。可由图形执行单元508执行的逻辑线程的数量不限于硬件线程的数量，并且可将多个逻辑线程指派给每个硬件线程。
121.在一个实施例中，图形执行单元508可协同发布多条指令，这些指令可以各自是不同的指令。图形执行单元线程508的线程仲裁器522可以将指令分派给以下各项中的一项以供执行：发送单元530、分支单元532或(多个)simd fpu 534。每个执行线程可以访问grf 524内的128个通用寄存器，其中，每个寄存器可以存储可作为具有32位数据元素的simd 8元素向量访问的32个字节。在一个实施例中，每个执行单元线程具有对grf 524内的4个千字节的访问权，但是实施例并不限于此，并且在其他实施例中可以提供更多或更少的寄存器资源。在一个实施例中，图形执行单元508被分区为可独立地执行计算操作的七个硬件线程，但是每个执行单元的线程数量也可根据实施例而有所不同。例如，在一个实施例中，支持多达16个硬件线程。在其中七个线程可以访问4个千字节的实施例中，grf 524可以存储总共28个千字节。在16个线程可访问4个千字节的情况下，grf 524可存储总共64个千字节。灵活的寻址模式可以准许对多个寄存器一起进行寻址，从而建立实际上更宽的寄存器或者表示跨步式矩形块数据结构。
122.在一个实施例中，经由通过消息传递发送单元530执行的“发送”指令来分派存储器操作、采样器操作以及其他较长等待时间的系统通信。在一个实施例中，分支指令被分派给专用分支单元532以促进simd发散和最终收敛。
123.在一个实施例中，图形执行单元508包括用于执行浮点操作的一个或多个simd浮
点单元(fpu)534。在一个实施例中，(多个)fpu 534还支持整数计算。在一个实施例中，(多个)fpu 534可以simd执行多达数量m个32位浮点(或整数)操作，或者simd执行多达2m个16位整数或16位浮点操作。在一个实施例中，(多个)fpu中的至少一个提供支持高吞吐量超越数学函数和双精度64位浮点的扩展数学能力。在一些实施例中，8位整数simd alu的集合535也存在，并且可专门优化成执行与机器学习计算相关联的操作。
124.在一个实施例中，可以在图形子核分组(例如，子切片)中对图形执行单元508的多个实例的阵列进行实例化。为了可缩放性，产品架构师可以选择每子核分组的执行单元的确切数量。在一个实施例中，执行单元508可以跨多个执行通道来执行指令。在进一步的实施例中，在不同通道上执行在图形执行单元508上执行的每个线程。
125.图6图示根据实施例的附加的执行单元600。执行单元600可以是用于在例如图3c中的计算引擎片340a-340d中使用的计算优化的执行单元，但不限于此。执行单元600的变体也可在如图3b中的图形引擎片310a-310d中使用。在一个实施例中，执行单元600包括线程控制单元601、线程状态单元602、指令取出/预取单元603、以及指令解码单元604。执行单元600附加地包括寄存器堆606，该寄存器堆606存储可被指派给执行单元内的硬件线程的寄存器。执行单元600附加地包括发送单元607和分支单元608。在一个实施例中，发送单元607和分支单元608能以与图5b中的图形执行单元508的发送单元530和分支单元532类似的方式操作。
126.执行单元600还包括计算单元610，该计算单元610包括多个不同类型的功能单元。在一个实施例中，计算单元610包括alu单元611，该alu单元611包括算术逻辑单元的阵列。alu单元611可配置成执行64位、32位和16位的整数和浮点操作。可同时执行整数和浮点操作。计算单元610还可包括脉动阵列612和数学单元613。脉动阵列612包括数据处理单元的宽w深d的网络，其可用于以脉动方式执行向量或其他数据并行操作。在一个实施例中，脉动阵列612可配置成执行矩阵操作，诸如，矩阵点积操作。在一个实施例中，脉动阵列612支持16位浮点操作以及8位和4位整数操作。在一个实施例中，脉动阵列612可配置成加速机器学习操作。在此类实施例中，脉动阵列612可配置有对bfloat 16位浮点格式的支持。在一个实施例中，数学单元613可被包括以便以高效的且比alu单元611更低功率的方式执行数学操作的特定子集。数学单元613可包括可在由其他实施例提供的图形处理引擎的共享功能逻辑(例如，图4中的共享功能逻辑420的数学逻辑422)中发现的数学逻辑的变体。在一个实施例中，数学单元613可配置成执行32位和64位浮点操作。
127.线程控制单元601包括用于控制执行单元内的线程的执行的逻辑。线程控制单元601可包括线程仲裁逻辑，该线程仲裁逻辑用于启动、停止以及抢占执行单元600内线程的执行。线程状态单元602可用于存储用于被指派在执行单元600上执行的线程的线程状态。将线程状态存储在执行单元600能使得能够在线程变得被锁定或空闲时快速抢占那些线程。指令取出/预取单元603可从较高级别执行逻辑的指令高速缓存(例如，如图5a中的指令高速缓存506)取出指令。指令取出/预取单元603还基于对当前执行线程的分析来发布对要被加载到执行高速缓存中的指令的预取请求。指令解码单元604可用于对要由计算单元执行的指令进行解码。在一个实施例中，指令解码单元604可被用作次级解码器以将复杂指令解码为组成的微操作。
128.执行单元600附加地包括寄存器堆606，该寄存器堆可由在执行单元600上执行的
硬件线程使用。寄存器堆606中的寄存器可跨用于执行执行单元600的计算单元610内的多个同步线程的逻辑而被划分。可由图形执行单元600执行的逻辑线程的数量不限于硬件线程的数量，并且可将多个逻辑线程指派给每个硬件线程。基于所支持的硬件线程的数量，寄存器堆606的尺寸可因实施例而异。在一个实施例中，可使用寄存器重命名来动态地将寄存器分配给硬件线程。
129.图7是图示根据一些实施例的图形处理器指令格式700的框图。在一个或多个实施例中，图形处理器执行单元支持具有多种格式的指令的指令集。实线框图示通常被包括在执行单元指令中的组成部分，而虚线包括任选的或仅被包括在指令的子集中的组成部分。在一些实施例中，所描述和图示的指令格式700是宏指令，因为它们是供应至执行单元的指令，这与产生自一旦指令被处理就进行的指令解码的微指令相反。
130.在一些实施例中，图形处理器执行单元原生地支持128位指令格式710的指令。基于所选择的指令、指令选项和操作数数量，64位紧凑指令格式730可用于一些指令。原生128位指令格式710提供对所有指令选项的访问，而一些选项和操作在64位格式730中受限。64位格式730中可用的原生指令因实施例而异。在一些实施例中，使用索引字段713中的索引值的集合将指令部分地压缩。执行单元硬件基于索引值来引用压缩表的集合，并使用压缩表输出来重构128位指令格式710的原生指令。可使用指令的其他尺寸和格式。
131.针对每种格式，指令操作码712限定执行单元要执行的操作。执行单元跨每个操作数的多个数据元素并行地执行每条指令。例如，响应于加法指令，执行单元跨表示纹理元素或图片元素的每个颜色通道执行同步加法操作。默认地，执行单元跨操作数的所有数据通道执行每条指令。在一些实施例中，指令控制字段714启用对某些执行选项的控制，这些执行选项诸如通道选择(例如，断言)以及数据通道顺序(例如，混合)。针对128位指令格式710的指令，执行尺寸字段716限制将被并行地执行的数据通道的数量。在一些实施例中，执行尺寸字段716不可用于64位紧凑指令格式730。
132.一些执行单元指令具有多达三个操作数，包括两个源操作数src0 720、src1 722以及一个目的地操作数718。在一些实施例中，执行单元支持双目的地指令，其中，双目的地中的一个目的地是隐式的。数据操纵指令可具有第三源操作数(例如，src2 724)，其中，指令操作码712确定源操作数的数量。指令的最后一个源操作数可以是与指令一起传递的立即数(例如，硬编码的)值。
133.在一些实施例中，128位指令格式710包括访问/寻址模式字段726，该访问/寻址模式字段726例如指定使用直接寄存器寻址模式还是间接寄存器寻址模式。当使用直接寄存器寻址模式时，由指令中的位直接提供一个或多个操作数的寄存器地址。
134.在一些实施例中，128位指令格式710包括访问/寻址模式字段726，该访问/寻址模式字段726指定指令的寻址模式和/或访问模式。在一个实施例中，访问模式用于限定针对指令的数据访问对齐。一些实施例支持包括16字节对齐访问模式和1字节对齐访问模式的访问模式，其中，访问模式的字节对齐确定指令操作数的访问对齐。例如，当处于第一模式时，指令可将字节对齐寻址用于源操作数和目的地操作数，并且当处于第二模式时，指令可将16字节对齐寻址用于所有的源操作数和目的地操作数。
135.在一个实施例中，访问/寻址模式字段726的寻址模式部分确定指令要使用直接寻址还是间接寻址。当使用直接寄存器寻址模式时，指令中的位直接提供一个或多个操作数
的寄存器地址。当使用间接寄存器寻址模式时，可以基于指令中的地址寄存器值和地址立即数字段来计算一个或多个操作数的寄存器地址。
136.在一些实施例中，基于操作码712位字段对指令进行分组从而简化操作码解码740。针对8位的操作码，位4、位5、和位6允许执行单元确定操作码的类型。所示出的确切的操作码分组仅是示例。在一些实施例中，移动和逻辑操作码组742包括数据移动和逻辑指令(例如，移动(mov)、比较(cmp))。在一些实施例中，移动和逻辑组742共享五个最高有效位(msb)，其中，移动(mov)指令采用0000xxxxb的形式，而逻辑指令采用0001xxxxb的形式。流控制指令组744(例如，调用(call)、跳转(jmp))包括0010xxxxb(例如，0x7)形式的指令。混杂指令组746包括指令的混合，包括0011xxxxb(例如，0x30)形式的同步指令(例如，等待(wait)、发送(send))。并行数学指令组748包括0100xxxxb(例如，0x40)形式的逐分量的算术指令(例如，加、乘(mul))。并行数学组748跨数据通道并行地执行算术操作。向量数学组750包括0101xxxxb(例如，0x50)形式的算术指令(例如，dp4)。向量数学组对向量操作数执行算术，诸如点积计算。在一个实施例中，所图示的操作码解码740可用于确定执行单元的哪个部分将用于执行经解码的指令。例如，一些指令可被指定为将由脉动阵列执行的脉动指令。其他指令，诸如，光线追踪指令(未示出)可被路由到执行逻辑的切片或分区内的光线追踪核或光线追踪逻辑。图形流水线
137.图8是图形处理器800的另一实施例的框图。图8的具有与本文中的任何其他附图的元件相同的附图标记(或名称)的那些元件能以类似于本文中其他地方描述的任何方式操作或起作用，但不限于此。
138.在一些实施例中，图形处理器800包括几何流水线820、媒体流水线830、显示引擎840、线程执行逻辑850、以及渲染输出流水线870。在一些实施例中，图形处理器800是包括一个或多个通用处理核的多核处理系统内的图形处理器。图形处理器通过至一个或多个控制寄存器(未示出)的寄存器写入、或者经由通过环形互连802发布至图形处理器800的命令被控制。在一些实施例中，环形互连802将图形处理器800耦合至其他处理组件，诸如其他图形处理器或通用处理器。来自环形互连802的命令由命令流转化器803解译，该命令流转化器将指令供应至几何流水线820或媒体流水线830的各个组件。
139.在一些实施例中，命令流转化器803引导顶点取出器805的操作，该顶点取出器805从存储器读取顶点数据，并执行由命令流转化器803提供的顶点处理命令。在一些实施例中，顶点取出器805将顶点数据提供给顶点着色器807，该顶点着色器807对每个顶点执行坐标空间变换和照明操作。在一些实施例中，顶点取出器805和顶点着色器807通过经由线程分派器831将执行线程分派至执行单元852a-852b来执行顶点处理指令。
140.在一些实施例中，执行单元852a-852b是具有用于执行图形操作和媒体操作的指令集的向量处理器的阵列。在一些实施例中，执行单元852a-852b具有专用于每个阵列或在阵列之间被共享的所附接的l1高速缓存851。高速缓存可以被配置为数据高速缓存、指令高速缓存、或被分区为在不同分区中包含数据和指令的单个高速缓存。
141.在一些实施例中，几何流水线820包括用于执行3d对象的硬件加速曲面细分的曲面细分组件。在一些实施例中，可编程外壳着色器811配置曲面细分操作。可编程域着色器817提供对曲面细分输出的后端评估。曲面细分器813在外壳着色器811的指示下进行操作，
并且包括用于基于粗糙的几何模型来生成详细的几何对象集合的专用逻辑，该粗糙的几何模型作为输入被提供该几何流水线820。在一些实施例中，如果不使用曲面细分，则可以绕过曲面细分组件(例如，外壳着色器811、曲面细分器813和域着色器817)。
142.在一些实施例中，完整的几何对象可由几何着色器819经由被分派至执行单元852a-852b的一个或多个线程来处理，或者可以直接行进至裁剪器829。在一些实施例中，几何着色器对整个几何对象而不是对如在图形流水线的先前的级中那样对顶点或顶点补片进行操作。如果禁用曲面细分，则几何着色器819从顶点着色器807接收输入。在一些实施例中，几何着色器819是可由几何着色器程序编程的以便在曲面细分单元被禁用的情况下执行几何曲面细分。
143.在栅格化之前，裁剪器829处理顶点数据。裁剪器829可以是固定功能裁剪器或具有裁剪和几何着色器功能的可编程裁剪器。在一些实施例中，渲染输出流水线870中的栅格化器和深度测试组件873分派像素着色器以将几何对象转换为逐像素表示。在一些实施例中，像素着色器逻辑被包括在线程执行逻辑850中。在一些实施例中，应用可绕过栅格化器和深度测试组件873，并且经由流出单元823访问未栅格化的顶点数据。
144.图形处理器800具有互连总线、互连结构、或允许数据和消息在处理器的主要组件之中传递的某个其他互连机制。在一些实施例中，执行单元852a-852b和相关联的逻辑单元(例如，l1高速缓存851、采样器854、纹理高速缓存858等)经由数据端口856进行互连，以便执行存储器访问并且与处理器的渲染输出流水线组件进行通信。在一些实施例中，采样器854、高速缓存851、858以及执行单元852a-852b各自具有单独的存储器访问路径。在一个实施例中，纹理高速缓存858也可被配置为采样器高速缓存。
145.在一些实施例中，渲染输出流水线870包含栅格化器和深度测试组件873，其将基于顶点的对象转换为相关联的基于像素的表示。在一些实施例中，栅格化器逻辑包括用于执行固定功能三角形和线栅格化的窗口器/掩码器单元。相关联的渲染高速缓存878和深度高速缓存879在一些实施例中也是可用的。像素操作组件877对数据进行基于像素的操作，但是在一些实例中，与2d操作相关联的像素操作(例如，利用混合的位块图像传送)由2d引擎841执行，或者在显示时由显示控制器843使用叠加显示平面来代替。在一些实施例中，共享的l3高速缓存875可用于所有的图形组件，从而允许在无需使用主系统存储器的情况下共享数据。
146.在一些实施例中，图形处理器媒体流水线830包括媒体引擎837和视频前端834。在一些实施例中，视频前端834从命令流转化器803接收流水线命令。在一些实施例中，媒体流水线830包括单独的命令流转化器。在一些实施例中，视频前端834在将媒体命令发送至媒体引擎837之前处理该命令。在一些实施例中，媒体引擎837包括用于生成线程以用于经由线程分派器831分派至线程执行逻辑850的线程生成功能。
147.在一些实施例中，图形处理器800包括显示引擎840。在一些实施例中，显示引擎840在处理器800外部，并且经由环形互连802、或某个其他互连总线或结构来与图形处理器耦合。在一些实施例中，显示引擎840包括2d引擎841和显示控制器843。在一些实施例中，显示引擎840包含能够独立于3d流水线进行操作的专用逻辑。在一些实施例中，显示控制器843与显示设备(未示出)耦合，该显示设备可以是系统集成显示设备(如在膝上型计算机中)、或者是经由显示设备连接器附接的外部显示设备。
148.在一些实施例中，几何流水线820和媒体流水线830可被配置成用于基于多个图形和媒体编程接口执行操作，并且并非专用于任何一种应用编程接口(api)。在一些实施例中，图形处理器的驱动器软件将专用于特定图形或媒体库的api调用转换成可由图形处理器处理的命令。在一些实施例中，为全部来自khronos group的开放图形库(opengl)、开放计算语言(opencl)和/或vulkan图形和计算api提供支持。在一些实施例中，也可以为来自微软公司的direct3d库提供支持。在一些实施例中，可以支持这些库的组合。还可以为开源计算机视觉库(opencv)提供支持。如果可进行从未来api的流水线到图形处理器的流水线的映射，则具有兼容3d流水线的未来api也将受到支持。图形流水线编程
149.图9a是图示根据一些实施例的图形处理器命令格式900的框图。图9b是图示根据实施例的图形处理器命令序列910的框图。图9a中的实线框图示一般被包括在图形命令中的组成部分，而虚线包括任选的或仅被包括在图形命令的子集中的组成部分。图9a的示例性图形处理器命令格式900包括用于标识命令的客户端902、命令操作代码(操作码)904和数据906的数据字段。子操作码905和命令尺寸908也被包括在一些命令中。
150.在一些实施例中，客户端902指定图形设备的处理命令数据的客户端单元。在一些实施例中，图形处理器命令解析器检查每个命令的客户端字段，以调整对命令的进一步处理并将命令数据路由至适当的客户端单元。在一些实施例中，图形处理器客户端单元包括存储器接口单元、渲染单元、2d单元、3d单元、和媒体单元。每个客户端单元具有处理命令的对应的处理流水线。一旦由客户端单元接收到命令，客户端单元就读取操作码904以及子操作码905(如果存在)以确定要执行的操作。客户端单元使用数据字段906内的信息来执行命令。针对一些命令，预期显式的命令尺寸908指定命令的尺寸。在一些实施例中，命令解析器基于命令操作码自动地确定命令中的至少一些命令的尺寸。在一些实施例中，经由双字的倍数来对齐命令。可使用其他命令格式。
151.图9b中的流程图图示了示例性图形处理器命令序列910。在一些实施例中，以图形处理器的实施例为特征的数据处理系统的软件或固件使用所示出的命令序列的某个版本来建立、执行并终止图形操作的集合。仅出于示例性目的示出并描述了样本命令序列，因为实施例不限于这些特定的命令或者该命令序列。而且，命令可以作为批量的命令以命令序列被发布，使得图形处理器将以至少部分同时的方式处理命令序列。
152.在一些实施例中，图形处理器命令序列910可开始于流水线转储清除命令912，以便使得任何活跃的图形流水线完成流水线的当前未决命令。在一些实施例中，3d流水线922和媒体流水线924不并发地操作。执行流水线转储清除以使得活跃的图形流水线完成任何未决命令。响应于流水线转储清除，用于图形处理器的命令解析器将暂停命令处理，直到活跃的绘画引擎完成未决操作并且相关的读高速缓存被无效。任选地，渲染高速缓存中被标记为“脏”的任何数据可以被转储清除到存储器。在一些实施例中，流水线转储清除命令912可以用于流水线同步，或者在将图形处理器置于低功率状态之前使用。
153.在一些实施例中，当命令序列要求图形处理器在流水线之间明确地切换时，使用流水线选择命令913。在一些实施例中，在发布流水线命令之前在执行上下文中仅需要一次流水线选择命令913，除非上下文将发布针对两条流水线的命令。在一些实施例中，紧接在经由流水线选择命令913的流水线切换之前需要流水线转储清除命令912。
154.在一些实施例中，流水线控制命令914配置用于操作的图形流水线，并且用于对3d流水线922和媒体流水线924进行编程。在一些实施例中，流水线控制命令914配置活跃流水线的流水线状态。在一个实施例中，流水线控制命令914用于流水线同步，并且用于在处理批量的命令之前清除来自活跃流水线内的一个或多个高速缓存存储器的数据。
155.在一些实施例中，返回缓冲器状态命令916用于配置用于相应流水线的返回缓冲器的集合以写入数据。一些流水线操作需要分配、选择或配置一个或多个返回缓冲器，在处理期间操作将中间数据写入这一个或多个返回缓冲器中。在一些实施例中，图形处理器还使用一个或多个返回缓冲器来存储输出数据并且执行跨线程通信。在一些实施例中，返回缓冲器状态916包括选择要用于流水线操作的集合的返回缓存器的尺寸和数量。
156.命令序列中的剩余命令基于用于操作的活跃流水线而不同。基于流水线判定920，命令序列被定制用于以3d流水线状态930开始的3d流水线922、或者在媒体流水线状态940处开始的媒体流水线924。
157.用于配置3d流水线状态930的命令包括用于顶点缓冲器状态、顶点元素状态、常量颜色状态、深度缓冲器状态、以及将在处理3d基元命令之前配置的其他状态变量的3d状态设置命令。这些命令的值至少部分地基于使用中的特定3d api来确定。在一些实施例中，如果将不使用某些流水线元件，则3d流水线状态930命令还能够选择性地禁用或绕过那些元件。
158.在一些实施例中，3d基元932命令用于提交待由3d流水线处理的3d基元。经由3d基元932命令传递给图形处理器的命令和相关联的参数被转发到图形流水线中的顶点取出功能。顶点取出功能使用3d基元932命令数据来生成多个顶点数据结构。顶点数据结构被存储在一个或多个返回缓冲器中。在一些实施例中，3d基元932命令用于经由顶点着色器对3d基元执行顶点操作。为了处理顶点着色器，3d流水线922将着色器执行线程分派至图形处理器执行单元。
159.在一些实施例中，经由执行934命令或事件触发3d流水线922。在一些实施例中，寄存器写入触发命令执行。在一些实施例中，经由命令序列中的“去往(go)”或“踢除(kick)”命令来触发执行。在一个实施例中，使用流水线同步命令来触发命令执行，以便通过图形流水线来转储清除命令序列。3d流水线将执行针对3d基元的几何处理。一旦操作完成，就对所得到的几何对象进行栅格化，并且像素引擎对所得到的像素进行着色。对于那些操作，还可以包括用于控制像素着色和像素后端操作的附加命令。
160.在一些实施例中，当执行媒体操作时，图形处理器命令序列910遵循媒体流水线924路径。一般地，针对媒体流水线924进行编程的特定用途和方式取决于待执行的媒体或计算操作。在媒体解码期间，特定的媒体解码操作可以被转移到媒体流水线。在一些实施例中，还可绕过媒体流水线，并且可使用由一个或多个通用处理核提供的资源来整体地或部分地执行媒体解码。在一个实施例中，媒体流水线还包括用于通用图形处理器单元(gpgpu)操作的元件，其中，图形处理器用于使用计算着色器程序来执行simd向量操作，这些计算着色器程序并不明确地与图形基元的渲染相关。
161.在一些实施例中，以与3d流水线922类似的方式配置媒体流水线924。将用于配置媒体流水线状态940的命令集合分派或放置到命令队列中，在媒体对象命令942之前。在一些实施例中，用于媒体流水线状态的命令940包括用于配置媒体流水线元件的数据，这些媒
体流水线元件将用于处理媒体对象。这包括用于在媒体流水线内配置视频解码和视频编码逻辑的数据，诸如编码或解码格式。在一些实施例中，用于媒体流水线状态的命令940还支持使用指向包含批量的状态设置的“间接”状态元件的一个或多个指针。
162.在一些实施例中，媒体对象命令942供应指向用于由媒体流水线处理的媒体对象的指针。媒体对象包括存储器缓冲器，该存储器缓冲器包含待处理的视频数据。在一些实施例中，在发布媒体对象命令942之前，所有的媒体流水线状态必须是有效的。一旦流水线状态被配置并且媒体对象命令942被排队，就经由执行命令944或等效的执行事件(例如，寄存器写入)来触发媒体流水线924。随后可通过由3d流水线922或媒体流水线924提供的操作对来自媒体流水线924的输出进行后处理。在一些实施例中，以与媒体操作类似的方式来配置和执行gpgpu操作。图形软件架构
163.图10图示根据一些实施例的用于数据处理系统1000的示例性图形软件架构。在一些实施例中，软件架构包括3d图形应用1010、操作系统1020、以及至少一个处理器1030。在一些实施例中，处理器1030包括图形处理器1032以及一个或多个通用处理器核1034。图形应用1010和操作系统1020各自在数据处理系统的系统存储器1050中执行。
164.在一些实施例中，3d图形应用1010包含一个或多个着色器程序，这一个或多个着色器程序包括着色器指令1012。着色器语言指令可以采用高级着色器语言，诸如，direct3d的高级着色器语言(hlsl)、opengl着色器语言(glsl)，等等。应用还包括采用适于由通用处理器核1034执行的机器语言的可执行指令1014。应用还包括由顶点数据限定的图形对象1016。
165.在一些实施例中，操作系统1020是来自微软公司的在一些实施例中，操作系统1020是来自微软公司的操作系统、专属的类unix操作系统、或使用linux内核的变体的开源的类unix操作系统。操作系统1020可支持图形api 1022，诸如direct3d api、opengl api或vulkan api。当direct3d api正在使用时，操作系统1020使用前端着色器编译器1024以将采用hlsl的任何着色器指令1012编译成较低级的着色器语言。编译可以是即时(jit)编译，或者应用可执行着色器预编译。在一些实施例中，在3d图形应用1010的编译期间，将高级着色器编译成低级着色器。在一些实施例中，着色器指令1012以中间形式提供，诸如由vulkan api使用的标准便携式中间表示(spir)的某个版本。
166.在一些实施例中，用户模式图形驱动器1026包含后端着色器编译器1027，该后端着色器编译器1027用于将着色器指令1012转换成硬件专用表示。当opengl api在使用中时，将采用glsl高级语言的着色器指令1012传递至用户模式图形驱动器1026以用于编译。在一些实施例中，用户模式图形驱动器1026使用操作系统内核模式功能1028来与内核模式图形驱动器1029进行通信。在一些实施例中，内核模式图形驱动器1029与图形处理器1032通信以分派命令和指令。ip核实施方式
167.至少一个实施例的一个或多个方面可以由存储在机器可读介质上的代表性代码实现，该机器可读介质表示和/或限定集成电路(诸如，处理器)内的逻辑。例如，机器可读介质可以包括表示处理器内的各种逻辑的指令。当由机器读取时，指令可以使机器制造用于执行本文所述的技术的逻辑。这类表示(被称为“ip核”)是集成电路的逻辑的可重复使用单
元，这些可重复使用单元可以作为描述集成电路的结构的硬件模型而被存储在有形的、机器可读介质上。可以将硬件模型供应至在制造集成电路的制造机器上加载硬件模型的各消费者或制造设施。可以制造集成电路，使得电路执行与本文中描述的实施例中的任一实施例相关联地描述的操作。
168.图11a是图示根据实施例的ip核开发系统1100的框图，该ip核开发系统1100可以用于制造集成电路以执行操作。ip核开发系统1100可以用于生成可并入到更大的设计中或用于构建整个集成电路(例如，soc集成电路)的模块化、可重复使用设计。设计设施1130可生成采用高级编程语言(例如，c/c )的ip核设计的软件仿真1110。软件仿真1110可用于使用仿真模型1112来设计、测试并验证ip核的行为。仿真模型1112可以包括功能仿真、行为仿真和/或时序仿真。随后可从仿真模型1112创建或合成寄存器传输级(rtl)设计1115。rtl设计1115是对硬件寄存器之间的数字信号的流进行建模的集成电路(包括使用建模的数字信号执行的相关联的逻辑)的行为的抽象。除了rtl设计1115之外，还可以创建、设计或合成逻辑级或晶体管级的较低级别设计。由此，初始设计和仿真的特定细节可有所不同。
169.可以由设计设施进一步将rtl设计1115或等效方案合成到硬件模型1120中，该硬件模型1120可以采用硬件描述语言(hdl)或物理设计数据的某种其他表示。可以进一步仿真或测试hdl以验证ip核设计。可使用非易失性存储器1140(例如，硬盘、闪存、或任何非易失性存储介质)来存储ip核设计以用于递送至第三方制造设施1165。替代地，可以通过有线连接1150或无线连接1160(例如，经由因特网)来传输ip核设计。制造设施1165随后可以制造至少部分地基于ip核设计的集成电路。所制造的集成电路可被配置用于执行根据本文中描述的至少一个实施例的操作。
170.图11b图示根据本文中描述的一些实施例的集成电路封装组件1170的截面侧视图。集成电路封装组件1170图示如本文中所描述的一个或多个处理器或加速器设备的实现方式。封装组件1170包括连接至衬底1180的多个硬件逻辑单元1172、1174。逻辑1172、1174可以至少部分地实现在可配置逻辑或固定功能逻辑硬件中，并且可包括本文中描述的(多个)处理器核、(多个)图形处理器或其他加速器设备中的任何处理器核、图形处理器或其他加速器设备的一个或多个部分。每个逻辑单元1172、1174可以实现在半导体管芯内，并且经由互连结构1173与衬底1180耦合。互连结构1173可以被配置成在逻辑1172、1174与衬底1180之间路由电信号，并且可以包括互连，该互连诸如但不限于凸块或支柱。在一些实施例中，互连结构1173可以被配置成路由电信号，诸如例如，与逻辑1172、1174的操作相关联的输入/输出(i/o)信号和/或功率或接地信号。在一些实施例中，衬底1180是基于环氧树脂的层压衬底。在其他实施例中，封装衬底1180可以包括其他合适类型的衬底。封装组件1170可以经由封装互连1183连接至其他电气设备。封装互连1183可以耦合至衬底1180的表面以将电信号路由到其他电气设备，诸如主板、其他芯片组或多芯片模块。
171.在一些实施例中，逻辑单元1172、1174与桥接器1182电耦合，该桥接器1182被配置成在逻辑1172与逻辑1174之间路由电信号。桥接器1182可以是为电信号提供路由的密集互连结构。桥接器1182可以包括由玻璃或合适的半导体材料构成的桥接器衬底。电路由特征可形成在桥接器衬底上以提供逻辑1172与逻辑1174之间的芯片到芯片连接。
172.尽管图示了两个逻辑单元1172、1174和桥接器1182，但是本文中所描述的实施例可以包括在一个或多个管芯上的更多或更少的逻辑单元。这一个或多个管芯可以由零个或
更多个桥接器连接，因为当逻辑被包括在单个管芯上时，可以排除桥接器1182。替代地，多个管芯或逻辑单元可以由一个或多个桥接器连接。另外，在其他可能的配置(包括三维配置)中，多个逻辑单元、管芯和桥接器可被连接在一起。
173.图11c图示封装组件1190，该封装组件1190包括连接到衬底1180的多个单元的硬件逻辑小芯片(例如，基础管芯)。如本文中所描述的图形处理单元、并行处理器和/或计算加速器可由分开制造的各种硅小芯片组成。在该上下文中，小芯片是至少部分地被封装的集成电路，该至少部分地被封装的集成电路包括可与其他小芯片一起被组装到更大的封装中的不同的逻辑单元。具有不同ip核逻辑的小芯片的各种集合可被组装到单个器件中。此外，可使用有源插入器技术将小芯片集成到基础管芯或基础小芯片中。本文中描述的概念启用gpu内的不同形式的ip之间的互连和通信。ip核可通过使用不同的工艺技术来制造并在制造期间被组成，这避免了尤其是对于具有若干风格的ip的大型soc的将多个ip聚集到同一制造工艺的复杂性。允许使用多种工艺技术改善了上市时间，并提供具有成本效益的方法来创建多个产品sku。此外，分解的ip更适于被独立地进行功率门控，可关闭不在给定工作负载上使用的组件，从而降低总功耗。
174.硬件逻辑小芯片可包括专用硬件逻辑小芯片1172、逻辑或i/o小芯片1174、和/或存储器小芯片1175。硬件逻辑小芯片1172以及逻辑或i/o小芯片1174可以至少部分地实现在可配置逻辑或固定功能逻辑硬件中，并且可包括本文中描述的(多个)处理器核、(多个)图形处理器、并行处理器或其他加速器设备中的任何处理器核、图形处理器、并行处理器或其他加速器设备的一个或多个部分。存储器小芯片1175可以是dram(例如，gddr、hbm)存储器或高速缓存(sram)存储器。
175.每个小芯片可被制造为单独的半导体管芯，并且经由互连结构1173与衬底1180耦合。互连结构1173可配置成在衬底1180内的各种小芯片与逻辑之间路由电信号。互连结构1173可包括互连，诸如但不限于凸块或支柱。在一些实施例中，互连结构1173可以被配置成路由电信号，诸如例如，与逻辑小芯片、i/o小芯片和存储器小芯片的操作相关联的输入/输出(i/o)信号和/或功率信号或接地信号。
176.在一些实施例中，衬底1180是基于环氧树脂的层压衬底。在其他实施例中，衬底1180可包括其他合适类型的衬底。封装组件1190可以经由封装互连1183连接至其他电气设备。封装互连1183可以耦合至衬底1180的表面以将电信号路由到其他电气设备，诸如主板、其他芯片组或多芯片模块。
177.在一些实施例中，逻辑或i/o小芯片1174和存储器小芯片1175可经由桥接器1187被电耦合，该桥接器1187配置成在逻辑或i/o小芯片1174与存储器小芯片1175之间路由电信号。桥接器1187可以是为电信号提供路由的密集互连结构。桥接器1187可以包括由玻璃或合适的半导体材料构成的桥接器衬底。电路由特征可形成在桥接器衬底上以提供逻辑或i/o小芯片1174与存储器小芯片1175之间的芯片到芯片连接。桥接器1187还可被称为硅桥接器或互连桥接器。例如，在一些实施例中，桥接器1187是嵌入式多管芯互连桥接器(emib)。在一些实施例中，桥接器1187可以仅是从一个小芯片到另一小芯片的直接连接。
178.衬底1180可包括用于i/o 1191、高速缓存存储器1192和其他硬件逻辑1193的硬件组件。结构1185可被嵌入在衬底1180中以启用衬底1180内的各种逻辑小芯片与逻辑1191、1193之间的通信。在一个实施例中，i/o1191、结构1185、高速缓存、桥接器和其他硬件逻辑
1193可集成在层叠在衬底1180的顶部上的基础管芯中。
179.在各实施例中，封装组件1190可包括由结构1185或一个或多个桥接器1187互连的更少或更多数量的组件和桥接器。封装组件1190内的小芯片能以3d布置或2.5d布置来布置。一般而言，桥接器结构1187可用于促进例如逻辑或i/o小芯片与存储器小芯片之间的点对点互连。结构1185可用于将各种逻辑和/或i/o小芯片(例如，小芯片1172、1174、1191、1193)与其他逻辑和/或i/o小芯片互连。在一个实施例中，衬底内的高速缓存存储器1192可充当用于封装组件1190的全局高速缓存，充当分布式全局高速缓存的部分，或充当用于结构1185的专用高速缓存。
180.图11d图示根据实施例的包括可互换小芯片1195的封装组件1194。可互换小芯片1195可被组装到一个或多个基础小芯片1196、1198上的标准化插槽中。基础小芯片1196、1198可经由桥接器互连1197被耦合，该桥接器互连1197可与本文中描述的其他桥接器互连类似，并且可以是例如emib。存储器小芯片也可经由桥接器互连被连接至逻辑或i/o小芯片。i/o和逻辑小芯片可经由互连结构进行通信。基础小芯片各自可支持按照用于逻辑或i/o或存器/高速缓存的标准化格式的一个或多个插槽。
181.在一个实施例中，sram和功率递送电路可被制造到基础小芯片1196、1198中的一个或多个中，基础小芯片1196、1198可使用相对于可互换小芯片1195不同的工艺技术来制造，可互换小芯片1195堆叠在基础小芯片的顶部上。例如，可使用较大工艺技术来制造基础小芯片1196、1198，同时可使用较小工艺技术来制造可互换小芯片。可互换小芯片1195中的一个或多个可以是存储器(例如，dram)小芯片。可基于针对使用封装组件1194的产品的功率和/或性能来为封装组件1194选择不同的存储器密度。此外，可在组装时基于针对产品的功率和/或性能来选择具有不同数量的类型的功能单元的逻辑小芯片。此外，可将包含具有不同类型的ip逻辑核的小芯片插入到可互换小芯片插槽中，从而启用可混合并匹配不同技术的ip块的混合式存储器设计。示例性芯片上系统集成电路
182.图12-图13图示根据本文中所述的各实施例的可以使用一个或多个ip核制造的示例性集成电路和相关联的图形处理器。除了所图示的内容之外，还可以包括其他逻辑和电路，包括附加的图形处理器/核、外围接口控制器或通用处理器核。
183.图12是图示根据实施例的可使用一个或多个ip核来制造的示例性芯片上系统集成电路1200的框图。示例性集成电路1200包括一个或多个应用处理器1205(例如，cpu)、至少一个图形处理器1210，并且可附加地包括图像处理器1215和/或视频处理器1220，其中的任一个都可以是来自相同设计设施或多个不同的设计设施的模块化ip核。集成电路1200包括外围或总线逻辑，包括usb控制器1225、uart控制器1230、spi/sdio控制器1235和i2s/i2c控制器1240。此外，集成电路可包括显示设备1245，该显示设备1245耦合至高清晰度多媒体接口(hdmi)控制器1250和移动行业处理器接口(mipi)显示接口1255中的一个或多个。可以由闪存子系统1260(包括闪存和闪存控制器)来提供存储。可以经由存储器控制器1265来提供存储器接口以获得对sdram或sram存储器设备的访问。一些集成电路附加地包括嵌入式安全引擎1270。
184.图13a-图13b是图示根据本文中所描述的实施例的用于在soc内使用的示例性图形处理器的框图。图13a图示根据实施例的可以使用一个或多个ip核制造的芯片上系统集
成电路的示例性图形处理器1310。图13b图示根据实施例的可以使用一个或多个ip核制造的芯片上系统集成电路的附加示例性图形处理器1340。图13a的图形处理器1310是低功率图形处理器核的示例。图13b的图形处理器1340是较高性能图形处理器核的示例。图形处理器1310、1340中的每一个都可以是图12的图形处理器1210的变体。
185.如图13a中所示，图形处理器1310包括顶点处理器1305以及一个或多个片段处理器1315a-1315n(例如，1315a、1315b、1315c、1315d，一直到1315n-1和1315n)。图形处理器1310可以经由单独的逻辑执行不同的着色器程序，使得顶点处理器1305被优化以执行用于顶点着色器程序的操作，而一个或多个片段处理器1315a-1315n执行用于片段或像素着色器程序的片段(例如，像素)着色操作。顶点处理器1305执行3d图形流水线的顶点处理级，并生成基元数据和顶点数据。(多个)片段处理器1315a-1315n使用由顶点处理器1305生成的基元数据和顶点数据来产生被显示在显示设备上的帧缓冲器。在一个实施例中，(多个)片段处理器1315a-1315n被优化以执行如在opengl api中提供的片段着色器程序，这些片段着色器程序可以用于执行与如在direct 3d api中提供的像素着色器程序类似的操作。
186.图形处理器1310附加地包括一个或多个存储器管理单元(mmu)1320a-1320b、(多个)高速缓存1325a-1325b以及(多个)电路互连1330a-1330b。这一个或多个mmu 1320a-1320b为图形处理器1310(包括为顶点处理器1305和/或(多个)片段处理器1315a-1315n)提供虚拟到物理地址映射，除了存储在一个或多个高速缓存1325a-1325b中的顶点数据或图像/纹理数据之外，该虚拟到物理地址映射还可以引用存储在存储器中的顶点数据或图像/纹理数据。在一个实施例中，一个或多个mmu 1320a-1320b可以与系统内的其他mmu同步，使得每个处理器1205-1220可以参与共享或统一的虚拟存储器系统，系统内的其他mmu包括与图12的一个或多个应用处理器1205、图像处理器1215和/或视频处理器1220相关联的一个或多个mmu。根据实施例，一个或多个电路互连1330a-1330b使得图形处理器1310能够经由soc的内部总线或经由直接连接来与soc内的其他ip核对接。
187.如图13b中所示，图形处理器1340包括图13a的图形处理器1310的一个或多个mmu 1320a-1320b、(多个)高速缓存1325a-1325b、以及(多个)电路互连1330a-1330b。图形处理器1340包括一个或多个着色器核1355a-1355n(例如，1355a、1355b、1355c、1355d、1355e、1355f，一直到1355n-1和1355n)，这一个或多个着色器核提供统一着色器核架构，在该统一着色器核架构中，单个核或类型或核可以执行所有类型的可编程着色器代码，包括用于实现顶点着色器、片段着色器和/或计算着色器的着色器程序代码。存在的着色器核的确切数量可以因实施例和实现方式而异。另外，图形处理器1340包括核间任务管理器1345，该核间任务管理器1345充当用于将执行线程分派给一个或多个着色器核1355a-1355n的线程分派器和用于加速对基于片的渲染的分片操作的分片单元1358，在基于片的渲染中，针对场景的渲染操作在图像空间中被细分，例如以利用场景内的局部空间一致性或优化内部高速缓存的使用。机器学习概览
188.机器学习算法是可以基于数据集合进行学习的算法。机器学习算法的实施例可以被设计成用于对数据集内的高级抽象进行建模。例如，可以使用图像识别算法来确定给定的输入属于若干类别中的哪个类别；给定输入，回归算法可以输出数字值；并且可以使用模式识别算法来生成经转换的文本或者执行文本到语音和/或语音识别。
189.示例性类型的机器学习算法是神经网络。存在许多类型的神经网络；简单类型的神经网络是前馈网络。前馈网络可以被实现为在其中按层来布置节点的非循环图。典型地，前馈网络拓扑包括由至少一个隐藏层分离的输入层和输出层。隐藏层将由输入层接收的输入变换为对在输出层中生成输出有用的表示。网络节点经由边被完全连接到相邻层中的节点，但在每个层内的节点之间不存在边。在前馈网络的输入层的节点处接收的数据经由激活函数被传播(即，“前馈”)至输出层的节点，该激活函数基于分别与连接这些层的边中的每一条边相关联的系数(“权重”)来计算网络中每个连续层的节点的状态。取决于由正被执行的算法表示的特定模型，来自神经网络算法的输出可以采用各种形式。
190.在可使用机器学习算法对特定问题建模之前，使用训练数据集来训练算法。训练神经网络涉及：选择网络拓扑；使用表示正由网络建模的问题的训练数据的集合；以及调整权重，直到网络模型针对训练数据集的所有实例都以最小误差执行。例如，在针对神经网络的有监督学习训练过程期间，由网络响应于表示训练数据集中的实例的输入而产生的输出与那个实例的“正确的”标记输出进行比较，计算表示输出与标记输出之间的差异的误差信号，并且随着误差信号通过网络的各层被向后传播，调整与连接相关联的权重以使那个误差最小化。当根据训练数据集的实例生成的输出中每个输出的误差被最小化时，网络被认为是“经训练的”。
191.机器学习算法的准确度会显著地由用于训练算法的数据集的质量影响。训练过程可能是计算密集型的，并且在常规通用处理器上可能需要大量的时间。因此，使用并行处理硬件来训练许多类型的机器学习算法。这对于优化神经网络的训练是特别有用的，因为在调整神经网络中的系数时执行的计算本身自然地适于并行实现方式。具体地，许多机器学习算法和软件应用已被适配成利用通用图形处理设备内的并行处理硬件。
192.图14是机器学习软件栈1400的广义图。机器学习应用1402可以被配置成使用训练数据集来训练神经网络或使用经训练的深度神经网络来实现机器智能。机器学习应用1402可包括用于神经网络的训练和推断功能和/或可用于在部署之前训练神经网络的专业软件。机器学习应用1402可实现任何类型的机器智能，包括但不限于：图像识别、绘图和定位、自主导航、语音合成、医学成像或语言翻译。
193.可以经由机器学习框架1402来启用用于机器学习应用1404的硬件加速。机器学习框架1404可提供机器学习基元的库。机器学习基元是常由机器学习算法执行的基本操作。在没有机器学习框架1404的情况下，将需要机器学习算法的开发者创建和优化与机器学习算法相关联的主计算逻辑，随后在开发新的并行处理器时重新优化计算逻辑。相反，机器学习应用可以被配置成使用由机器学习框架1404提供的基元来执行必要的计算。示例性基元包括张量卷积、激励激活函数和池化，它们是在训练卷积神经网络(cnn)时执行的计算操作。机器学习框架1404还可以提供基元以实现由许多机器学习算法执行的基本线性代数子程序，诸如，矩阵和向量操作。
194.机器学习框架1404可以处理从机器学习应用1402接收的输入数据，并生成至计算框架1406的适当输入。计算框架1406可抽象出提供给gpgpu驱动器1408的底层指令，以使得机器学习框架1404能够经由gpgpu硬件1410来利用硬件加速而无需机器学习框架1404非常熟悉gpgpu硬件1410的架构。另外，计算框架1406可以跨各种类型和世代的gpgpu硬件1410来启用用于机器学习框架1404的硬件加速。
机器学习神经网络实现方式
195.由本文中描述的实施例提供的计算架构可以被配置成执行特别适合于训练和部署用于机器学习的神经网络的这些类型的并行处理。可以将神经网络概括为具有图关系的函数网络。如本领域中所公知，存在机器学习中所使用的多种类型的神经网络实现方式。一种示例性类型的神经网络是如先前描述的前馈网络。
196.生成对抗网络(或简称gan)是一种使用深度学习方法(诸如卷积神经网络)的生成建模的方法。生成建模是机器学习中的无监督式学习任务，其涉及以这样的方式自动地发现和学习输入数据中的规律或模式：模型可用于生成或输出可能已从原始数据集中提取的新示例。
197.另一示例性类型的神经网络是卷积神经网络(cnn)。cnn是用于处理具有已知的、网格状拓扑的数据(诸如，图像数据)的专业的前馈神经网络。因此，cnn通常用于计算视觉和图像识别应用，但是它们也可用于其他类型的模式识别，诸如，语音和语言处理。cnn输入层中的节点被组织为“过滤器”的集合(由视网膜中发现的感受野激发的特征检测器)，并且每个过滤器集合的输出被传播至网络的连续层中的节点。用于cnn的计算包括将卷积数学运算应用于每个过滤器以产生那个过滤器的输出。卷积是由两个函数执行以产生第三函数的一种专业的数学运算，该第三函数是两个原始函数中的一个的修改版本。在卷积网络术语中，卷积的第一函数可以被称为输入，而第二个函数可以被称为卷积核。输出可被称为特征图。例如，至卷积层的输入可以是定义输入图像的各种颜色分量的多维数据数组。卷积核可以是多维参数数组，其中通过用于神经网络的训练过程来使参数适配。
198.循环神经网络(rnn)是包括层之间的反馈连接的一类前馈神经网络。rnn通过跨神经网络的不同部分共享参数数据来启用对序列化数据进行建模。用于rnn的架构包括循环。这些循环表示变量的当前值在未来时刻对其自身值的影响，因为来自rnn的输出数据的至少一部分被用作反馈以用于处理序列中的后续输入。由于语言数据可被组成的可变本质，这个特征使rnn变得对语言处理特别有用。
199.下文描述的图呈现了示例性前馈网络、cnn网络和rnn网络，并且描述了用于分别训练和部署那些类型的网络中的每一种的一般过程。将理解，这些描述就本文中描述的任何特定实施例而论是示例性且非限制性的，并且一般说来所图示的概念一般可应用于深度神经网络和机器学习技术。
200.上文描述的示例性神经网络可以用于执行深度学习。深度学习是使用深度神经网络的机器学习。与仅包括单个隐藏层的浅层神经网络相反，深度学习中使用的深度神经网络是由多个隐藏层组成的人工神经网络。更深的神经网络通常训练起来更具计算密集性。然而，网络的附加隐藏层启用多步模式识别，该多步模式识别产生相对于浅层机器学习技术的减小的输出误差。
201.深度学习中使用的深度神经网络典型地包括用于执行特征识别的前端网络，该前端网络耦合至后端网络，该后端网络表示数学模型，该数学模型可基于提供给模型的特征表示来执行操作(例如，对象分类、语音识别等)。深度学习使得在无需针对模型执行手工特征工程的情况下执行机器学习。相反，深度神经网络可以基于输入数据内的统计结构或相关性来学习特征。所学习的特征可以提供给数学模型，该数学模型可以将所检测的特征映射至输出。由网络使用的数学模型通常专用于待执行的特定任务，并且将使用不同的模型
来执行不同的任务。
202.一旦将神经网络结构化，就可以将学习模型应用于网络以将网络训练成执行特定任务。学习模型描述如何调整模型内的权重以减小网络的输出误差。反向传播误差是用于训练神经网络的常用方法。输入向量被呈现给网络以供处理。使用损失函数将网络的输出与期望输出进行比较，并且为输出层中的神经元中的每个神经元计算误差值。随后，向后传播误差值，直到每个神经元具有粗略地表示该神经元对原始输出的贡献的相关联的误差值。随后，网络可以使用算法(诸如，随机梯度下降算法)通过那些误差进行学习，以更新神经网络的权重。
203.图15a-图15b图示示例性卷积神经网络。图15a图示cnn内的各个层。如图15a中所示，用于对图像处理进行建模的示例性cnn可接收输入1502，该输入1502描述输入图像的红、绿和蓝(rgb)分量。输入1502可由多个卷积层(例如，第一卷积层1504、第二卷积层1506)处理。来自多个卷积层的输出任选地可由全连接层的集合1508处理。如先前针对前馈网络所描述，全连接层中的神经元具有至前一层中的所有激活的完全连接。来自全连接层1508的输出可用于从网络生成输出结果。可使用矩阵乘法而不是卷积来计算全连接层1508内的激活。并非所有的cnn实现方式都利用全连接层1508。例如，在一些实现方式中，第二卷积层1506可生成cnn的输出。
204.卷积层被稀疏地连接，这不同于在全连接层1508中发现的传统神经网络配置。传统神经网络层完全被连接，使得每个输出单元与每个输入单元相互作用。然而，如所图示，卷积层被稀疏地连接，因为感受野的卷积的输出(而不是感受野中的每个节点的相应状态值)被输入到后续层的节点。与卷积层相关联的核执行卷积操作，该卷积操作的输出被发送至下一层。在卷积层内执行的降维是使得cnn能够缩放以处理大图像的一个方面。
205.图15b图示在cnn的卷积层内的示例性计算级。可以在卷积层1514的三个级中处理至cnn的卷积层的输入1512。这三个级可以包括卷积级1516、检测器级1518和池化级1520。随后，卷积层1514可将数据输出至连续的卷积层。网络的最终卷积层可以生成输出特征图数据或提供至全连接层的输入，例如以生成用于至cnn的输入的分类值。
206.在卷积级1516中，并行地执行若干个卷积，以产生线性激活的集合。卷积级1516可以包括仿射变换，该仿射变换是可被指定为线性变换加平移的任何变换。仿射变换包括旋转、平移、缩放和这些变换的组合。卷积级计算连接至输入中的特定区域的函数(例如，神经元)的输出，这些特定区域可以被确定为与神经元相关联的局部区域。神经元计算神经元的权重与局部输入中神经元被连接到的区域的权重之间的点积。来自卷积级1516的输出定义由卷积层1514的连续级处理的线性激活的集合。
207.线性激活可由检测器级1518处理。在检测器级1518中，每个线性激活由非线性激活函数处理。非线性激活函数增加整体网络的非线性性质，而不影响卷积层的感受野。可使用若干种类型的非线性激活函数。一个特定的类型是修正线性单元(relu)，其使用被定义为f(x)＝max(0,x)的激活函数，使得激活函数的阈值设定为零。
208.池化级1520使用池化函数，该池化函数用附近输出的概括统计来替换第二卷积层1506的输出。池化函数可用于将平移不变性引入到神经网络中，使得至输入的小平移不改变经池化的输出。局部平移的不变性在其中特征在输入数据中的存在比该特征的精确位置更重要的场景下可以是有用的。可以在池化级1520期间使用各种类型的池化函数，包括最
大池化、平均池化和l2范数池化。另外，一些cnn实现方式不包括池化级。相反，此类实现方式代用相对于先前的卷积级具有增加的跨步的附加卷积级。
209.随后，来自卷积层1514的输出可由下一层1522处理。下一层1522可以是一个附加的卷积层或是全连接层1508中的一个层。例如，图15a的第一卷积层1504可以输出至第二卷积层1506，而第二卷积层可以输出至全连接层1508中的第一层。
210.图16图示示例性循环神经网络1600。在循环神经网络(rnn)中，网络的先前状态影响网络的当前状态的输出。可以使用各种函数以各种方式来建立rnn。rnn的使用通常围绕使用数学模型以基于先前的输入序列来预测未来。例如，rnn可用于执行统计语言建模以在给定先前的字序列的情况下预测即将来临的字。可以将所图示的rnn 1600描述为具有以下各项：输入层1602，其接收输入向量；隐藏层1604，用于实现循环函数；反馈机制1605，用于启用先前状态的“记忆”；以及输出层1606，用于输出结果。rnn 1600基于时间步长来操作。rnn在给定时间步长的状态经由反馈机制1605基于先前的时间步长被影响。针对给定的时间步长，由先前状态和在当前时间步长的输入来限定隐藏层1604的状态。在第一时间步长的初始输入(x1)可由隐藏层1604处理。第二输入(x2)可由隐藏层1604使用在处理初始输入(x1)期间所确定的状态信息来处理。给定的状态可被计算为s
t
＝f(ux
t
ws
(t-1)
)，其中，u和w是参数矩阵。该函数f一般是非线性的，诸如，双曲正切函数(tanh)或修正函数f(x)＝max(0，x)的变体。然而，隐藏层1604中使用的特定数学函数可以取决于rnn 1600的特定实现方式细节而有所不同。
211.除所描述的基本cnn网络和rnn网络之外，还可实现那些网络的变化。一个示例rnn变体是长短期记忆(lstm)rnn。lstm rnn能够学习对于处理较长的语言序列可能必要的长期依赖性。cnn的变体是卷积深度信念网络，该卷积深度信念网络具有类似于cnn的结构并且以类似于深度信念网络的方式被训练。深度信念网络(dbn)是由随机性(随机)变量的多个层组成的生成式神经网络。可以使用贪婪式无监督学习来逐层训练dbn。随后，dbn的所学习的权重可以用于通过确定用于神经网络的最佳初始权重集合来提供预训练神经网络。
212.图17图示深度神经网络的训练和部署。一旦已针对任务将给定的网络结构化，就使用训练数据集1702来训练神经网络。已开发出各种训练框架1704来启用对训练过程的硬件加速。例如，图14的机器学习框架1404可被配置为训练框架1704。训练框架1704可以跟未经训练的神经网络1706挂钩，并且使得能够使用本文中描述的并行处理资源来训练未经训练的神经网以生成经训练的神经网络1708。为了开始训练过程，可随机地或通过使用dbn进行预训练来选择初始权重。随后，以有监督或无监督方式执行训练循环。
213.有监督学习是在其中将训练被执行为中介操作的学习方法，诸如，当训练数据集1702包括与输入的期望输出配对的该输入时，或在训练数据集包括具有已知输出的输入并且神经网络的输出被手动分级的情况下。网络处理输入，并且将所得的输出与预期输出或期望输出的集合进行比较。随后，通过系统反向传播误差。训练框架1704可以进行调整，以调整控制未经训练的神经网络1706的权重。训练框架1704可以提供工具以监测未经训练的神经网络1706在多好地收敛于适合基于已知的输入数据生成正确的答案的模型。随着网络的权重被调整以改良由神经网络生成的输出，训练过程反复地发生。训练过程可以继续，直到神经网络达到与经训练的神经网络1708相关联的统计上期望的准确度。随后，可以部署经训练的神经网络1708以实现任何数量的机器学习操作以基于新数据1712的输入来生成
推断结果1714。
214.无监督学习是在其中网络试图使用未标记数据来训练其自身的学习方法。因此，针对无监督学习，训练数据集1702将包括不具有任何相关联的输出数据的输入数据。未经训练的神经网络1706可以学习未标记输入内的分组，并且可以确定单独的输入如何与整个数据集相关。无监督训练可以用于生成自组织图，该自组织图是能够执行有助于数据降维的操作的一类的经训练的神经网络1708。无监督训练还可以用于执行异常检测，该异常检测允许识别输入数据集中偏离数据正常模式的数据点。
215.还可采用有监督训练和无监督训练的变体。半监督学习是在其中在训练数据集1702中包括具有相同分布的经标记数据和未标记数据的混合的技术。渐进式学习是有监督学习的变体，其中连续地使用输入数据以进一步训练模型。渐进式学习使得经训练的神经网络1708能够适配于新数据1712，而不忘记在初始训练期间根植在网络内的知识。
216.无论是有监督还是无监督的，用于特别深的神经网络的训练过程对于单个计算节点可能是过于计算密集的。可以使用计算节点的分布式网络而不是使用单个计算节点来加速训练过程。
217.图18是图示分布学习的框图。分布式学习是使用多个分布式计算节点来执行神经网络的有监督训练或无监督训练的训练模型。分布式计算节点可以各自包括一个或多个主机处理器以及通用处理节点中的一个或多个通用处理节点。如所图示，分布式学习可被执行模型并行性1802、数据并行性1804、或模型并行性和数据并行性1804的组合。
218.在模型并行性1802中，分布式系统中的不同计算节点可以针对单个网络的不同部分执行训练计算。例如，可以由分布式系统的不同的处理节点训练神经网络的每个层。模型并行性的益处包括缩放到特别大的模型的能力。分割与神经网络的不同层相关联的计算使得能够训练非常大的神经网络，其中所有层的权重将不拟合到单个计算节点的记忆中。在一些实例中，模型并行性在执行大型神经网络的无监督训练中可以是特别有用的。
219.在数据并行性1804中，分布式网络的不同节点具有模型的完整实例，并且每个节点接收数据的不同部分。随后，组合来自不同节点的结果。虽然用于数据并行性的不同方法是可能的，但是数据并行训练方法全都需要组合结果并使每个节点之间的模型参数同步的技术。用于组合数据的示例性方法包括参数求平均和基于更新的数据并行性。参数求平均对训练数据的子集训练每个节点，并且将全局参数(例如，权重、偏差)设定为来自每个节点的参数的平均值。参数求平均使用维持参数数据的中央参数服务器。基于更新的数据并行性类似于参数求平均，例外在于，传递对模型的更新而不是将来自节点的参数传送到参数服务器。另外，能以分散的方式执行基于更新的数据并行性，其中更新被压缩并且在节点之间传送。
220.可以例如在其中每个计算节点包括多个gpu的分布式系统中实现组合式模型和数据并行性1806。每个节点可以具有模型的完整实例，其中每个节点内的多个单独的gpu用于训练模型的不同部分。
221.分布训练相对于在单个机器上的训练具有增加的开销。然而，本文中描述的并行处理器和gpgpu可以各自实现各种技术以用于减少分布训练的开销，这些技术包括用于启用高带宽gpu-gpu数据传送和加速的远程数据同步的技术。示例性机器学习应用
222.可以应用机器学习以解决各种技术问题，包括但不限于计算机视觉、自主驾驶和导航、语音识别以及语言处理。计算机视觉在传统上已是机器学习应用的最活跃研究领域之一。计算机视觉的应用范围为从重现人类视觉能力(诸如，识别人脸)到创建新类别的视觉能力。例如，计算机视觉应用可以被配置成从视频中可见的物体中诱发的振动来识别声波。并行处理器加速的机器学习使得能够使用比先前可行的训练数据集明显大得多的训练数据集来训练计算机视觉应用，并且使得能够使用低功率并行处理器来部署推断系统。
223.并行处理器加速的机器学习具有自主驾驶应用，包括车道和道路标志识别、障碍回避、导航和驾驶控制。加速的机器学习技术可以用于基于定义对特定训练输入的适当响应的数据集来训练驾驶模型。本文中描述的并行处理器能够实现对用于自主驾驶解决方案的日益复杂的神经网络进行快速训练，并且能够实现将低功率推断处理器部署在适合于集成到自主车辆中的移动平台中。
224.并行处理器加速的深度神经网络已实现用于自动语音识别(asr)的机器学习方法。asr包括创建在给定的输入声序列的情况下计算最可能的语言序列的函数。使用深度神经网络的加速的机器学习已实现对于先前用于asr的隐马尔可夫模型(hmm)和高斯混合模型(gmm)的替代。
225.并行处理器加速的机器学习还可以用于加速自然语言处理。自动学习程序可以利用统计推断算法以产生对于有误差的或不熟悉的输入而言具有稳健性的模型。示例性自然语言处理器应用包括人类语言之间的自动机器翻译。
226.可以将用于机器学习的并行处理平台划分为训练平台和部署平台。训练平台通常是高度并行的，并且包括优化以加速多gpu单节点训练和多节点、多gpu训练，而部署的机器学习(例如，推理)平台通常包括适合在诸如以下产品中使用的低功率并行处理器：相机、自主机器人和自主车辆。
227.图19图示包括混合渲染机制(或渲染器)1910的计算设备1900的一个实施例。例如，在一个实施例中，图19的渲染器1910可以由计算设备1900采用或主控。计算设备1900表示通信和数据处理设备，该通信和数据处理设备包括或表示任何数量或类型的智能设备，诸如(但不限于)智能命令设备或智能个人助理、家庭/办公自动化系统、家用电器(例如，洗衣机、电视机等)、移动设备(例如，智能电话、平板电脑等)、游戏设备，手持设备、可穿戴设备(例如，智能手表、智能手环等)、虚拟现实(vr)设备、头戴式显示器(hmd)、物联网(iot)设备、膝上型计算机、台式计算机、服务器计算机、机顶盒(例如，基于互联网的有线电视机顶盒等)、基于全球定位系统(gps)的设备等。
228.在一些实施例中，计算设备1900可以包括(但不限于)自主机器或人工智能代理，诸如机械代理或机械机器、电子代理或电子机器、虚拟代理或虚拟机、机电代理或机电机器等。自主机器或人工智能代理的示例可以包括(但不限于)机器人、自主交通工具(例如，自驾驶汽车、自飞行飞机、自航行帆船等)、自主装备(自操作建筑车辆、自操作医疗装备等)，等等。进一步地，“自主交通工具”不限于汽车，而是可以包括任何数量和类型的自主机器，诸如机器人、自主装备、家居自主设备等，并且与此类自主机器相关的任何一个或多个任务或操作可以与自主驾驶可互换地引用。
229.此外，例如，计算设备1900可以包括由多个服务器计算机组成的云计算平台，其中每个服务器计算机采用或主控多功能感知器机制。例如，可以使用本文档前面描述的组件、
系统和架构设置来执行自动isp调节。例如，上述类型的设备中的一些设备可以用于(诸如使用现场可编程门阵列(fpga)等)实现定制的所学过程。
230.进一步地，例如，计算设备1900可以包括主控集成电路(“ic”)的计算机平台，诸如芯片上系统(“soc”或“soc”)，该计算机平台将计算设备1900的各个硬件和/或软件组件集成在单个芯片上。
231.如所示，在一个实施例中，计算设备1900可以包括任何数量和类型的硬件和/或软件组件，诸如(但不限于)图形处理单元1914(“gpu”或简称为“图形处理器”)、图形驱动器1916(也称为“gpu驱动器”、“图形驱动器逻辑”、“驱动器逻辑”、用户模式驱动器(umd)、umd、用户模式驱动器框架(umdf)、umdf或简称为“驱动器”)、中央处理单元1912(“cpu”或简称为“应用处理器”)、存储器1904、网络设备、驱动器等，以及诸如触摸屏、触摸面板、触摸板、虚拟或常规键盘、虚拟或常规鼠标、端口、连接器等之类的输入/输出(i/o)源1908。计算设备100可以包括用作计算设备1900的硬件和/或物理资源与用户之间的接口的操作系统(os)。
232.应当理解，对于某些实现方式，比在上文中所描述的示例更少或更多地配备的系统可以是优选的。因此，取决于众多因素，诸如价格约束、性能要求、技术改进或其他情况，计算设备1900的配置可以因实现方式而异。
233.实施例可以被实现为以下各项中的任何一项或其组合：使用主板互连的一个或多个微芯片或集成电路、硬连线逻辑、由存储器设备存储且由微处理器执行的软件、固件、专用集成电路(asic)和/或现场可编程门阵列(fpga)。作为示例，术语“逻辑”、“模块”、“组件”、“引擎”、和“机制”可包括软件或硬件和/或其组合，诸如固件。
234.在一个实施例中，如所示的，渲染器1910可以由图形处理单元1914(“gpu”或简称为“图形处理器”)或图形处理器1914的固件主控，或者可以是图形处理单元1914或图形处理器1914的固件的一部分。例如，渲染器1910可以被嵌入在中央处理单元1912的处理硬件的一部分中或被实现为中央处理单元1912的处理硬件的一部分。类似地，在又一实施例中，渲染器1910可以由中央处理单元1912(“gpu”或简称为“应用处理器”)来主控或者是其一部分。例如，渲染器1910可以被嵌入在中央处理单元1912的处理硬件的一部分中或被实现为中央处理单元1912的处理硬件的一部分。
235.在另一实施例中，渲染器1910可以由计算设备1900的操作系统1906主控或者是其一部分。在另一实施例中，渲染器1910可以由存储器1904主控或促进。在又一实施例中，渲染器1910可以由计算设备1900的图形驱动器1916主控。在又一实施例中，渲染器1910可以由计算设备1900的任何数量和类型的组件主控，或者可以是计算设备1900的任何数量和类型的组件的一部分，诸如，渲染器1910的一部分可以由操作系统1906主控或者可以是操作系统1906的一部分，另一部分可以由图形处理器1914主控或者可以是图形处理器1914的一部分，另一部分可以由应用处理器1912主控或者可以是应用处理器1912的一部分，而渲染器1910的一个或多个部分可以由操作系统1906和/或计算设备1900的任何数量和类型的设备主控或者可以是操作系统1906和/或计算设备1900的任何数量和类型的设备的一部分。可以预见，实施例不限于渲染器1910的某一实现方式或对其的任何主控方式，并且渲染器1910的一个或多个部分或组件可以作为硬件、软件或其任意组合(诸如固件)被采用，或被实现为硬件、软件或其任意组合(诸如固件)。
236.应当注意的是，贯穿本文档，可以可互换地使用如“节点”、“计算节点”、“服务器”、“服务器设备”、“云计算机”、“云服务器”、“云服务器计算机”、“机器”、“主机”、“设备”、“计算设备”、“计算机”、“计算系统”等之类的术语。应当进一步注意，贯穿本文档，可以可互换地使用如“应用”、“软件应用”、“程序”、“软件程序”、“包”、“软件包”等之类的术语。并且，贯穿本文档，可以可互换地使用如“作业”、“输入”、“请求”、“消息”等之类的术语。
237.除了栅格化和计算阶段之外，混合渲染流水线还实现光线追踪阶段。通过依赖多个图形阶段的交互，渲染过程的模块化实现了最佳的视觉效果。目前，混合渲染流水线可以实现深度学习超级采样(dlss)以提高渲染性能。
238.图20图示被实现以预测视频图像帧(或帧)的cnn的一个实施例。如图20所示，先前的红色、绿色和蓝色(rgb)色帧(例如，t和t-1)由执行光流估计的光流nn(诸如，流网(flownet))接收。如本文所定义，光流是假设亮度恒定的每像素预测，实现该每像素预测以用于估计像素的亮度如何随时间跨显示屏移动。光流假设时间t的像素特性(例如rgb值)与δt的、但位于不同的位置(由δx和δy表示)的像素特性相同，其中位置的变化是通过流场来预测的内容。在其他实施例中，不同的帧类型(例如，反照率、漫反射等)可以被接收，作为给nn的输入缓冲器。
239.由光流nn(例如，t,t 1)生成的预测(或推断)光流与帧和光流(t,t-1)一起用作给外推nn的输入。外推nn考虑过去渲染的帧以及相关联的运动向量和扭曲，以便预测后续(或下一)帧(例如，针对固定的帧间隔，诸如30fps或60fps)。考虑到像素值的不确定性，外推nn还生成每像素置信度图(从1到100的值)，该每像素置信度图提供了对预测像素值的置信度的度量。在其他实施例中，可以为置信度图实现不同的范围值。
240.图21图示置信度图的实现方式。如图21所示，像素2110指示需要重新渲染的像素，而像素2120指示被正确预测的像素。当前置信度图像素占1080p帧的约10-15％(例如，1080p帧中15％的像素需要被重新渲染)。根据一个实施例，渲染器1910将置信度图集成到混合渲染流水线中。在这样的实施例中，置信度图与由nn(例如，cnn)生成的预测帧一起使用以生成最终帧。因此，生成最终帧仅需要从帧外推器接收像素并经由置信度图与重新渲染的像素(例如,10-15％)组合，而不必渲染整个帧。
241.图22图示渲染器1910的一个实施例，渲染器1910包括cnn2210、扭曲引擎2220、置信度图2230和光线追踪引擎2240。cnn 2210是光流nn，它被实现以执行光流估计，以便基于接收到的光流(t-1)生成预测光流(t)。扭曲引擎2220接收预测光流以及先前的(或过去的)帧(t-1和t-2)，并执行对帧的重新投影以生成预测帧和置信度图2230。在一个实施例中，预测帧可以在神经加速器(例如，图19中的加速器1911)处生成(例如，经由帧外推)，而置信度图阈值生成可以在gpu 1910处发生。尽管本文针对两个帧进行了讨论，但其他实施例可以实现不同幅度的先前帧(例如，(t-1至t-3)，(t-1至t-4)，等)来生成预测帧。
242.根据一个实施例，置信度图2230包括像素查找表，该像素查找表包括与帧中的每个像素相关联的置信度阈值。在这样的实施例中，每个置信度阈值表示与像素相关联的、指示该像素被准确预测的置信度水平的百分比。例如，90％的置信度阈值指示：像素已被准确预测的置信度为90％。
243.在进一步的实施例中，置信度图2230由光线追踪引擎2240分析，以执行光线追踪操作从而渲染来自先前帧的、需要被重新渲染的像素(如置信度图2230中所示的)。在该实施例中，光线追踪引擎2240可以被配置用于重新渲染置信度图2230中的、具有低于预定义
值的置信度阈值的所有像素。因此，栅格化场景利用像素掩蔽来基于置信度阈值仅对所需像素进行着色。随后将经渲染的像素添加到预测帧以生成最终帧。在进一步的实施例中，可以基于预测阈值来执行自适应采样。图23图示渲染器1910的另一实施例，其包括被实现以执行自适应采样的采样引擎2310。
244.在一些实施例中，为光线追踪引擎2240提供固定的光线追踪处理预算。在这样的实施例中，光线追踪引擎2240可以以分布式方式(例如，跨置信度图2230中指示的15％的像素)均匀地渲染像素，或者基于置信度图2230中所包括的置信度阈值来渲染像素。因此，更多的样本可以用于帧的具有低置信度阈值(例如，大的运动)的区域，而较小数量的样本用于帧的具有高置信度阈值的区域(例如，具有较少运动的区域)。在一个实施例中，采样引擎2310从nn 2210接收预测光流，并且基于置信度图2230中的低置信度阈值做出采样决定。在这样的实施例中，像素被重新渲染所按照的预定义阈值在渲染之前被建立(例如，重新渲染低于80％置信度的任何像素)。
245.然而，在其他实施例中，预定义值可以基于内容、运动向量(例如，快速运动、快速相机)、场景等动态地被改变。在这些实施例中，像素被重新渲染所按照的值可以仅针对场景的某些部分改变。例如，可以针对帧的某些部分设置值50％(例如，置信度阈值50％，低于该置信度阈值的将被重新渲染)，而针对帧的其余部分保持值80％。图24图示渲染器1910的又一实施例，其包括场景分析块2410，该场景分析块2410分析过去的帧以确定高运动区域和低运动区域，并基于场景分析自适应地调整置信度图2230中的置信度阈值。
246.图25是图示渲染过程的一个实施例的流程图。在处理框2510处，接收过去的帧(t-1和t-2)。在处理框2520处，接收预测光流(t)。如上所述，预测光流是由光流cnn生成的。此外，可以实现预测光流和过去的帧，以执行场景分析。
247.在处理框2530和2540处，分别生成预测帧和与该预测帧相关联的置信度图。如以上所讨论的，置信度图包括与预测帧中的每个像素相关联的多个置信度阈值。在已经执行场景分析的实施例中，可以调整置信度阈值。在处理框2550处，基于置信度图来渲染预测帧中的像素。如前面所提及的，被渲染的像素是置信度图中的以下像素：这些像素具有指示它们需要被重新渲染的置信度阈值。如以上所讨论的，可以均匀地或基于采样决定来渲染帧。在处理框2560处，通过将经渲染的像素插入到预测帧中来生成最终帧。
248.尽管上面参考客户端侧游戏进行了讨论，但是渲染器1910可以在其他类型的应用(例如，云游戏或分解游戏)中或者在服务器或客户端内实现。
249.实施例可以被提供为例如计算机程序产品，该计算机程序产品可包括一种或多种机器可读介质，这一种或多种机器可读介质具有存储于其上的机器可执行指令，这些机器可执行指令在由一个或多个机器(诸如，计算机、计算机的网络或其他电子设备)执行时可使得这一个或多个机器执行根据本文中所描述的实施例的操作。机器可读介质可包括但不限于：软盘、光盘、cd-rom(紧凑盘只读存储器)以及磁光盘、rom、ram、eprom(可擦除可编程只读存储器)、eeprom(电可擦除可编程只读存储器)、磁卡或光卡、闪存、或者适合于存储机器可执行指令的其他类型的介质/机器可读介质。
250.此外，实施例可作为计算机程序产品被下载，其中，经由通信链路(例如，调制解调器和/或网络连接)，借助于在载波或其他传播介质中具体化和/或由载波或其他传播介质调制的一个或多个数据信号，可将程序从远程计算机(例如，服务器)传输至作出请求的计
算机(例如，客户端)。
251.贯穿本文档，术语“用户”可以可互换地被称为“观看者”、“观察者”、“人”、“个人”、“终端用户”等。应当注意，贯穿本文档，如“图形域”之类的术语可以与“图形处理单元”、“图形处理器”或简单地与“gpu”可互换地引用，并且类似地，“cpu域”或“主机域”可以与“计算机处理单元”、“应用处理器”或简单地与“cpu”可互换地引用。
252.应当注意的是，贯穿本文档，可以可互换地使用如“节点”、“计算节点”、“服务器”、“服务器设备”、“云计算机”、“云服务器”、“云服务器计算机”、“机器”、“主机”、“设备”、“计算设备”、“计算机”、“计算系统”等之类的术语。应当进一步注意，贯穿本文档，可以可互换地使用如“应用”、“软件应用”、“程序”、“软件程序”、“包”、“软件包”等之类的术语。并且，贯穿本文档，可以可互换地使用如“作业”、“输入”、“请求”、“消息”等术语。
253.一些实施例涉及示例1，示例1包括一种用于促进图像帧渲染的设备，该设备包括一个或多个处理器，该一个或多个处理器用于：接收包括多个像素的多个过去的图像帧，接收预测光流，基于多个过去的图像帧和预测光流生成预测帧和与该预测帧相关联的置信度图，基于置信度图渲染预测帧中的多个像素中的第一组像素，以及将经渲染的像素添加到预测帧以生成最终帧。
254.示例2包括示例1的主题，其中，置信度图包括多个置信度阈值，并且每个置信度阈值与多个像素中的一个像素相关联。
255.示例3包括示例1和示例2的主题，其中，渲染第一组像素包括：渲染置信度图中具有低于预定义值的置信度阈值的像素。
256.示例4包括示例1-3的主题，其中，一个或多个处理器进一步基于多个过去的图像帧和预测光流执行场景分析，以确定过去的图像帧中的运动区域。
257.示例5包括示例1-4的主题，其中，一个或多个处理器基于场景分析调整预定义值。
258.示例6包括示例1-5的主题，其中，调整预定义值包括：在预测帧的第一分量中将像素要被渲染所按照的预定义值设置为的第一值，以及在预测帧的第二分量处将像素要被渲染所按照的预定义值设置为第二值。
259.示例7包括示例1-6的主题，其中，一个或多个处理器在预测光流中基于预测运动向量执行自适应采样。
260.示例8包括示例1-7的主题，其中，预测光流是从光流神经网络被接收的。
261.示例9包括示例1-8的主题，其中，预测帧和置信度图是在外推神经网络处生成的。
262.一些实施例涉及示例10，示例10包括一种促进图像帧渲染的方法，该方法包括：接收包括多个像素的多个过去的图像帧，接收预测光流，基于多个过去的图像帧和预测光流生成预测帧，生成与预测帧相关联的置信度图，基于置信度图渲染预测帧中的多个像素中的第一组像素，以及将经渲染的像素添加到预测帧以生成最终帧。
263.示例11包括示例10的主题，其中，置信度图包括多个置信度阈值，并且每个置信度阈值与多个像素中的一个像素相关联。
264.示例12包括示例10和示例11的主题，其中，渲染第一组像素包括：渲染置信度图中具有低于预定义值的置信度阈值的像素。
265.示例13包括示例10-12的主题，进一步包括：基于多个过去的图像帧和预测光流执行场景分析以确定过去的图像帧中的运动区域，以及基于场景分析调整预定义值。
266.示例14包括示例10-13的主题，其中，调整预定义值包括：在预测帧的第一分量中将像素要被渲染所按照的预定义值设置为第一值，以及在预测帧的第二分量处将像素要被渲染所按照的预定义值设置为第二值。
267.示例15包括示例10-14的主题，进一步包括：在预测光流中基于预测运动向量执行自适应采样。
268.一些实施例涉及示例16，示例16包括至少一种机器可读介质，该至少一种机器可读介质包括多条指令，所述多条指令当在计算设备上被执行时，使计算设备用于：接收包括多个像素的多个过去的图像帧，接收预测光流，基于多个过去的图像帧和预测光流生成预测帧，生成与预测帧相关联的置信度图，基于置信度图在渲染预测帧中的多个像素中的第一组像素，以及将经渲染的像素添加到预测帧以生成最终帧。
269.示例17包括示例16的主题，其中,置信度图包括多个置信度阈值，并且每个置信度阈值与多个像素中的一个相关联。
270.示例18包括示例16和示例17的主题，其中，渲染第一组像素包括：渲染置信度图中具有低于预定义值的置信度阈值的像素。
271.示例19包括示例16-18的主题，包括所述多条指令，所述多条指令当在计算设备上被执行时，进一步使计算设备用于：基于多个过去的图像帧和预测光流执行场景分析以确定过去的图像帧中的运动区域，以及基于场景分析调整预定义值。
272.示例20包括示例16-19的主题，其中，调整预定义值包括：在预测帧的第一分量中将像素要被渲染所按照的预定义值设置为的第一值，以及在预测帧的第二分量处像素要被渲染所按照的预定义值设置为第二值。
273.附图以及前述描述给出了实施例的示例。本领域技术人员将理解，所描述的要素中的一个或多个可以很好地组合成单个功能要素。或者，某些要素可以被拆分成多个功能要素。可将来自一个实施例的要素添加到另一实施例。例如，可改变本文中所描述的过程的顺序，并且本文中所描述的过程的顺序不限于本文中所描述的方式。而且，任何流程图的动作都不必以所示的顺序来实现；也不一定需要执行所有这些动作。此外，不依赖于其他动作的那些动作也可与其他动作并行地执行。各实施例的范围绝非由这些特定示例限制。众多变体(无论是否在说明书中明确地给出)都是可能的，这些变体诸如，结构、尺度以及材料的使用方面的差异。实施例的范围至少与由所附权利要求书给出的范围一样广泛。