1.本发明涉及集成电路版图
技术领域：
：，尤其是涉及基于动态规划的规则化时钟网格规划方法。
背景技术：
：：2.多工艺角、时钟域和低功耗要求使得时钟分布网络（cdn）的设计成为一个具有挑战性的问题。除了影响soc的频率外，cdn所引起的功耗能够占到芯片总功耗的40%以上。而时钟分布网络的关键结果参数包括性能和功耗。性能以时钟偏移和时钟转换表示，需要设计者精确控制。时钟偏移是指根据同一时钟源的时钟汇点之间的延迟差。此外，还需考虑表示时钟信号从0到1的转换速率的转换约束。由于设计频率和电压通常不变，因此可以根据电容值统计计算功耗。相当多的工作仅计算时钟分配网络的导线长度，而未考虑导线宽度参数。目前已经出现了基于h树的全局时钟树结构和局部时钟树，它们能够精确控制延迟，而在网格设计中尚未看到。此外，网格的功耗开销需要进一步控制。3.时钟网格轨道细节如图1所示。tvm表示第m个垂直空间中的布线轨迹。thn表示第n个水平空间中的布线轨迹。每个网格窗口由不同方向上的轨迹相交形成。换句话说，每个网格窗口都会影响关联轨迹的状态。4.网格型时钟网络是抵抗工艺波动约束条件的理想拓扑结构，在较高主频要求和较先进工艺节点的大规模集成电路版图中具有明显优势。网格型时钟结构可作为层次化时钟网络的中间层，提升整个时钟网络的时序结果质量。5.目前时钟网格规划需要人为手工决策关键参数，而决策过程依赖迭代仿真，需要依据eda工具结果反馈和工程经验判定是否满足设计要求。针对时钟网格规划决策问题，现阶段存在基于聚类算法的时钟网格设计、基于线性规划算法的时钟网格设计，尚缺乏自动化程度较高的方法。6.针对时钟网格规划问题，无论是基于仿真经验值的规则化拓扑设计还是基于0-1整型线性规划求解都较难解决均匀型和非均匀型的权衡设计。7.时钟网格规划过程中涉及时钟主干线条规划问题，基于动态规划的时钟网格规划方法可将人为手工规划决策过程进行自动化求解，有效缩短关键参数决策过程，减少人为干预工作量，提升时钟网络设计效率。技术实现要素：8.基于上述背景，本发明提出了一种新的方法，可以极大地提高延迟受限的时钟网格合成效率。且基于动态规划算法，我们可以在布局阶段后自动完成复杂布局场景的网格拓扑设计。9.为实现上述目的，本发明提供了如下技术方案：基于动态规划的规则化时钟网格规划方法，包括如下步骤：s1、对布局后版图进行物理信息提取，得到版图的高度和宽度信息、时钟网格布线轨道信息，并建立时钟网格布线拓扑模型初始状态图；以最小布线轨道定义规则化窗口尺寸，然后基于规则化窗口去生成规格的初始窗口；s2、定义窗口归并规则，并收集版图中的时钟网格评价参数信息，包括最大时钟偏差值和时延；s3、基于动态规划算法对时钟网格进行并发归并，以生成时钟网格拓扑状态图和评价计算值，评价计算值的具体公式为：评价计算值，评价计算值的具体公式为：评价计算值，评价计算值的具体公式为：其中，表示时钟延迟的方差；表示当前窗口的线面积值；表示当前窗口的短接导线长度值，其为当前窗口区域中所有网格导线到汇点的曼哈顿距离的总和；表示可变因子权重；表示时钟网格窗口策略计数值取值范围；表示每个网格窗口的延迟值；表示的平均值；表示在与之间指定的数值范围；记录当前评分值，保留当前窗口评分最高的合并策略，并迭代计算其他窗口，直至时钟偏差值溢出；s4、筛选出最优评价计算值的时钟网格拓扑状态图，针对无时钟锚点区域进行时钟网格拆线，并完成无时钟锚点直连拓扑和时钟网格布线；s5、抽取寄生参数进行蒙特卡罗快速分析，评估实验结果，校正权重和策略，验证结果一致性，并输出时钟网格拓扑状态图。10.优选的，s2步骤具体过程如下：使初始并发节点数目与时钟网格布线拓扑模型图初始网格数目一致；然后对所有窗口组合进行遍历，得到不同窗口下所得子图组合的个数与排布，子图组合数量为：其中，为初始窗口规格；表示一种子图组合，；然后对子图进行蒙特卡罗快速分析，使用基于elmore延时模型估算最大时钟偏差值和时延。11.优选的，s3步骤中网格归并期间，物理信息输入包括布局尺寸信息、布线轨道、无时钟锚点区域s和窗口时延查找表tablemesh。12.本发明采用上述时钟网格规划方法，避免了时钟网格规划需要人为手工决策的不便，提高了时钟网格规划的效率与可靠性，并优化了时钟网格规划流程。附图说明13.图1为现有技术中时钟网格轨道细节图；图2为本发明技术路线及关键技术；图3为解析法网格窗口模型图；图4为初始网格规划状态s11示意图；图5为网格规划状态s12示意图；图6为网格规划状态s21示意图；图7为时钟网格区域移除示意图。具体实施方式14.以下结合附图和实施例对本发明的技术方案作进一步说明。15.如图2所示的基于动态规划的规则化时钟网格规划方法，具体流程如下。16.s1、对布局后版图进行物理信息提取，得到版图的高度和宽度信息、时钟网格布线轨道信息，并建立时钟网格布线拓扑初始状态图。17.进行窗口拓扑预定义，以最小布线轨道定义规则化窗口尺寸，即规则化窗口尺寸为。然后基于规则化窗口去生成规格的初始窗口，可以将窗口拓展到任意规格，并得到时钟网格布线拓扑初始状态图。初始窗口每行包括x个规则化窗口，每列包括y个规则化窗口，所有窗口的组合见表1。18.表1ꢀꢀ窗口组合列表s2、定义窗口归并规则，并收集版图中的时钟网格评价参数信息，包括最大时钟偏差值和时延等。19.s3:基于动态规划算法对时钟网格进行并发归并，以生成时钟网格拓扑状态图和评价计算值，评价计算值的具体公式为：评价计算值，评价计算值的具体公式为：评价计算值，评价计算值的具体公式为：其中，表示时钟延迟的方差；表示当前窗口的线面积值；表示当前窗口的短接导线长度值，其为当前窗口区域中所有网格导线到汇点的曼哈顿距离的总和；表示可变因子权重；表示时钟网格窗口策略计数值取值范围；表示每个网格窗口的延迟值；表示的平均值；表示在与之间指定的数值范围。20.记录当前评分值，保留当前窗口评分最高的合并策略，并迭代计算其他窗口，直至时钟偏差值溢出。21.s4、筛选出最优评价计算值的时钟网格拓扑状态图，针对无时钟锚点（sink点）区域进行时钟网格拆线，并完成无时钟锚点直连拓扑和时钟网格布线。22.s5、在相关窗口上执行快速蒙特卡罗分析，以确定是否满足必要的约束条件。在时钟网格路由阶段，根据时钟网格拓扑进行详细路由。在汇点直接连接拓扑和时钟路由完成后，可以进行精确的蒙特卡罗模拟，以评估实验结果，纠正权重和策略，确保结果在特定工艺条件下的一致性，并输出时钟网格拓扑图。23.具体地，s2步骤过程如下：使初始并发节点数目n与时钟网格布线拓扑模型图初始网格数目n一致。然后对所有窗口组合进行遍历，得到不同窗口下所得子图组合的个数与排布，子图组合数量为：其中，为初始窗口规格；表示一种子图组合，。24.然后对子图进行蒙特卡罗快速分析，使用基于elmore延时模型估算最大时钟偏差值和时延。25.具体地，s3步骤中，整个布局的轨迹信息等同于网格的初始状态如图4所示，表示要合并的网格行和列位置；图5中为水平方向合并的一种状态，图6中为垂直方向合并的另一种状态，虚线表示潜在的需要删除的网线。网格归并期间，物理信息输入包括布局尺寸信息、布线轨道、无时钟锚点区域s和窗口时延查找表tablemesh。26.具体地，s4步骤的时钟网格拆线，如图7所示，虚线表示要删除的导线。应移除不重要的网格段，以在不显著影响变化公差的情况下最小化网格线长度。27.综上，该方法避免了时钟网格规划过程中的人为手工决策，提高了时钟网格规划的效率与可靠性，优化了时钟网格规划流程。28.以上是本发明的具体实施方式，但本发明的保护范围不应局限于此。任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内，因此本发明的保护范围应以权利要求书所限定的保护范围为准。当前第1页12当前第1页12
技术领域：
：，尤其是涉及基于动态规划的规则化时钟网格规划方法。
背景技术：
：：2.多工艺角、时钟域和低功耗要求使得时钟分布网络（cdn）的设计成为一个具有挑战性的问题。除了影响soc的频率外，cdn所引起的功耗能够占到芯片总功耗的40%以上。而时钟分布网络的关键结果参数包括性能和功耗。性能以时钟偏移和时钟转换表示，需要设计者精确控制。时钟偏移是指根据同一时钟源的时钟汇点之间的延迟差。此外，还需考虑表示时钟信号从0到1的转换速率的转换约束。由于设计频率和电压通常不变，因此可以根据电容值统计计算功耗。相当多的工作仅计算时钟分配网络的导线长度，而未考虑导线宽度参数。目前已经出现了基于h树的全局时钟树结构和局部时钟树，它们能够精确控制延迟，而在网格设计中尚未看到。此外，网格的功耗开销需要进一步控制。3.时钟网格轨道细节如图1所示。tvm表示第m个垂直空间中的布线轨迹。thn表示第n个水平空间中的布线轨迹。每个网格窗口由不同方向上的轨迹相交形成。换句话说，每个网格窗口都会影响关联轨迹的状态。4.网格型时钟网络是抵抗工艺波动约束条件的理想拓扑结构，在较高主频要求和较先进工艺节点的大规模集成电路版图中具有明显优势。网格型时钟结构可作为层次化时钟网络的中间层，提升整个时钟网络的时序结果质量。5.目前时钟网格规划需要人为手工决策关键参数，而决策过程依赖迭代仿真，需要依据eda工具结果反馈和工程经验判定是否满足设计要求。针对时钟网格规划决策问题，现阶段存在基于聚类算法的时钟网格设计、基于线性规划算法的时钟网格设计，尚缺乏自动化程度较高的方法。6.针对时钟网格规划问题，无论是基于仿真经验值的规则化拓扑设计还是基于0-1整型线性规划求解都较难解决均匀型和非均匀型的权衡设计。7.时钟网格规划过程中涉及时钟主干线条规划问题，基于动态规划的时钟网格规划方法可将人为手工规划决策过程进行自动化求解，有效缩短关键参数决策过程，减少人为干预工作量，提升时钟网络设计效率。技术实现要素：8.基于上述背景，本发明提出了一种新的方法，可以极大地提高延迟受限的时钟网格合成效率。且基于动态规划算法，我们可以在布局阶段后自动完成复杂布局场景的网格拓扑设计。9.为实现上述目的，本发明提供了如下技术方案：基于动态规划的规则化时钟网格规划方法，包括如下步骤：s1、对布局后版图进行物理信息提取，得到版图的高度和宽度信息、时钟网格布线轨道信息，并建立时钟网格布线拓扑模型初始状态图；以最小布线轨道定义规则化窗口尺寸，然后基于规则化窗口去生成规格的初始窗口；s2、定义窗口归并规则，并收集版图中的时钟网格评价参数信息，包括最大时钟偏差值和时延；s3、基于动态规划算法对时钟网格进行并发归并，以生成时钟网格拓扑状态图和评价计算值，评价计算值的具体公式为：评价计算值，评价计算值的具体公式为：评价计算值，评价计算值的具体公式为：其中，表示时钟延迟的方差；表示当前窗口的线面积值；表示当前窗口的短接导线长度值，其为当前窗口区域中所有网格导线到汇点的曼哈顿距离的总和；表示可变因子权重；表示时钟网格窗口策略计数值取值范围；表示每个网格窗口的延迟值；表示的平均值；表示在与之间指定的数值范围；记录当前评分值，保留当前窗口评分最高的合并策略，并迭代计算其他窗口，直至时钟偏差值溢出；s4、筛选出最优评价计算值的时钟网格拓扑状态图，针对无时钟锚点区域进行时钟网格拆线，并完成无时钟锚点直连拓扑和时钟网格布线；s5、抽取寄生参数进行蒙特卡罗快速分析，评估实验结果，校正权重和策略，验证结果一致性，并输出时钟网格拓扑状态图。10.优选的，s2步骤具体过程如下：使初始并发节点数目与时钟网格布线拓扑模型图初始网格数目一致；然后对所有窗口组合进行遍历，得到不同窗口下所得子图组合的个数与排布，子图组合数量为：其中，为初始窗口规格；表示一种子图组合，；然后对子图进行蒙特卡罗快速分析，使用基于elmore延时模型估算最大时钟偏差值和时延。11.优选的，s3步骤中网格归并期间，物理信息输入包括布局尺寸信息、布线轨道、无时钟锚点区域s和窗口时延查找表tablemesh。12.本发明采用上述时钟网格规划方法，避免了时钟网格规划需要人为手工决策的不便，提高了时钟网格规划的效率与可靠性，并优化了时钟网格规划流程。附图说明13.图1为现有技术中时钟网格轨道细节图；图2为本发明技术路线及关键技术；图3为解析法网格窗口模型图；图4为初始网格规划状态s11示意图；图5为网格规划状态s12示意图；图6为网格规划状态s21示意图；图7为时钟网格区域移除示意图。具体实施方式14.以下结合附图和实施例对本发明的技术方案作进一步说明。15.如图2所示的基于动态规划的规则化时钟网格规划方法，具体流程如下。16.s1、对布局后版图进行物理信息提取，得到版图的高度和宽度信息、时钟网格布线轨道信息，并建立时钟网格布线拓扑初始状态图。17.进行窗口拓扑预定义，以最小布线轨道定义规则化窗口尺寸，即规则化窗口尺寸为。然后基于规则化窗口去生成规格的初始窗口，可以将窗口拓展到任意规格，并得到时钟网格布线拓扑初始状态图。初始窗口每行包括x个规则化窗口，每列包括y个规则化窗口，所有窗口的组合见表1。18.表1ꢀꢀ窗口组合列表s2、定义窗口归并规则，并收集版图中的时钟网格评价参数信息，包括最大时钟偏差值和时延等。19.s3:基于动态规划算法对时钟网格进行并发归并，以生成时钟网格拓扑状态图和评价计算值，评价计算值的具体公式为：评价计算值，评价计算值的具体公式为：评价计算值，评价计算值的具体公式为：其中，表示时钟延迟的方差；表示当前窗口的线面积值；表示当前窗口的短接导线长度值，其为当前窗口区域中所有网格导线到汇点的曼哈顿距离的总和；表示可变因子权重；表示时钟网格窗口策略计数值取值范围；表示每个网格窗口的延迟值；表示的平均值；表示在与之间指定的数值范围。20.记录当前评分值，保留当前窗口评分最高的合并策略，并迭代计算其他窗口，直至时钟偏差值溢出。21.s4、筛选出最优评价计算值的时钟网格拓扑状态图，针对无时钟锚点（sink点）区域进行时钟网格拆线，并完成无时钟锚点直连拓扑和时钟网格布线。22.s5、在相关窗口上执行快速蒙特卡罗分析，以确定是否满足必要的约束条件。在时钟网格路由阶段，根据时钟网格拓扑进行详细路由。在汇点直接连接拓扑和时钟路由完成后，可以进行精确的蒙特卡罗模拟，以评估实验结果，纠正权重和策略，确保结果在特定工艺条件下的一致性，并输出时钟网格拓扑图。23.具体地，s2步骤过程如下：使初始并发节点数目n与时钟网格布线拓扑模型图初始网格数目n一致。然后对所有窗口组合进行遍历，得到不同窗口下所得子图组合的个数与排布，子图组合数量为：其中，为初始窗口规格；表示一种子图组合，。24.然后对子图进行蒙特卡罗快速分析，使用基于elmore延时模型估算最大时钟偏差值和时延。25.具体地，s3步骤中，整个布局的轨迹信息等同于网格的初始状态如图4所示，表示要合并的网格行和列位置；图5中为水平方向合并的一种状态，图6中为垂直方向合并的另一种状态，虚线表示潜在的需要删除的网线。网格归并期间，物理信息输入包括布局尺寸信息、布线轨道、无时钟锚点区域s和窗口时延查找表tablemesh。26.具体地，s4步骤的时钟网格拆线，如图7所示，虚线表示要删除的导线。应移除不重要的网格段，以在不显著影响变化公差的情况下最小化网格线长度。27.综上，该方法避免了时钟网格规划过程中的人为手工决策，提高了时钟网格规划的效率与可靠性，优化了时钟网格规划流程。28.以上是本发明的具体实施方式，但本发明的保护范围不应局限于此。任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内，因此本发明的保护范围应以权利要求书所限定的保护范围为准。当前第1页12当前第1页12
再多了解一些
本文用于创业者技术爱好者查询，仅供学习研究，如用于商业用途，请联系技术所有人。
