一种基板管理控制中图像缩放系统及方法与流程

1.本发明涉及图像处理技术领域，具体涉及一种基板管理控制中图像缩放系统及方法。


背景技术：

2.bmc(baseboard management controller)基板管理控制器，可在本地和远程对服务器的运行状态进行管理，支持可视化控制台界面，可轻松对服务器进行硬件管理和故障排除。
3.kvm是bmc中的一个模块，主机通过pcie总线把图像数据传输给pcie控制器，pcie控制器分离出视频数据给vga模块，vga模块传输给本地模块显示，并把数字图像存储到ddr中。视频压缩模块根据视频帧率(一秒钟有多少幅图像)在ddr中把图像数据读出来，根据需求对图像进行缩放，然后再进行jpeg压缩，并把压缩后的数据再存储到ddr中，以太网控制器在ddr中读取到压缩后的图像数据，打包后通过以太网传输到远程终端，远程终端通过jpeg解压缩后显示图像数据。
4.图像缩放是将源图像中的像素点经过算法映射到目标图像的像素点的过程，即找出目标图像中的像素点pd(xd，yd)对应的源图像的像素点ps(xs，ys)，然后将源图像像素点填充到对应到目标图像的像素点，最终形成目标图像。
5.现有技术是指芯片设计实现的kvm中的实时图像缩放技术。现有技术方案是通过双线性差值法来进行图像缩放的技术。设scale_frac_bits是图像缩放的精度，比如scale_frac_bits＝12。如图1所示，源图像的像素大小高度为height0，宽度为width0，缩放后的图像像素大小高度为height，宽度为width，高度缩放倍数系数为：height_factor＝2scale_frac_bits*height0/height，宽度缩放倍数系数为：width_factor＝2scale_frac_bits*width0/width(其中*是乘号，/是除号)。缩放后的图像中的像素点pd(xd，yd)对应的源图像的像素点对应的源图像的像素点为：ps(xs，ys)。其中，
6.xs＝(xd*width_factor)》》scale_frac_bits。
7.ys＝(yd*height_factor)》》scale_frac_bits(其中*是乘号，》》是左移运算符)。
8.双线性差值滤波系数的计算公式如下：
9.表1
10.ps(xs，ys)ps(xs 1，ys)ps(xs，ys 1)ps(xs 1，ys 1)
11.如表1所示的4个像素点，ps(xs，ys)是根据上文公式得到的源图像中的像素点，ps(xs 1，ys)是它横向加1的像素点，ps(xs，ys 1)是它纵向加1的像素点，ps(xs 1，ys 1)是ps(xs，ys 1)横向加1的像素点,缩放后的图像中的像素点pd(xd，yd)由这4个像素点乘以不同的系数后相加得到。
12.首先计算缩放后的图像中的像素点pd(xd，yd)对应的源图像中的像素点ps(xs，ys)的小数位，并把这个小数位乘2scale_frac_bits整数。横向的数值xblend＝(xd*width_
factor)&(2scale_frac_bits-1),纵向的数值yblend＝(yd*height_factor)&(2scale_frac_bits-1)(这里的&是按位与符号，这样就得到了小数位并进行了整数化)。ps(xs，ys)的双线性滤波系数为：
13.coeff00＝(2scale_frac_bits-xblend)*(2scale_frac_bits-yblend)/2scale_frac_bits,ps(xs 1，ys)的双线性滤波系数coeff01＝xblend*(2scale_frac_bits-yblend)/2scale_frac_bits,ps(xs，ys 1)的双线性滤波系数为：
14.coeff10＝(2scale_frac_bits-xblend)*yblend/2scale_frac_bits,ps(xs 1，ys 1)的双线性滤波系数coeff11＝2scale_frac_bits-coeff00-coeff01-coeff10。缩放后的图像中的像素点pd(xd，yd)＝(coeff00*ps(xs，ys) coeff01*ps(xs 1，ys) coeff10*ps(xs，ys 1) coeff11*ps(xs 1，ys 1))/2scale_frac_bits。图像的每个像素点都是由rgb三个值组成，上面的过程是一个rgb中一个值的计算，其他两个按照同样的方式来计算。
15.由于现有技术对于放大时效果比较好，且计算量比较低，适合芯片或者fpga实现。对于缩小倍数大于2的情况，缩放效果比较差，会丢失掉很多细节导致图像质量变差，特别是一些文字和数字等不能辨识出，影响kvm远程显示的效果。在整数倍缩小时，每个缩放后的像素都是对应一个源图像像素，会丢失更多的细节，因为滤波系数coeff00有数据，其他三个都是0。
16.因此，针对问题，需要提出一种更优的基板管理控制中图像缩放方法，以提高图像辨识的细节，解决丢失细节的问题。


技术实现要素：

17.有鉴于此，本发明的目的在于提出一种改进的基板管理控制中图像缩放系统及方法，以解决缩小倍数大于2时图像质量变差无法辨识一下较小细节的问题，以解决缩小倍数是整数时图像质量变差，丢失细节的问题，在计算量没有显著增加的情况下，有利于芯片和fpga实现。
18.本发明的一方面，还提供了一种基板管理控制中图像缩放系统，其中包括：
19.图像获取模块，所述图像获取模块配置为对外部输入的图像进行采集的模块，根据内部需求转换成所需要的格式；
20.缩放参数配置模块，所述缩放参数配置模块配置为根据输入和输出图像大小计算出缩放倍数；
21.横向输出对应输入位置计算模块，所述横向输出对应输入位置计算模块配置为根据输出图像的横向位置计算输入图像对应位置的模块；
22.横向滤波系数计算模块，所述横向滤波系数计算模块配置为计算横向的4个滤波系数；
23.横向缩放模块，所述横向缩放模块配置为对输入图像进行横向缩放的模块；
24.图像缓存模块，所述图像缓存模块配置为对横向缩放后的中间图像进行缓存的模块；
25.纵向输出对应输入位置计算模块，所述纵向输出对应输入位置计算模块配置为根据输出图像的纵向位置计算输入图像对应位置的模块；
26.纵向滤波系数计算模块，所述纵向滤波系数计算模块配置为计算纵向的4个滤波
系数；
27.纵向缩放模块，所述纵向缩放模块配置为对中间图像进行纵向缩放的模块；
28.图像输出模块，所述图像输出模块配置为把缩放后的图像输出的模块；
29.横向和纵向缩放模块，所述横向和纵向缩放模块配置为根据需要缩放的图像格式来缩放。
30.在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述缩放参数配置模块基于软件层或硬件层实现，当图像缩放的精度为scale_frac_bits，scale_frac_bits＝12时，源图像的像素大小高度为height0，宽度为width0，缩放后的图像像素大小高度为height，宽度为width，高度缩放倍数系数height_factor＝2
scale_frac_bits
*height0/height,宽度缩放倍数系数width_factor＝2
scale_frac_bits
*width0/width，其中*是乘号，/是除号。
31.在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述横向输出对应输入位置计算模块中，xd为输出图像横向位置，则对应的输入图像横向位置xs＝(xd*width_factor)》》scale_frac_bits，其中*是乘号，》》是左移运算符。
32.在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述横向滤波系数计算模块中，当width_factor小于2
scale_frac_bits 1
时，对应每个输出像素点都需要计算得到滤波系数，xd为当前输出像素点的横向位置值，计算时，计算：
33.x
blend
＝(xd*width_factor)&(2
scale_frac_bits-1),f00＝0,f01＝2
scale_frac_bits-x
blend
，f02＝x
blend
，f03＝0；当width_factor大于等于2
scale_frac_bits 1
时，4个滤波系数在整帧图像都固定不变，f00＝2
scale_frac_bits-2
,f01＝2
scale_frac_bits-2
,f02＝2
scale_frac_bits-2
,f03＝2
scale_frac_bits-2
，横向4个滤波系数的和都为2
scale_frac_bits
。
34.在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述横向缩放模块中，根据给的输入图像位置xs，取xs-1，xs，xs 1和xs 2四个像素值分别和f00、f01、f02、f03四个滤波系数进行计算得到横向缩放后的像素值；像素值pm(xd,ys)＝(f00*ps(xs-1，ys) f01*ps(xs，ys) f02*ps(xs 1，ys) f03*ps(xs 2，ys))/2
scale_frac_bits
。
35.在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述图像缓存模块在缓存满足4行后，开始同时读取1到4行的数据，每次读取4个像素，这4个像素的横坐标一致；将这4个数据传输给纵向缩放模块，读取完这4行后再读取2到5行的数据，每次读取4个像素，这4个像素的横坐标一致；重复上述读取方式直到一帧图像缓存和读取完毕。
36.在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述纵向输出对应输入位置计算模块中，yd为输出图像纵向位置，则对应的输入图像纵向位置ys＝(yd*height_factor)》》scale_frac_bits，其中*是乘号，》》是左移运算符。
37.在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述纵向滤波系数计算模块中，当height_factor小于2
scale_frac_bits 1
时，对应每行输出像素点都需要计算得到滤波系数，yd为当前输出像素点的横向位置值；计算时，计算：
38.y
blend
＝(yd*height_factor)&(2
scale_frac_bits-1),f10＝0,f11＝2
scale_frac_bits-y
blend
，f12＝y
blend
，f03＝0；当height_factor大于等于2
scale_frac_bits 1
时，4个滤波系数在整帧图像都固定不变，f10＝2
scale_frac_bits-2
,f11＝2
scale_frac_bits-2
,f12＝2
scale_frac_bits-2
,f13＝2
scale_frac_bits-2
；纵向4个滤波系数的和都为2
scale_frac_bits
。
39.在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述纵向缩放模块用于根据给的中间图像位置ys，取缓存模块传输的ys-1，ys，ys 1和ys 2四个像素值分别和f10、f11、f12、f13四个滤波系数进行计算得到纵向缩放后的像素值，得像素值pm(xd,yd)＝(f10*pm(xd，ys-1) f11*pm(xd，ys) f12*pm(xd，ys 1) f13*pm(xd，ys 2))/2
scale_frac_bits
。
40.基于上述目的，另一方面，本发明提供了一种基板管理控制中图像缩放方法，其中该方法包括以下步骤：
41.步骤1、对外部输入的图像进行采集，根据内部需求转换成所需要的格式，根据输入和输出图像大小计算出缩放倍数；
42.步骤2、根据输出图像的横向位置计算输入图像对应位置，计算横向的4个滤波系数，对输入图像进行横向缩放，并对横向缩放后的中间图像进行缓存；
43.步骤3、根据输出图像的纵向位置计算输入图像对应位置，计算纵向的4个滤波系数，对中间图像进行纵向缩放；
44.步骤4、把缩放后的图像输出，根据需要缩放的图像格式来缩放。
45.作为本发明的进一步方案，对外部输入的图像进行采集，先进行横向缩放，得到中间图像，再对中间图像进行纵向缩放，在横向缩放时，宽度缩放系数width_factor小于2
scale_frac_bits 1
时，采用双线性滤波；
46.其中，双线性滤波只在横向计算，只采用ps(xs，ys)和ps(xs 1，ys)，大于等于2
scale_frac_bits 1
时，采用固定的滤波系数，并且采用横向4个像素点。
47.作为本发明的进一步方案，在横向缩放后，再进行纵向缩放，高度缩放系数height_factor小于2
scale_frac_bits 1
时，采用双线性滤波；
48.其中，双线性滤波只在纵向计算，只采用pm(xd,ys)和pm(xd,ys 1),大于等于2
scale_frac_bits 1
时，采用固定的滤波系数，并且采用纵向向4个像素点。
49.本发明的再一方面，还提供了一种计算机可读存储介质，存储有计算机程序指令，该计算机程序指令被执行时实现上述任一项根据本发明的基板管理控制中图像缩放方法。
50.本发明的又一方面，还提供了一种计算机设备，包括存储器和处理器，该存储器中存储有计算机程序，该计算机程序被处理器执行时执行上述任一项根据本发明的基板管理控制中图像缩放方法。
51.本发明至少具有以下有益技术效果：本发明提出了一种soc基板管理控制中图像缩放方法，采用横向和纵向单独缩放的方式来进行图像缩放，在横向和纵向都根据缩放倍数采用两种滤波系数，当横向和纵向缩小倍数都小于2时，和双线性滤波缩放的效果的一致的，当横向缩小倍数大于等于2，纵向缩小倍数小于2，横向进行4个像素均值滤波，并且比之前多引入2个像素，保留细节增多并且相对于单纯的双线性滤波，整数倍不会只采用1个像素，纵向缩小倍数大于等于2和都大于等于2时都能提高缩放效果。
附图说明
52.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以
根据这些附图获得其他的实施例。
53.在图中：
54.图1示出了现有技术是中实现的kvm中的实时图像缩放技术的图像缩放示意图；
55.图2示出了根据本发明的基板管理控制中图像缩放方法中横向缩放得到中间图像在纵向缩放的示意图；
56.图3示出了根据本发明的基板管理控制中图像缩放系统的实施例的示意性框图；
57.图4示出了根据本发明的实现基板管理控制中图像缩放方法的计算机可读存储介质的实施例的示意图；
58.图5示出了根据本发明的实现基板管理控制中图像缩放方法的计算机设备的实施例的硬件结构示意图；
59.图6示出了根据本发明的芯片的实施例的框架的示意图。
具体实施方式
60.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
61.需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。
62.简单地说，由于现有技术对于放大时效果比较好，且计算量比较低，适合芯片或者fpga实现。对于缩小倍数大于2的情况，缩放效果比较差，会丢失掉很多细节导致图像质量变差，特别是一些文字和数字等不能辨识出，影响kvm远程显示的效果。在整数倍缩小时，每个缩放后的像素都是对应一个源图像像素，会丢失更多的细节，因为滤波系数coeff00有数据，其他三个都是0。
63.本发明提出一种改进的基板管理控制中图像缩放系统及方法，以解决缩小倍数大于2时图像质量变差无法辨识一下较小细节的问题，以解决缩小倍数是整数时图像质量变差，丢失细节的问题，在计算量没有显著增加的情况下，有利于芯片和fpga实现；提高了图像辨识的细节，解决了丢失细节的问题。
64.为此，本发明的第一方面，提供了一种基板管理控制中图像缩放方法，对比现有技术，如图2所示先进行横向缩放，得到中间图像，再对中间图像进行纵向缩放。
65.如表2所示在横向缩放时，宽度缩放系数width_factor小于2
scale_frac_bits 1
时(也就是横向缩小2倍以内)采用双线性滤波，双线性滤波只在横向计算，只采用ps(xs，ys)和ps(xs 1，ys)，大于等于2
scale_frac_bits 1
时，采用固定的滤波系数，并且采用横向4个像素点。
66.表2
67.ps(xs-1，ys)ps(xs，ys)ps(xs 1，ys)ps(xs 2，ys)
68.如表3所示再进行纵向缩放，高度缩放系数height_factor小于2
scale_frac_bits 1
时(也就是纵向缩小2倍以内)采用双线性滤波，双线性滤波只在纵向计算，只采用pm(xd,ys)和pm(xd,ys 1),大于等于2
scale_frac_bits 1
时，采用固定的滤波系数，并且采用纵向向4个像素
点。
69.表3
[0070][0071][0072]
因此，本发明实施例中，该基板管理控制中图像缩放方法，包括以下步骤：
[0073]
步骤1、对外部输入的图像进行采集，根据内部需求转换成所需要的格式，根据输入和输出图像大小计算出缩放倍数；
[0074]
步骤2、根据输出图像的横向位置计算输入图像对应位置，计算横向的4个滤波系数，对输入图像进行横向缩放，并对横向缩放后的中间图像进行缓存；
[0075]
步骤3、根据输出图像的纵向位置计算输入图像对应位置，计算纵向的4个滤波系数，对中间图像进行纵向缩放；
[0076]
步骤4、把缩放后的图像输出，根据需要缩放的图像格式来缩放。
[0077]
在本发明实施例中，对外部输入的图像进行采集，先进行横向缩放，得到中间图像，再对中间图像进行纵向缩放，在横向缩放时，宽度缩放系数width_factor小于2
scale_frac_bits 1
时，采用双线性滤波；其中，双线性滤波只在横向计算，只采用ps(xs，ys)和ps(xs 1，ys)，大于等于2
scale_frac_bits 1
时，采用固定的滤波系数，并且采用横向4个像素点。
[0078]
在本发明实施例中，在横向缩放后，再进行纵向缩放，高度缩放系数height_factor小于2
scale_frac_bits 1
时，采用双线性滤波；其中，双线性滤波只在纵向计算，只采用pm(xd,ys)和pm(xd,ys 1),大于等于2
scale_frac_bits 1
时，采用固定的滤波系数，并且采用纵向向4个像素点。
[0079]
在本发明一些实施例中，缩放的具体实现如下：
[0080]
步骤101、对外部输入的图像进行采集，先进行横向缩放，判断缩放倍数width_factor是否小于2
scale_frac_bits 1
，如果是，进行步骤2，否则进入步骤3；
[0081]
步骤102、f00＝0,f01＝2
scale_frac_bits-x
blend
,f02＝x
blend
,f03＝0；
[0082]
步骤103、f00＝2
scale_frac_bits-2
,f01＝2
scale_frac_bits-2
,f02＝2
scale_frac_bits-2
,f03＝2
scale_frac_bits-2
；
[0083]
步骤104、pm(xd,ys)＝(f00*ps(xs-1，ys) f01*ps(xs，ys) f02*ps(xs 1，ys)
f03*ps(xs 2，ys))/2
scale_frac_bits
；
[0084]
步骤105、进行纵向缩放，判断缩放倍数height_factor是否小于2
scale_frac_bits 1
，如果是，进行步骤6，否则进入步骤7；
[0085]
步骤106、f10＝0,f11＝2
scale_frac_bits-y
blend
,f12＝y
blend
,f13＝0；
[0086]
步骤107、f10＝2
scale_frac_bits-2
,f11＝2
scale_frac_bits-2
,f12＝2
scale_frac_bits-2
,f13＝2
scale_frac_bits-2
；
[0087]
步骤108、pd(xd,yd)＝(f10*pm(xd，ys-1) f11*pm(xd，ys) f12*pm(xd，ys 1) f13*pm(xd，ys 2))/2
scale_frac_bits
。
[0088]
本发明把图像缩放分成了横向和纵向两次缩放，并且会根据不同的缩放倍数，采用不同的滤波方式，提高了图像的缩放质量，并没有增大计算量，适合在fpga和芯片设计中来进行实时的图像缩放。
[0089]
本发明的第二方面，还提供了一种基板管理控制中图像缩放系统。本发明可以应用于fpga实现的图像缩放或者芯片设计的图像缩放。图像缩放的整体方案参考图3。该系统包括：
[0090]
图像获取模块，所述图像获取模块配置为对外部输入的图像进行采集的模块，根据内部需求转换成所需要的格式；
[0091]
缩放参数配置模块，所述缩放参数配置模块配置为根据输入和输出图像大小计算出缩放倍数；
[0092]
横向输出对应输入位置计算模块，所述横向输出对应输入位置计算模块配置为根据输出图像的横向位置计算输入图像对应位置的模块；
[0093]
横向滤波系数计算模块，所述横向滤波系数计算模块配置为计算横向的4个滤波系数；
[0094]
横向缩放模块，所述横向缩放模块配置为对输入图像进行横向缩放的模块；
[0095]
图像缓存模块，所述图像缓存模块配置为对横向缩放后的中间图像进行缓存的模块；
[0096]
纵向输出对应输入位置计算模块，所述纵向输出对应输入位置计算模块配置为根据输出图像的纵向位置计算输入图像对应位置的模块；
[0097]
纵向滤波系数计算模块，所述纵向滤波系数计算模块配置为计算纵向的4个滤波系数；
[0098]
纵向缩放模块，所述纵向缩放模块配置为对中间图像进行纵向缩放的模块；
[0099]
图像输出模块，所述图像输出模块配置为把缩放后的图像输出的模块；
[0100]
横向和纵向缩放模块，所述横向和纵向缩放模块配置为根据需要缩放的图像格式来缩放。
[0101]
在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述缩放参数配置模块基于软件层或硬件层实现，当图像缩放的精度为scale_frac_bits，scale_frac_bits＝12时，源图像的像素大小高度为height0，宽度为width0，缩放后的图像像素大小高度为height，宽度为width，高度缩放倍数系数height_factor＝2
scale_frac_bits
*height0/height,宽度缩放倍数系数width_factor＝2
scale_frac_bits
*width0/width，其中*是乘号，/是除号。
[0102]
在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述横向输出对应输入位置计算模块中，xd为输出图像横向位置，则对应的输入图像横向位置xs＝(xd*width_factor)》》scale_frac_bits，其中*是乘号，》》是左移运算符。
[0103]
在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述横向滤波系数计算模块中，当width_factor小于2
scale_frac_bits 1
时，对应每个输出像素点都需要计算得到滤波系数，xd为当前输出像素点的横向位置值，计算时，计算：
[0104]
x
blend
＝(xd*width_factor)&(2
scale_frac_bits-1),f00＝0,f01＝2
scale_frac_bits-x
blend
，f02＝x
blend
，f03＝0；当width_factor大于等于2
scale_frac_bits 1
时，4个滤波系数在整帧图像都固定不变，f00＝2
scale_frac_bits-2
,f01＝2
scale_frac_bits-2
,f02＝2
scale_frac_bits-2
,f03＝2
scale_frac_bits-2
，横向4个滤波系数的和都为2
scale_frac_bits
。
[0105]
在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述横向缩放模块中，根据给的输入图像位置xs，取xs-1，xs，xs 1和xs 2四个像素值分别和f00、f01、f02、f03四个滤波系数进行计算得到横向缩放后的像素值；像素值pm(xd,ys)＝(f00*ps(xs-1，ys) f01*ps(xs，ys) f02*ps(xs 1，ys) f03*ps(xs 2，ys))/2
scale_frac_bits
。
[0106]
在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述图像缓存模块在缓存满足4行后，开始同时读取1到4行的数据，每次读取4个像素，这4个像素的横坐标一致；将这4个数据传输给纵向缩放模块，读取完这4行后再读取2到5行的数据，每次读取4个像素，这4个像素的横坐标一致；重复上述读取方式直到一帧图像缓存和读取完毕。
[0107]
在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述纵向输出对应输入位置计算模块中，yd为输出图像纵向位置，则对应的输入图像纵向位置ys＝(yd*height_factor)》》scale_frac_bits，其中*是乘号，》》是左移运算符。
[0108]
在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述纵向滤波系数计算模块中，当height_factor小于2
scale_frac_bits 1
时，对应每行输出像素点都需要计算得到滤波系数，yd为当前输出像素点的横向位置值；计算时，计算：
[0109]yblend
＝(yd*height_factor)&(2
scale_frac_bits-1),f10＝0,f11＝2
scale_frac_bits-y
blend
，f12＝y
blend
，f03＝0；当height_factor大于等于2
scale_frac_bits 1
时，4个滤波系数在整帧图像都固定不变，f10＝2
scale_frac_bits-2
,f11＝2
scale_frac_bits-2
,f12＝2
scale_frac_bits-2
,f13＝2
scale_frac_bits-2
；纵向4个滤波系数的和都为2
scale_frac_bits
。
[0110]
在根据本发明的基板管理控制中图像缩放系统的一些实施例中，所述纵向缩放模块用于根据给的中间图像位置ys，取缓存模块传输的ys-1，ys，ys 1和ys 2四个像素值分别和f10、f11、f12、f13四个滤波系数进行计算得到纵向缩放后的像素值，得像素值pm(xd,yd)＝(f10*pm(xd，ys-1) f11*pm(xd，ys) f12*pm(xd，ys 1) f13*pm(xd，ys 2))/2
scale_frac_bits
。
[0111]
其中，横向和纵向缩放模块在本实施例里都是3个，每个对应r、g、b值，但不仅限于rgb值或3个，可以根据需要缩放的图像格式来变化，比如缩放灰度图像只需要例化横向和纵向缩放模块1个。
[0112]
本发明采用横向和纵向单独缩放的方式来进行图像缩放，在横向和纵向都根据缩放倍数采用两种滤波系数，当横向和纵向缩小倍数都小于2时，和双线性滤波缩放的效果的一致的，当横向缩小倍数大于等于2，纵向缩小倍数小于2，横向进行4个像素均值滤波，并且
比之前多引入2个像素，保留细节增多并且相对于单纯的双线性滤波，整数倍不会只采用1个像素，纵向缩小倍数大于等于2和都大于等于2时都能提高缩放效果。
[0113]
本发明实施例的第三个方面，还提供了一种计算机可读存储介质，图4示出了根据本发明实施例提供的基板管理控制中图像缩放方法的计算机可读存储介质的示意图。如图4所示，计算机可读存储介质300存储有计算机程序指令310，该计算机程序指令310可以被处理器执行。该计算机程序指令310被执行时实现上述任意一项实施例的方法。
[0114]
应当理解，在相互不冲突的情况下，以上针对根据本发明的基板管理控制中图像缩放方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的基板管理控制中图像缩放系统和存储介质。
[0115]
本发明实施例的第四个方面，还提供了一种计算机设备400，包括存储器420和处理器410，该存储器中存储有计算机程序，该计算机程序被该处理器执行时实现上述任意一项实施例的方法。
[0116]
如图5所示，为本发明提供的执行基板管理控制中图像缩放方法的计算机设备的一个实施例的硬件结构示意图。以如图5所示的计算机设备400为例，在该计算机设备中包括一个处理器410以及一个存储器420，并还可以包括：输入装置430和输出装置440。处理器410、存储器420、输入装置430和输出装置440可以通过总线或者其他方式连接，图5中以通过总线连接为例。输入装置430可接收输入的数字或字符信息，以及产生与基板管理控制中图像缩放有关的信号输入。输出装置440可包括显示屏等显示设备。
[0117]
存储器420作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本技术实施例中的资源监控方法对应的程序指令/模块。存储器420可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储资源监控方法的使用所创建的数据等。此外，存储器420可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器420可选包括相对于处理器410远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
[0118]
处理器410通过运行存储在存储器420中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的资源监控方法。
[0119]
本发明实施例的第五个方面，还提供了一种根据上述任一项根据本发明的基板管理控制中图像缩放方法进行测试的芯片500。图6示出了根据本发明的芯片500的框架的示意图。如图6所示，在该实施例中，芯片500的架构中具有cpu复位向量寄存器510、cpu释放控制管脚520、cpu释放控制寄存器530、调试接口540，其中
[0120]
所述cpu复位向量寄存器510用于控制cpu释放后读取并执行的指令的地址；
[0121]
所述cpu释放控制寄存器520用于控制芯片500上电时的cpu释放；
[0122]
所述cpu释放控制管脚530用于控制所述cpu释放控制寄存器520的有效性；
[0123]
所述调试接口540用于读写片上ram和各寄存器以执行芯片的测试。
[0124]
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进
行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
[0125]
最后需要说明的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦写可编程rom(eeprom)或快闪存储器。易失性存储器可以包括随机存取存储器(ram)，该ram可以充当外部高速缓存存储器。作为例子而非限制性的，ram可以以多种形式获得，比如同步ram(dram)、动态ram(dram)、同步dram(sdram)、双数据速率sdram(ddr sdram)、增强sdram(esdram)、同步链路dram(sldram)、以及直接rambus ram(drram)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
[0126]
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp和/或任何其它这种配置。
[0127]
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
[0128]
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
[0129]
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。