一种集成电路图生成的方法、装置、电子设备及存储介质与流程

1.本技术涉及电子技术领域，具体地涉及一种集成电路图生成的方法、装置、电子设备及存储介质。


背景技术：

2.随着集成电路制造工艺的丰富及工艺节点的发展，集成电路设计公司有了更多的工艺选择。集成电路设计公司在开发新产品的过程中，将已有的成熟集成电路图，从一种工艺迁移到另一种工艺上，可以有效缩短集成电路图设计时间，加快项目进度。
3.现有技术中一种电路图迁移方法为：在电子设计自动化(electronic design automation，eda)工具中导出原始集成电路图对应的几何数据标准(geometry data standard，gds)文件；然后根据目标工艺对gds文件进行调整，使得调整后的gds文件符合目标工艺；最后，将调整后的gds文件导入eda工具生成目标集成电路图，有效缩短目标集成电路图的设计时间。
4.但是，在eda工具中导出gds文件的过程中，会丢失原始集成电路图中各种对象的类和属性信息，导致重新生成的目标集成电路图只是图形的组合，只能作为一个整体进行操作，不便于对目标集成电路的修改。


技术实现要素：

5.有鉴于此，本技术提供一种集成电路图生成的方法、装置、电子设备及存储介质，以利于解决现有技术中在eda工具中导出gds文件的过程中，会丢失原始集成电路图中各种对象的类和属性信息，导致重新生成的目标集成电路图只是图形的组合，只能作为一个整体进行操作，不便于对目标集成电路的修改的问题。
6.第一方面，本技术实施例提供了一种集成电路图生成的方法，包括：
7.遍历原始集成电路图中的原始数据；
8.根据原始数据和目标数据的映射关系，将所述原始数据调整为目标数据；
9.根据所述目标数据生成目标集成电路图。
10.在一种可能的实现方式中，所述原始集成电路图和所述目标集成电路图对应不同的工艺设计套件pdk、器件的属性描述文件cdf、图层匹配文件layermap一种或多种组合。
11.在一种可能的实现方式中，所述原始集成电路图和所述目标集成电路图对应不同的制程，所述原始集成电路图中包括与制程相关联的第一原始数据，所述根据原始数据和目标数据的映射关系，将所述原始数据调整为目标数据，包括：
12.根据所述原始集成电路图和所述目标集成电路图之间的制程缩放倍率对所述第一原始数据进行缩放，获得第一目标数据。
13.采用本技术实施例提供的技术方案，当原始工艺和目标工艺对应不同的制程时，在将原始集成电路图由原始工艺迁移至目标工艺的过程中，可以根据制程的变化对第一原始数据进行缩放，以满足目标工艺的制程要求。例如，第一原始数据为器件数据，在将原始
集成电路图由原始工艺迁移至目标工艺的过程中，可以根据制程的变化对原始集成电路图中的器件数据进行缩放。
14.在一种可能的实现方式中，所述根据所述原始集成电路图和所述目标集成电路图之间的制程缩放倍率对所述第一原始数据进行缩放，获得第一目标数据，包括：
15.根据所述原始集成电路图和所述目标集成电路图之间的制程缩放倍率对所述第一原始数据进行缩放，获得中间数据；
16.根据所述目标集成电路图的格点步长，将所述中间数据向上取整或向下取整为所述格点步长的整数倍，获得第一目标数据。
17.采用本技术实施例提供的技术方案，当原始工艺和目标工艺对应不同的制程时，在将原始集成电路图由原始工艺迁移至目标工艺的过程中，不仅可以根据制程的变化对第一原始数据进行缩放，而且可以使得迁移至目标工艺的第一目标数据满足格点步长的整数倍的要求，即on-grid。例如，第一原始数据为mos管的宽度和长度，在将原始集成电路图由原始工艺迁移至目标工艺的过程中，不仅可以根据制程的变化对原始集成电路图中mos管的宽度和长度进行缩放，而且可以使得迁移至目标工艺的mos管的宽度和长度满足格点步长的整数倍的要求。
18.在一种可能的实现方式中，所述根据所述目标集成电路图的格点步长，将所述中间数据向上取整或向下取整为所述格点步长的整数倍，获得第一目标数据，包括：
19.若所述中间数据向上取整为所述格点步长的整数倍与所述中间数据的差值小于所述中间数据向下取整为所述格点步长的整数倍与所述中间数据的差值，则将所述中间数据向上取整为所述格点步长的整数倍，获得第一目标数据；
20.若所述中间数据向上取整为所述格点步长的整数倍与所述中间数据的差值大于所述中间数据向下取整为所述格点步长的整数倍与所述中间数据的差值，则将所述中间数据向上取整为所述格点步长的整数倍，获得第一目标数据。
21.采用本技术实施例提供的技术方案，当原始工艺和目标工艺对应不同的制程时，在将原始集成电路图由原始工艺迁移至目标工艺的过程中，不仅可以使得迁移至目标工艺的第一目标数据满足格点步长的整数倍的要求，而且可以确保第一目标数据为最接近缩放后第一原始数据的格点步长的整数倍。
22.在一种可能的实现方式中，所述原始集成电路图中包括第二原始数据，且所述原始集成电路图中的第二原始数据与所述目标集成电路图中的第二目标数据相同，所述根据原始数据和目标数据的映射关系，将所述原始数据调整为目标数据，包括：
23.将所述第二原始数据作为所述第二目标数据。
24.采用本技术实施例提供的技术方案，在将原始集成电路图由原始工艺迁移至目标工艺的过程中，对于与制程不存在关联的第二原始数据，无需考虑制程的变化，直接将原始工艺中的第二原始数据作为目标工艺中的第二目标数据，确保工艺迁移的过程中，第二原始数据不会丢失。例如，第二原始数据为文字注释等信息，在将将原始集成电路图由原始工艺迁移至目标工艺的过程中，可以确保原始集成电路图中的文字注释等信息不会丢失。
25.在一种可能的实现方式中，所述原始集成电路图中包括第三原始数据，且所述原始集成电路图中的第三原始数据与所述目标集成电路图中的第三目标数据相对应，所述根据原始数据和目标数据的映射关系，将所述原始数据调整为目标数据，包括：
26.根据第三原始数据和第三目标数据的对应关系，将所述第三原始数据调整为所述第三目标数据。
27.采用本技术实施例提供的技术方案，在将原始集成电路图由原始工艺迁移至目标工艺的过程中，将原始工艺中的第三原始数据替换为目标工艺中的第三目标数据，以满足目标工艺的要求。
28.在一种可能的实现方式中，在所述根据原始数据和目标数据的映射关系，将所述原始数据调整为目标数据之前，所述方法还包括：
29.根据所述原始集成电路图和所述目标集成电路图的设计工艺，配置所述原始数据和目标数据的映射关系。
30.在一种可能的实现方式中，所述原始数据包括原始参数化单元pcell数据、原始连线图形数据、原始通孔数据和/或原始标签数据；
31.所述目标数据包括目标参数化单元pcell数据、目标连线图形数据、目标通孔数据和/或目标标签数据。
32.采用本技术实施例提供的技术方案，可以确保重建的目标集成电路图中包括参数化单元pcell数据、连线图形数据、通孔数据和标签数据，若缺少上述数据，将导致目标集成电路图无法准确生成。
33.第二方面，本技术实施例提供了一种集成电路图生成的装置，包括：
34.遍历单元，用于遍历原始集成电路图中的原始数据；
35.调整单元，用于根据原始数据和目标数据的映射关系，将所述原始数据调整为目标数据；
36.生成单元，用于根据所述目标数据生成目标集成电路图，其中，所述原始集成电路图和所述目标集成电路图对应不同的设计工艺。
37.在一种可能的实现方式中，所述装置还包括：
38.配置单元，用于根据所述原始集成电路图和所述目标集成电路图的设计工艺，配置所述原始数据和目标数据的映射关系。
39.第三方面，本技术实施例提供了一种电子设备，包括：
40.处理器；
41.存储器；
42.以及计算机程序，其中所述计算机程序被存储在所述存储器中，所述计算机程序包括指令，当所述指令被所述处理器执行时，使得所述电子设备执行第一方面中任意一项所述的方法。
43.第四方面，本技术实施例提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行第一方面中任意一项所述的方法。
44.采用本技术实施例提供的技术方案，在将集成电路图由原始工艺迁移至目标工艺后，可以保留原始集成电路图中各种对象的类和属性信息，便于设计人员对目标集成电路图进行分析和调整。
附图说明
45.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
46.图1为本技术实施例提供的一种集成电路图生成的方法流程示意图；
47.图2为本技术实施例提供的一种原始pdk和目标pdk的映射关系示意图；
48.图3为本技术实施例提供的一种原始数据与目标数据的映射关系示意图；
49.图4为本技术实施例提供的一种器件x对应的原始pcell与目标pcell之间的映射关系示意图；
50.图5为本技术实施例提供的一种原始连线图形x与目标连线图形x之间的映射关系示意图；
51.图6为本技术实施例提供的一种原始通孔x与目标通孔x之间的映射关系示意图；
52.图7为本技术实施例提供的一种原始标签x与目标标签x之间的映射关系示意图；
53.图8为本技术实施例提供的一种集成电路图生成的装置结构框图；
54.图9为本技术实施例提供的一种电子设备的结构示意图。
具体实施方式
55.为了更好的理解本技术的技术方案，下面结合附图对本技术实施例进行详细描述。
56.应当明确，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
57.在本技术实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
58.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，甲和/或乙，可以表示：单独存在甲，同时存在甲和乙，单独存在乙这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
59.参见图1，为本技术实施例提供的一种集成电路图生成的方法流程示意图。如图1所示，其主要包括以下步骤。
60.步骤s101：遍历原始集成电路图中的原始数据。
61.为了便于说明，在本技术实施例中，将迁移前、已有的集成电路图称为“原始集成电路图”；将迁移后、生成的集成电路图称为“目标集成电路图”。在一些可能的实现方式中，原始集成电路图也可能称为原始版图；目标集成电路图也可能称为目标版图。可理解，原始集成电路图和目标集成电路图对应不同的设计工艺，其中，“不同的设计工艺”是指不同的设计规则，其可能对应相同的制程，也可能对应不同的制程。
62.示例性的，原始集成电路图为公司a的55nm设计工艺，目标集成电路图为公司b的55nm设计工艺；原始集成电路图为公司a的55nm设计工艺，目标集成电路图为公司b的40nm
设计工艺；原始集成电路图为公司a的40nm工艺，目标集成电路图为公司b的55nm工艺；原始集成电路图为公司a的55nm设计工艺，目标集成电路图为公司a的40nm设计工艺等。
63.在eda工具中，原始集成电路图包括相对应的原始数据包，目标集成电路图包括相对应的目标数据包。可理解，原始数据包为符合原始工艺(原始集成电路图对应的设计工艺)的设计规则的数据包；目标数据包为符合目标工艺(目标集成电路图对应的设计工艺)的设计规则的数据包。可理解，为了将原始集成电路图由原始工艺迁移至目标工艺，需要将原始数据包中的原始数据调整为符合目标工艺的设计规则的目标数据。因此，在本技术实施例中首先遍历原始集成电路图中的原始数据。
64.具体实现中，原始数据包和目标数据包可以为工艺设计套件(process design kit，pdk)、器件的属性描述文件(component description format，cdf)和/或图层匹配文件(layermap)。相应地，原始集成电路图和目标集成电路图对应不同的设计工艺，具体可以为：原始集成电路图和目标集成电路图对应不同的工艺设计套件pdk、器件的属性描述文件cdf和/或图层匹配文件layermap。其中，pdk为晶圆厂定义的一套反映工艺的数据包，定义了晶体管电阻电容等器件的符号和仿真模型，以及版图设计用的层次、通孔的参数、设计规则等，是设计公司用来做集成电路设计和物理验证的依据。cdf定义了器件的类型、名称、参数，以及参数调用关系函数集、器件模型、器件的各种视图格式等。
65.步骤s102：根据原始数据和目标数据的映射关系，将原始数据调整为目标数据。
66.在本技术实施例中，原始工艺对应的原始数据包和目标工艺对应的目标数据包具有特定的映射关系。相应地，原始数据包中的原始数据与目标数据包中的目标数据具有特定的映射关系。因此，可以根据原始数据和目标数据的映射关系，将符合原始工艺的原始数据调整为符合目标工艺的目标数据。
67.参见图2，为本技术实施例提供的一种原始pdk和目标pdk的映射关系示意图。其中，原始pdk为原始集成电路对应的pdk，目标pdk为目标集成电路对应的pdk。如图2所示，原始pdk中的原始数据与目标pdk中的目标数据一一对应。具体地，原始pdk中的模型a、模型a中的参数a_1/参数a_2/
……
、图层名称b和通孔c分别对应于目标pdk中的模型a、模型a中的参数a_1/参数a_2/
……
、图层名称b和通孔c。
68.在一种可能的实现方式中，原始数据包中包括多种不用类型的原始数据，相应地，目标数据包中包括多种不同类型的目标数据。具体地，原始数据包中的部分原始数据与制程相关联，例如器件的坐标、参数等，在下文中将该部分原始数据称为“第一原始数据”，相应地，与第一原始数据相对应的目标数据称为“第一目标数据”；原始数据包中的部分原始数据与目标数据包中对应的目标数据相同，例如器件名、旋转数值等，在下文中将该部分原始数据称为“第二原始数据”，相应地，与第二原始数据相对应的目标数据称为“第二目标数据”；原始数据包中的部分原始数据与目标数据包中对应的目标数据相对应，例如器件对应的模型等，在下文中将该部分原始数据称为“第三原始数据”，相应地，与第三原始数据相对应的目标数据称为“第三目标数据”。
69.在一种可能的实现方式中，原始工艺和目标工艺对应不同的制程。当原始数据为第一原始数据时，根据原始数据和目标数据的映射关系，将原始数据调整为目标数据，包括：根据原始集成电路图和目标集成电路图之间的制程缩放倍率对第一原始数据进行缩放，获得第一目标数据。具体地，第一目标数据＝第一原始数据*制程缩放倍率。其中，制程
缩放倍率为原始工艺和目标工艺之间的制程缩放倍率，即原始集成电路图和目标集成电路图之间的制程缩放倍率。例如，原始工艺制程为40m，目标工艺制程为20nm，则制程缩放倍率＝目标工艺制程/原始工艺制程＝20nm/40nm＝0.5。综上所述，采用本技术实施例提供的技术方案，可以满足制程变化时，对于制程相关联的第一数据的缩放。
70.格点步长(grid)为单位步长(通常为1nm)的特定整数倍。为了保证集成电路图通过设计规则验证和正常流片，集成电路图中的部分数据通常需要为grid的整数倍，称为on-grid。例如，集成电路图中mos管的宽度和长度需要为格点步长的整数倍。可理解，第一原始数据按照制程缩放倍率缩放后，获得的第一目标数据可能不符合目标集成电路图中对格点步长的要求。换句话讲，第一目标数据不是目标集成电路图的格点步长的整数倍，则可能导致目标集成电路图无法通过设计规则验证和正常流片。
71.针对该问题，在一种可能的实现方式中，根据原始集成电路图和目标集成电路图之间的制程缩放倍率对第一原始数据进行缩放，获得第一目标数据，包括：根据原始集成电路图和目标集成电路图之间的制程缩放倍率对第一原始数据进行缩放，获得中间数据；根据目标集成电路图的格点步长，将中间数据向上取整或向下取整为格点步长的整数倍，获得第一目标数据。也就是说，在根据制程缩放倍率对第一原始数据进行缩放后，对缩放后的数据取整为格点步长的整数倍，将取整后的数值作为第一目标数据。
72.在一种可能的实现方式中，中间数据应当就近取整，以获得与中间数据最接近的第一目标数据。具体地，根据目标集成电路图的格点步长，将中间数据向上取整或向下取整为格点步长的整数倍，获得第一目标数据，包括：若中间数据向上取整为格点步长的整数倍与中间数据的差值小于中间数据向下取整为格点步长的整数倍与中间数据的差值，则将中间数据向上取整为格点步长的整数倍，获得第一目标数据。也就是说，当中间数据更接近向上取整的数值时，则对中间数据向上取整。若中间数据向上取整为格点步长的整数倍与中间数据的差值大于中间数据向下取整为格点步长的整数倍与中间数据的差值，则将中间数据向上取整为格点步长的整数倍，获得第一目标数据。也就是说，当中间数据更接近向下取整的数值时，则对中间数据向下取整。
73.需要指出的是，在上述实施例中，原始工艺和目标工艺对应不同的制程，则制程缩放倍率不等于1。可理解，当原始工艺和目标工艺对应相同的制程时，制程缩放倍率等于1，则第一原始数据与第一目标数据相同，因此，可以按照第二原始数据的处理方式对第一原始数据进行处理。下面对第二原始数据的处理方式进行说明。
74.具体地，当原始数据为第二原始数据时，由于原始集成电路图中的第二原始数据与目标集成电路图中的第二目标数据相同，因此，根据原始数据和目标数据的映射关系，将原始数据调整为目标数据，包括：将第二原始数据作为第二目标数据。也就是说，在原始数据包中无需对第二原始数据进行修改。具体实现中，第二原始数据可以为文字描述信息(例如，器件名等)，在本技术实施例中，将集成电路图由原始工艺迁移至目标工艺后，目标集成电路图中会保留原始集成电路中的文字描述信息，可以便于设计人员对目标集成电路图进行分析。
75.当原始数据为第三原始数据时，由于原始集成电路图中的第三原始数据与目标集成电路图中的第三目标数据相对应，因此，根据原始数据和目标数据的映射关系，将原始数据调整为目标数据，包括：根据第三原始数据和第三目标数据的对应关系，将第三原始数据
调整为第三目标数据。也就是说，无需进行计算，直接将第三原始数据替换为第三目标数据。
76.为了便于理解，下面结合一具体实现方式，对原始集成电路图由原始工艺迁移至目标工艺的数据处理过程进行详细说明。
77.参见图3，为本技术实施例提供的一种原始数据与目标数据的映射关系示意图。如图3所示，原始集成电路图中的原始数据与目标集成电路图中的目标数据一一对应。具体地，原始集成电路图中的参数化单元(parameters cell，pcell)、连线图形、通孔和标签分别对应于目标集成电路图中的pcell、连线图形、通孔和标签。其中，pcell是指用图形表示的、可以设置其参数的器件单元。为了便于说明，在下文中，将原始集成电路图中的pcell、连线图形、通孔和标签分别称为原始pcell、原始连线图形、原始通孔和原始标签；将目标集成电路图中的pcell、连线图形、通孔和标签分别称为目标pcell、目标连线图形、目标通孔和目标标签。可理解，在将原始集成电路图由原始工艺迁移至目标工艺的过程中，需要按照步骤s102所示的方法将原始集成电路图中的原始pcell、原始连线图形、原始通孔和原始标签调整为相对应的目标pcell、目标连线图形、目标通孔和目标标签。下面分别进行说明。
78.参见图4，为本技术实施例提供的一种器件x对应的原始pcell与目标pcell之间的映射关系示意图。如图4所示，器件x对应的原始pcell中包括模型、器件名、坐标、旋转数值和参数(例如，器件的长度和宽度等)。其中，原始pcell中的坐标和参数为与制程相关联的原始数据，即原始pcell中的坐标和参数为第一原始数据。因此，在数据处理过程中，将原始pcell中的坐标乘以制程缩放倍率，获得目标pcell中的坐标；将原始pcell中的参数乘以制程缩放倍率，获得目标pcell中的参数。当然，在一些可能的实现方式中，将原始pcell中的坐标和/或参数乘以制程缩放倍率后，还可能向上取整或向下取整为格点步长的整数倍，本技术实施例对此不再赘述。原始pcell中的器件名和旋转数值与目标pcell中的器件名和旋转数值相同，即原始pcell中的器件名和旋转数值为第二原始数据。因此，在数据处理过程中，可以将原始pcell中的器件名和旋转数值直接作为目标pcell中的器件名和旋转数值，即不对原始pcell中的器件名和旋转数值进行修改。原始pcell中的模型与目标pcell中的模型相对应，即原始pcell中的模型为第三原始数据。因此，在数据处理过程中，可以根据原始pcell中的模型与目标pcell中的模型的对应关系，将原始pcell中的模型替换为目标pcell中的模型。示例性的，原始pcell中的模型为vspice版本的spice软件，目标pcell中的模型为hspice版本的spice软件。在本技术实施例中，将原始pcell中的模型替换为目标pcell中的模型，即将vspice版本的spice软件替换为hspice版本的spice软件。其中，spice(simulation program with integrated circuit emphasis，仿真电路模拟器)由加州大学伯克利分校创建，它发展成为全球标准的集成电路仿真器。
79.需要指出的是，在图4中仅以器件x为例对原始pcell和目标pcell之间的映射关系进行说明，并不应当将其作为本技术保护范围的限制。例如，原始集成电路图中除了器件x以外，还存在其它器件；或者，器件x中还可能存在其它类型的数据，本技术实施例对此不做具体限制。
80.参见图5，为本技术实施例提供的一种原始连线图形x与目标连线图形x之间的映射关系示意图。如图5所示，原始连线图形x中包括顶点坐标和图层名称。其中，顶点坐标为与制程相关联的原始数据，即原始连线图形x中的顶点坐标为第一原始数据。因此，在数据
处理过程中，将原始连线图形x中的顶点坐标乘以制程缩放倍率，获得目标连线图形x中的顶点坐标。当然，在一些可能的实现方式中，将原始连线图形x中的顶点坐标乘以制程缩放倍率后，还可能向上取整或向下取整为格点步长的整数倍，本技术实施例对此不再赘述。原始连线图形x中的图层名称与目标连线图形x中的图层名称相对应，即原始连线图形x中的图层名称为第三原始数据。因此，在数据处理过程中，可以根据原始连线图形x中的图层名称与目标连线图形x中的图层名称的对应关系，将原始连线图形x中的图层名称替换为目标连线图形x中的图层名称。
81.需要指出的是，在图5中以原始连线图形x为例对原始连线图形x和目标连线图形x之间的映射关系进行说明，并不应当将其作为本技术保护范围的限制。例如，原始集成电路图中除了原始连线图形x以外，还存在其它连线图形；或者，原始连线图形x中还可能存在其它类型的数据，本技术实施例对此不做具体限制。
82.参见图6，为本技术实施例提供的一种原始通孔x与目标通孔x之间的映射关系示意图。如图6所示，原始通孔x对应的原始数据包括坐标、通孔名称、行数和列数。其中，原始通孔x的坐标为与制程相关联的原始数据，即原始通孔x中的坐标为第一原始数据。因此，在数据处理过程中，将原始通孔x的坐标乘以制程缩放倍率，获得目标通孔x的坐标。当然，在一些可能的实现方式中，将原始通孔x的坐标乘以制程缩放倍率后，还可能向上取整或向下取整为格点步长的整数倍，本技术实施例对此不再赘述。原始通孔x的行数和列数与目标通孔x的行数和列数相同，即原始通孔x的行数和列数为第二原始数据。因此，在数据处理过程中，可以将原始通孔x的行数和列数直接作为目标通孔x的行数和列数，即不对原始通孔x的行数和列数进行修改。原始通孔x的通孔名称与目标通孔x的通孔名称相对应，即原始通孔x的通孔名称为第三原始数据。因此，在数据处理过程中，可以根据原始通孔x的通孔名称与目标通孔x的通孔名称的对应关系，将原始通孔x的通孔名称替换为目标通孔x的通孔名称。
83.需要指出的是，在图6中以通孔x为例对原始通孔x和目标通孔x之间的映射关系进行说明，并不应当将其作为本技术保护范围的限制。例如，原始集成电路图中除了通孔x以外，还存在其它通孔；或者，通孔x还可能包括其它类型的数据，本技术实施例对此不做具体限制。
84.参见图7，为本技术实施例提供的一种原始标签x与目标标签x之间的映射关系示意图。如图7所示，原始标签x对应的原始数据包括坐标、高度、标签文字和图层名称。其中，原始标签x的坐标和高度为与制程相关联的原始数据，即原始标签x中的坐标和高度为第一原始数据。因此，在数据处理过程中，将原始标签x的坐标和高度乘以制程缩放倍率，获得目标标签x的坐标和高度。当然，在一些可能的实现方式中，将原始标签x的坐标和高度乘以制程缩放倍率后，还可能向上取整或向下取整为格点步长的整数倍，本技术实施例对此不再赘述。原始标签x的标签文字与目标标签x的标签文字相同，即原始标签x的标签文字为第二原始数据。因此，在数据处理过程中，可以将原始标签x的标签文字直接作为目标标签x的标签文字，即不对原始标签x的标签文字进行修改。原始标签x的图层名称与目标标签x的图层名称相对应，即原始标签x的图层名称为第三原始数据。因此，在数据处理过程中，可以根据原始标签x的图层名称与目标标签x的图层名称的对应关系，将原始标签x的图层名称替换为目标标签x的图层名称。
85.需要指出的是，在图7中以标签x为例对原始标签x和目标标签x之间的映射关系进
行说明，并不应当将其作为本技术保护范围的限制。例如，原始集成电路图中除了标签x以外，还存在其它标签；或者，标签x还可能包括其它类型的数据，本技术实施例对此不做具体限制。
86.可理解，上述数据处理过程均在eda工具内部实现，在将集成电路图由原始工艺迁移至目标工艺后，可以保留原始集成电路图中各种对象(pcell、连线图形、通孔和标签等)的类和属性信息，便于设计人员对目标集成电路图进行分析和调整。
87.步骤s103：根据目标数据生成目标集成电路图。
88.具体地，在将原始集成电路图中符合原始工艺的原始数据替换为符合目标工艺的目标数据后，则可以根据目标数据生成目标集成电路图，完成原始集成电路图由原始工艺到目标工艺的迁移。需要指出的是，上述步骤s101-步骤s103均在eda工具内部实现，因此，可以保留原始集成电路图中各种对象(pcell、连线图形、通孔和标签等)的类和属性信息。
89.具体实现中，在生成目标集成电路图后，可以对目标集成电路图进行设计规则验证(design rule check，drc)和版图电路验证(layout vs schematic，lvs)。其中，drc用于对版图中的物理图形进行设计规则检查，比如线宽检查、间距检查等，以确保芯片正常制造；lvs用于将版图和电路网表进行比较，以保证流片出的电路和实际设计的电路一致。设计人员根据drc和lvs的验证结果，可以对目标集成电路图进行修改，本技术实施例对此不作具体限制。
90.采用本技术实施例提供的技术方案，在将集成电路图由原始工艺迁移至目标工艺后，可以保留原始集成电路图中各种对象的类和属性信息，便于设计人员对目标集成电路图进行分析和调整。
91.与上述方法实施例相对应，本技术实施例还提供了一种集成电路图生成的装置。
92.参见图8，为本技术实施例提供的一种集成电路图生成的装置结构框图。如图8所示，该装置包括：
93.遍历单元801，用于遍历原始集成电路图中的原始数据。
94.为了便于说明，在本技术实施例中，将迁移前、已有的集成电路图称为“原始集成电路图”；将迁移后、生成的集成电路图称为“目标集成电路图”。在一些可能的实现方式中，原始集成电路图也可能称为原始版图；目标集成电路图也可能称为目标版图。可理解，原始集成电路图和目标集成电路图对应不同的设计工艺，其中，“不同的设计工艺”是指不同的设计规则，其可能对应相同的制程，也可能对应不同的制程。
95.示例性的，原始集成电路图为公司a的55nm设计工艺，目标集成电路图为公司b的55nm设计工艺；原始集成电路图为公司a的55nm设计工艺，目标集成电路图为公司b的40nm设计工艺；原始集成电路图为公司a的40nm工艺，目标集成电路图为公司b的55nm工艺；原始集成电路图为公司a的55nm设计工艺，目标集成电路图为公司a的40nm设计工艺等。
96.在eda工具中，原始集成电路图包括相对应的原始数据包，目标集成电路图包括相对应的目标数据包。可理解，原始数据包为符合原始工艺(原始集成电路图对应的设计工艺)的设计规则的数据包；目标数据包为符合目标工艺(目标集成电路图对应的设计工艺)的设计规则的数据包。可理解，为了将原始集成电路图由原始工艺迁移至目标工艺，需要将原始数据包中的原始数据调整为符合目标工艺的设计规则的目标数据。因此，在本技术实施例中首先遍历原始集成电路图中的原始数据。
97.具体实现中，原始数据包和目标数据包可以为工艺设计套件(process design kit，pdk)、器件的属性描述文件(component description format，cdf)和/或图层匹配文件(layermap)。相应地，原始集成电路图和目标集成电路图对应不同的设计工艺，具体可以为：原始集成电路图和目标集成电路图对应不同的工艺设计套件pdk、器件的属性描述文件cdf和/或图层匹配文件layermap。其中，pdk为晶圆厂定义的一套反映工艺的数据包，定义了晶体管电阻电容等器件的符号和仿真模型，以及版图设计用的层次、通孔的参数、设计规则等，是设计公司用来做集成电路设计和物理验证的依据。cdf定义了器件的类型、名称、参数，以及参数调用关系函数集、器件模型、器件的各种视图格式等。
98.调整单元802，用于根据原始数据和目标数据的映射关系，将所述原始数据调整为目标数据。
99.在本技术实施例中，原始工艺对应的原始数据包和目标工艺对应的目标数据包具有特定的映射关系。相应地，原始数据包中的原始数据与目标数据包中的目标数据具有特定的映射关系。因此，可以根据原始数据和目标数据的映射关系，将符合原始工艺的原始数据调整为符合目标工艺的目标数据。
100.在一种可能的实现方式中，原始数据包中包括多种不用类型的原始数据，相应地，目标数据包中包括多种不同类型的目标数据。具体地，原始数据包中的部分原始数据与制程相关联，例如器件的坐标、参数等，在下文中将该部分原始数据称为“第一原始数据”，相应地，与第一原始数据相对应的目标数据称为“第一目标数据”；原始数据包中的部分原始数据与目标数据包中对应的目标数据相同，例如器件名、旋转数值等，在下文中将该部分原始数据称为“第二原始数据”，相应地，与第二原始数据相对应的目标数据称为“第二目标数据”；原始数据包中的部分原始数据与目标数据包中对应的目标数据相对应，例如器件对应的模型等，在下文中将该部分原始数据称为“第三原始数据”，相应地，与第三原始数据相对应的目标数据称为“第三目标数据”。
101.在一种可能的实现方式中，原始工艺和目标工艺对应不同的制程。当原始数据为第一原始数据时，根据原始数据和目标数据的映射关系，将原始数据调整为目标数据，包括：根据原始集成电路图和目标集成电路图之间的制程缩放倍率对第一原始数据进行缩放，获得第一目标数据。具体地，第一目标数据＝第一原始数据*制程缩放倍率。其中，制程缩放倍率为原始工艺和目标工艺之间的制程缩放倍率，即原始集成电路图和目标集成电路图之间的制程缩放倍率。例如，原始工艺制程为40m，目标工艺制程为20nm，则制程缩放倍率＝目标工艺制程/原始工艺制程＝20nm/40nm＝0.5。综上所述，采用本技术实施例提供的技术方案，可以满足制程变化时，对于制程相关联的第一数据的缩放。
102.格点步长(grid)为单位步长(通常为1nm)的特定整数倍。为了保证集成电路图通过设计规则验证和正常流片，集成电路图中的部分数据通常需要为grid的整数倍，称为on-grid。例如，集成电路图中mos管的宽度和长度需要为格点步长的整数倍。可理解，第一原始数据按照制程缩放倍率缩放后，获得的第一目标数据可能不符合目标集成电路图中对格点步长的要求。换句话讲，第一目标数据不是目标集成电路图的格点步长的整数倍，则可能导致目标集成电路图无法通过设计规则验证和正常流片。
103.针对该问题，在一种可能的实现方式中，根据原始集成电路图和目标集成电路图之间的制程缩放倍率对第一原始数据进行缩放，获得第一目标数据，包括：根据原始集成电
路图和目标集成电路图之间的制程缩放倍率对第一原始数据进行缩放，获得中间数据；根据目标集成电路图的格点步长，将中间数据向上取整或向下取整为格点步长的整数倍，获得第一目标数据。也就是说，在根据制程缩放倍率对第一原始数据进行缩放后，对缩放后的数据取整为格点步长的整数倍，将取整后的数值作为第一目标数据。
104.在一种可能的实现方式中，中间数据应当就近取整，以获得与中间数据最接近的第一目标数据。具体地，根据目标集成电路图的格点步长，将中间数据向上取整或向下取整为格点步长的整数倍，获得第一目标数据，包括：若中间数据向上取整为格点步长的整数倍与中间数据的差值小于中间数据向下取整为格点步长的整数倍与中间数据的差值，则将中间数据向上取整为格点步长的整数倍，获得第一目标数据。也就是说，当中间数据更接近向上取整的数值时，则对中间数据向上取整。若中间数据向上取整为格点步长的整数倍与中间数据的差值大于中间数据向下取整为格点步长的整数倍与中间数据的差值，则将中间数据向上取整为格点步长的整数倍，获得第一目标数据。也就是说，当中间数据更接近向下取整的数值时，则对中间数据向下取整。
105.需要指出的是，在上述实施例中，原始工艺和目标工艺对应不同的制程，则制程缩放倍率不等于1。可理解，当原始工艺和目标工艺对应相同的制程时，制程缩放倍率等于1，则第一原始数据与第一目标数据相同，因此，可以按照第二原始数据的处理方式对第一原始数据进行处理。下面对第二原始数据的处理方式进行说明。
106.具体地，当原始数据为第二原始数据时，由于原始集成电路图中的第二原始数据与目标集成电路图中的第二目标数据相同，因此，根据原始数据和目标数据的映射关系，将原始数据调整为目标数据，包括：将第二原始数据作为第二目标数据。也就是说，在原始数据包中无需对第二原始数据进行修改。具体实现中，第二原始数据可以为文字描述信息(例如，器件名等)，在本技术实施例中，将集成电路图由原始工艺迁移至目标工艺后，目标集成电路图中会保留原始集成电路中的文字描述信息，可以便于设计人员对目标集成电路图进行分析。
107.当原始数据为第三原始数据时，由于原始集成电路图中的第三原始数据与目标集成电路图中的第三目标数据相对应，因此，根据原始数据和目标数据的映射关系，将原始数据调整为目标数据，包括：根据第三原始数据和第三目标数据的对应关系，将第三原始数据调整为第三目标数据。也就是说，无需进行计算，直接将第三原始数据替换为第三目标数据。
108.可理解，上述数据处理过程均在eda工具内部实现，在将集成电路图由原始工艺迁移至目标工艺后，可以保留原始集成电路图中各种对象(pcell、连线图形、通孔和标签等)的类和属性信息，便于设计人员对目标集成电路图进行分析和调整。
109.生成单元803，用于根据所述目标数据生成目标集成电路图，其中，所述原始集成电路图和所述目标集成电路图对应不同的设计工艺。
110.具体地，在将原始集成电路图中符合原始工艺的原始数据替换为符合目标工艺的目标数据后，则可以根据目标数据生成目标集成电路图，完成原始集成电路图由原始工艺到目标工艺的迁移。
111.具体实现中，在生成目标集成电路图后，可以对目标集成电路图进行设计规则验证(design rule check，drc)和版图电路验证(layout vs schematic，lvs)。其中，drc用于
对版图中的物理图形进行设计规则检查，比如线宽检查、间距检查等，以确保芯片正常制造；lvs用于将版图和电路网表进行比较，以保证流片出的电路和实际设计的电路一致。设计人员根据drc和lvs的验证结果，可以对目标集成电路图进行修改，本技术实施例对此不作具体限制。
112.采用本技术实施例提供的技术方案，在将集成电路图由原始工艺迁移至目标工艺后，可以保留原始集成电路图中各种对象的类和属性信息，便于设计人员对目标集成电路图进行分析和调整。
113.在一种可能的实现方式中，所述装置还包括：配置单元，用于根据所述原始集成电路图和所述目标集成电路图的设计工艺，配置所述原始数据和目标数据的映射关系。
114.需要指出的是，本技术实施例提供的装置实施例的具体内容可以参见上述方法实施例的描述，为了表述简洁，在此不再赘述。
115.与上述实施例相对应，本技术还提供了一种电子设备。
116.参见图9，为本技术实施例提供的一种电子设备的结构示意图。如图9所示，该电子设备900可以包括：处理器901、存储器902及通信单元903。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的服务器的结构并不构成对本发明实施例的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
117.其中，所述通信单元903，用于建立通信信道，从而使所述存储设备可以与其它设备进行通信。
118.所述处理器901，为存储设备的控制中心，利用各种接口和线路连接整个电子设备的各个部分，通过运行或执行存储在存储器902内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子设备的各种功能和/或处理数据。所述处理器可以由集成电路(integrated circuit，ic)组成，例如可以由单颗封装的ic所组成，也可以由连接多颗相同功能或不同功能的封装ic而组成。举例来说，处理器901可以仅包括中央处理器(central processing unit，cpu)。在本发明实施方式中，cpu可以是单运算核心，也可以包括多运算核心。
119.所述存储器902，用于存储处理器901的执行指令，存储器902可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(sram)，电可擦除可编程只读存储器(eeprom)，可擦除可编程只读存储器(eprom)，可编程只读存储器(prom)，只读存储器(rom)，磁存储器，快闪存储器，磁盘或光盘。
120.当存储器902中的执行指令由处理器901执行时，使得电子设备900能够执行上述方法实施例中的部分或全部步骤。
121.具体实现中，本技术还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时可包括本技术提供的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文：read-only memory，简称：rom)或随机存储记忆体(英文：random access memory，简称：ram)等。
122.具体实现中，本技术实施例还提供了一种计算机程序产品，所述计算机程序产品包含可执行指令，当所述可执行指令在计算机上执行时，使得计算机执行上述方法实施例中的部分或全部步骤。
123.本技术实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示单独存在a、同时存在a和b、单独存在b的情况。其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
124.本领域普通技术人员可以意识到，本文中公开的实施例中描述的各单元及算法步骤，能够以电子硬件、计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
125.所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
126.在本发明所提供的几个实施例中，任一功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，简称rom)、随机存取存储器(random access memory，简称ram)、磁碟或者光盘等各种可以存储程序代码的介质。
127.以上所述，仅为本发明的具体实施方式，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。本发明的保护范围应以所述权利要求的保护范围为准。