一种提高数字电路温度免疫能力的方法以及电子设备

1.本发明涉及集成电路技术领域，尤其是一种提高数字电路温度免疫能力的方法以及电子设备。


背景技术：

2.近年来，随着制造工艺的进步，集成电路的小型化进程进一步推进，电路中的晶体管尺寸不断缩小，晶体管结构也由传统平面器件转变为三维器件，甚至是围栅结构器件，集成密度得到了大幅提升，与此同时，芯片中的热效应愈发明显。此外，外界环境和工作条件带来的温度变化也是导致器件和电路特性涨落的重要因素之一。从器件角度，热效应降低了载流子迁移率，导致了器件性能的退化。从电路角度，热效应带来片上温度的升高导致电路驱动能力退化，延时增大，泄漏电流急剧增加。因此，由芯片本身的工作温度及其所承受的外界温度变化，给整个电路的性能稳定性和系统可靠性带来了严重威胁。
3.热效应是导致电路老化、进一步制约集成电路性能的关键因素之一，探寻以热效应为突破口的优化设计方法有望增强电路性能和可靠性。因此，如何尽可能地利用工艺进步带来的优势，同时满足电路设计预期的性能和可靠性需求是亟需解决的关键问题。
4.目前在芯片设计中缓解或规避热效应带来的负面影响的技术上，存在以下问题：
5.在设计阶段引入了与热相关的时序保护带，即设计时在电路关键路径延时的基础上增加抗温度影响的延时裕量来克服热效应的影响。然而，这种设计策略并不能从根源上消除热效应带来的负面影响，而且会不可避免地降低电路频率，造成部分性能的牺牲。
6.设计专门的温度与性能监控模块或实时的动态电压调整电路模块，可根据实时监测的芯片内温度变化来调整芯片的工作频率，以防止芯片温度过高导致的芯片的老化加剧，该方案是针对温度变化的补偿措施，引入了较大的设计开销，包括增加了芯片面积及功耗。
7.在芯片封装层级进行散热的优化设计，改善电路的散热环境从而降低芯片温升，但该方案本质上并不能改变或降低电路特性如延时的温度依赖性，因此电路系统对温度的敏感性仍存在，造成不同温度下电路系统的性能存在差异。
8.现有针对模拟电路所提出的基于零温度系数点提高电路的抗温度涨落技术其核心是使电路偏置在固定的静态工作点即某一栅极电压下漏极电流不随温度发生变化，但该技术不适用于数字电路，是由于栅极电压在数字电路的开关操作下并不能维持恒定，且数字电路主要关心的是延时信息。因此，目前适用于模拟电路的零温度系数点技术不能够被用于加强数字电路的温度免疫特性。


技术实现要素：

9.有鉴于此，本发明实施例提供一种提高数字电路温度免疫能力的方法以及电子设备，以缓解数字电路中的热效应以及降低电学特性的温度依赖性。
10.本发明实施例的一方面提供了一种提高数字电路温度免疫能力的方法，包括：
11.器件级到标准单元级零温度延时工作点的确定；以及面向大规模数字电路最优的零温度延时工作点的确定；
12.其中，所述器件级到标准单元级零温度延时工作点的确定，包括：
13.选取标准单元进行瞬态仿真；
14.追踪器件电流轨迹和电压轨迹、选取电压采样点；
15.计算器件的有效驱动电流以及器件的温度依赖性；
16.确定各个标准单元的零温度延时工作点；
17.建立标准单元库的零温度延时工作点数据库，确定器件级到标准单元级零温度延时工作点；
18.所述面向大规模数字电路最优的零温度延时工作点的确定，包括：
19.以标准单元库的零温度系数点统计平均值作为初始的电源电压，完成逻辑综合的过程；
20.根据所述逻辑综合的时序分析结果，生成电路的门级网表；
21.根据所述门级网表进行物理设计，将所述门级网表转变为版图，确定面向大规模数字电路最优的零温度延时工作点。
22.可选地，所述选取标准单元进行瞬态仿真，包括：
23.获取标准单元的瞬态电压和电流曲线；
24.获取输出电压在上升沿达到电源电压的50％时与输入电压在下降沿达到电源电压的50％时之间的第一时间间隔；
25.获取输出电压在下降沿达到工作电压的50％时与输入电压在上升沿达到工作电压的50％时之间的第二时间间隔；
26.根据所述第一时间间隔和所述第二时间间隔，计算得到传播延时。
27.可选地，所述追踪器件电流轨迹和电压轨迹、选取电压采样点，包括：
28.从电流瞬态响应确定影响标准单元延时的主导器件；
29.获取所述主导器件的工作电压轨迹；
30.根据所述主导器件的工作电压轨迹，在电压轨迹上选取合适的采样点。
31.可选地，所述计算器件的有效驱动电流以及器件的温度依赖性，包括：
32.获取电压采样点后，对器件工作在vgs和vds的电压组合下的电流进行积分平均，得到有效驱动电流；
33.对器件进行不同温度下的tcad器件混合模式仿真或者在不同温度下的spice电路仿真，得到器件在不同温度下的有效电流和有效电流曲线，计算出不同温度下传播延时对应的有效电流；
34.找到有效电流曲线中有效电流不随温度改变的点，作为标准单元的零温度延时工作点。
35.可选地，所述确定各个标准单元的零温度延时工作点，包括：
36.变换不同的电路负载、信号转变速率组合，统计各标准单元延时所决定的零温度延时工作点，建立可通过标准单元类型以及工作条件检索的零温度延时工作点数据库。
37.可选地，所述以标准单元库的零温度系数点统计平均值作为初始的电源电压，完成逻辑综合的过程，包括：
38.准备描述电路预期逻辑功能的行为描述文件；
39.根据所述行为描述文件以及时序约束文件，采用逻辑综合工具对网表进行逻辑综合，生成满足时序约束文件要求的门级网表。
40.可选地，所述根据所述门级网表进行物理设计，将所述门级网表转变为版图，确定面向大规模数字电路最优的零温度延时工作点，包括：
41.采用布图规划工具进行布图规划，以划分门级网表；
42.利用自动布局布线工具将划分后的网表根据电路单元或模块的位置及关系进行电气连接，对生成后的版图再进行设计规则验证、版图与原理图对比两个步骤之后，进入寄生参数提取过程，获取到版图的寄生参数再进行时序仿真；
43.其中，所述时序仿真的工具为primetime时序分析工具。
44.本发明实施例的另一方面还提供了一种提高数字电路温度免疫能力的装置，包括第一模块和第二模块；
45.所述第一模块，用于器件级到标准单元级零温度延时工作点的确定；
46.所述第二模块，用于面向大规模数字电路最优的零温度延时工作点的确定；
47.其中，所述第一模块，具体用于：
48.选取标准单元进行瞬态仿真；
49.追踪器件电流轨迹和电压轨迹、选取电压采样点；
50.计算器件的有效驱动电流以及器件的温度依赖性；
51.确定各个标准单元的零温度延时工作点；
52.建立标准单元库的零温度延时工作点数据库，确定器件级到标准单元级零温度延时工作点；
53.所述第二模块具体用于：
54.以标准单元库的零温度系数点统计平均值作为初始的电源电压，完成逻辑综合的过程；
55.根据所述逻辑综合的时序分析结果，生成电路的门级网表；
56.根据所述门级网表进行物理设计，将所述门级网表转变为版图，确定面向大规模数字电路最优的零温度延时工作点。
57.本发明实施例的另一方面还提供了一种电子设备，包括处理器以及存储器；
58.所述存储器用于存储程序；
59.所述处理器执行所述程序实现如前面所述的方法。
60.本发明实施例的另一方面还提供了一种计算机可读存储介质，所述存储介质存储有程序，所述程序被处理器执行实现如前面所述的方法。
61.本发明实施例还公开了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器可以从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行前面的方法。
62.本发明的实施例的方法包括：器件级到标准单元级零温度延时工作点的确定；以及面向大规模数字电路最优的零温度延时工作点的确定；其中，所述器件级到标准单元级零温度延时工作点的确定，包括：选取标准单元进行瞬态仿真；追踪器件电流轨迹和电压轨
迹、选取电压采样点；计算器件的有效驱动电流以及器件的温度依赖性；确定各个标准单元的零温度延时工作点；建立标准单元库的零温度延时工作点数据库，确定器件级到标准单元级零温度延时工作点；所述面向大规模数字电路最优的零温度延时工作点的确定，包括：以标准单元库的零温度系数点统计平均值作为初始的电源电压，完成逻辑综合的过程；根据所述逻辑综合的时序分析结果，生成电路的门级网表；根据所述门级网表进行物理设计，将所述门级网表转变为版图，确定面向大规模数字电路最优的零温度延时工作点。本发明能够缓解数字电路中的热效应以及降低电学特性的温度依赖性。
附图说明
63.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
64.图1为本发明实施例提供的标准单元库中各单元的零温度延时工作点的确定流程；
65.图2为标准单元的瞬态响应仿真结果示意图；
66.图3为不同温度下器件的有效电流与电源电压的关系示意图；
67.图4为电路工作频率受温度影响的示意图。
具体实施方式
68.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
69.针对现有技术存在的问题，本发明实施例的一方面提供了一种提高数字电路温度免疫能力的方法，包括：
70.器件级到标准单元级零温度延时工作点的确定；以及面向大规模数字电路最优的零温度延时工作点的确定；
71.其中，所述器件级到标准单元级零温度延时工作点的确定，包括：
72.选取标准单元进行瞬态仿真；
73.追踪器件电流轨迹和电压轨迹、选取电压采样点；
74.计算器件的有效驱动电流以及器件的温度依赖性；
75.确定各个标准单元的零温度延时工作点；
76.建立标准单元库的零温度延时工作点数据库，确定器件级到标准单元级零温度延时工作点；
77.所述面向大规模数字电路最优的零温度延时工作点的确定，包括：
78.以标准单元库的零温度系数点统计平均值作为初始的电源电压，完成逻辑综合的过程；
79.根据所述逻辑综合的时序分析结果，生成电路的门级网表；
80.根据所述门级网表进行物理设计，将所述门级网表转变为版图，确定面向大规模
数字电路最优的零温度延时工作点。
81.可选地，所述选取标准单元进行瞬态仿真，包括：
82.获取标准单元的瞬态电压和电流曲线；
83.获取输出电压在上升沿达到电源电压的50％时与输入电压在下降沿达到电源电压的50％时之间的第一时间间隔；
84.获取输出电压在下降沿达到工作电压的50％时与输入电压在上升沿达到工作电压的50％时之间的第二时间间隔；
85.根据所述第一时间间隔和所述第二时间间隔，计算得到传播延时。
86.可选地，所述追踪器件电流轨迹和电压轨迹、选取电压采样点，包括：
87.从电流瞬态响应确定影响标准单元延时的主导器件；
88.获取所述主导器件的工作电压轨迹；
89.根据所述主导器件的工作电压轨迹，在电压轨迹上选取合适的采样点。
90.可选地，所述计算器件的有效驱动电流以及器件的温度依赖性，包括：
91.获取电压采样点后，对器件工作在vgs和vds的电压组合下的电流进行积分平均，得到有效驱动电流；
92.对器件进行不同温度下的tcad器件混合模式仿真或者在不同温度下的spice电路仿真，得到器件在不同温度下的有效电流和有效电流曲线，计算出不同温度下传播延时对应的有效电流；
93.找到有效电流曲线中有效电流不随温度改变的点，作为标准单元的零温度延时工作点。
94.可选地，所述确定各个标准单元的零温度延时工作点，包括：
95.变换不同的电路负载、信号转变速率组合，统计各标准单元延时所决定的零温度延时工作点，建立可通过标准单元类型以及工作条件检索的零温度延时工作点数据库。
96.可选地，所述以标准单元库的零温度系数点统计平均值作为初始的电源电压，完成逻辑综合的过程，包括：
97.准备描述电路预期逻辑功能的行为描述文件；
98.根据所述行为描述文件以及时序约束文件，采用逻辑综合工具对网表进行逻辑综合，生成满足时序约束文件要求的门级网表。
99.可选地，所述根据所述门级网表进行物理设计，将所述门级网表转变为版图，确定面向大规模数字电路最优的零温度延时工作点，包括：
100.采用布图规划工具进行布图规划，以划分门级网表；
101.利用自动布局布线工具将划分后的网表根据电路单元或模块的位置及关系进行电气连接，对生成后的版图再进行设计规则验证、版图与原理图对比两个步骤之后，进入寄生参数提取过程，获取到版图的寄生参数再进行时序仿真；
102.其中，所述时序仿真的工具为primetime时序分析工具。
103.本发明实施例的另一方面还提供了一种提高数字电路温度免疫能力的装置，包括第一模块和第二模块；
104.所述第一模块，用于器件级到标准单元级零温度延时工作点的确定；
105.所述第二模块，用于面向大规模数字电路最优的零温度延时工作点的确定；
106.其中，所述第一模块，具体用于：
107.选取标准单元进行瞬态仿真；
108.追踪器件电流轨迹和电压轨迹、选取电压采样点；
109.计算器件的有效驱动电流以及器件的温度依赖性；
110.确定各个标准单元的零温度延时工作点；
111.建立标准单元库的零温度延时工作点数据库，确定器件级到标准单元级零温度延时工作点；
112.所述第二模块具体用于：
113.以标准单元库的零温度系数点统计平均值作为初始的电源电压，完成逻辑综合的过程；
114.根据所述逻辑综合的时序分析结果，生成电路的门级网表；
115.根据所述门级网表进行物理设计，将所述门级网表转变为版图，确定面向大规模数字电路最优的零温度延时工作点。
116.本发明实施例的另一方面还提供了一种电子设备，包括处理器以及存储器；
117.所述存储器用于存储程序；
118.所述处理器执行所述程序实现如前面所述的方法。
119.本发明实施例的另一方面还提供了一种计算机可读存储介质，所述存储介质存储有程序，所述程序被处理器执行实现如前面所述的方法。
120.本发明实施例还公开了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器可以从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行前面的方法。
121.下面结合说明书附图，对本发明的具体实施过程进行详细描述：
122.热效应是导致电路老化、进一步制约集成电路性能的关键因素之一，探寻以热效应为突破口的优化设计方法有望增强电路性能和可靠性。因此，如何尽可能地利用工艺进步带来的优势，同时满足电路设计预期的性能和可靠性需求是亟需解决的关键问题。解决该问题的核心在于从物理根源上减少热效应带来的负面影响。本发明的出发点在于缓解数字电路中的热效应以及降低电学特性的温度依赖性，实现的具体思路是：从影响热效应的物理本质出发，结合设计上可利用的因素尽可能以低的实现成本有效缓解热效应增强带来的性能退化，以器件的零温度系数点为基本依据，考虑到数字电路主要关心延时信息，本发明引入零温度延时(电路延时受温度变化的影响接近于零)的设计策略，提供了从器件级快速确定标准单元的零温度延时工作点的方法，同时为确定大规模数字电路层级的最优零温度延时工作点制定了相应的实现流程，通过为芯片设计提供准确的零温度延时工作点范围及对应的设计方案，增强了数字电路对温度的免疫能力。
123.本发明提出了一种可用于提升数字电路的温度免疫能力的方法、系统、设备以及介质，目的在于基于所提出的零温度延时工作点设计策略增强数字电路延时的温度免疫能力，进一步缓解先进工艺下的热效应，在权衡性能与功耗的前提下提高数字电路及系统的可靠性，尤其是服务于先进工艺下基于标准单元的数字电路设计。
124.本发明的操作步骤共两部分，各部分核心内容及目的总结如下：
125.第一部分是器件级到标准单元级零温度延时工作点的确定，输出信息是标准单元库中各标准单元的零温度延时工作点分布范围，如图1所示；第二部分是利用标准单元级的零温度延时工作点数据库确定大规模数字电路的最优的零温度延时工作点，输出信息是电路的关键路径及其最优的零温度延时工作点。
126.需要注意的是本发明中涉及两种层级的零温度延时工作点，即标准单元的零温度延时工作点和数字电路的零温度延时工作点，两者有所区别但存在着密切联系。其中标准单元的延时受温度变化影响最小时的电源电压被定义为标准单元的零温度延时工作点。一般地，由于数字电路设计是由大量标准单元按照其逻辑功能组合而成，而不同标准单元由于其电路结构与操作波形的差异会导致各单元的零温度延时工作点有所区别，因此数字电路的零温度延时工作点指的是数字电路关键路径的延时温度依赖性最小时的电源电压，并且数字电路的零温度延时工作点是由其关键路径上的各标准单元所决定。发明中提到零温度系数点是针对器件而言的，表述的是器件有效的漏极电流随温度变化最小时器件所对应的工作电压值。
127.第一部分为器件级到标准单元级零温度延时工作点的确定，具体操作步骤如下：
128.步骤一：标准单元瞬态仿真，首先选取一种标准单元进行瞬态响应仿真，参考图2，以反相器为示例，可用的工具有tcad(计算机辅助工艺设计)和spice(集成电路仿真软件)，可以得到标准单元的瞬态电压和电流曲线。瞬态响应中延时的定义是，将输出电压(v
out
)在上升沿达到电源电压的50％与输入电压(v
in
)在下降沿达到电源电压的50％的时间间隔，定义为t
plh
，将输出电压在下降沿达到工作电压的50％时与输入电压在上升沿达到工作电压的50％时的时间间隔，定义为t
phl
。t
plh
和t
plh
的平均值定义为传播延时t
p
。图2中(a)为反相器标准单元的输入输出电压瞬态响应波形，(b)为反相器中nfet和pfet的瞬态电流响应，(c)为反相器中nfet经历的电压波形示意图；
129.在不同温度下各延时的计算如下式所示：
[0130][0131][0132][0133]
其中，t
phl
(t)，t
plh
(t)，t
p
(t)代表不同温度下的标准单元电路延时，c
l
为标准单元的负载电容，v
dd
为标准单元的电源电压，v
gs
为标准单元中晶体管的栅极节点和源极节点之间的电压，v
ds
为标准单元中晶体管的漏极节点和源极节点之间的电压，i
ds
为标准单元中晶体管的漏极节点和源极节点之间的电流，i
ds
与v
gs
、v
ds
和温度有关，i
ds
为标准单元中所有晶体管的i
ds
总和。
[0134]
步骤二：器件电流、电压轨迹追踪及电压采样点选取，这一步骤中包含：从电流瞬态响应确定影响标准单元延时的主导器件，获取该器件的工作电压轨迹，随后在电压轨迹上选取合适的采样点。由公式(1)、(2)可知，不同温度下标准单元的延时是由对应延时区间内的器件有效驱动电流决定，如图2(b)所示。通过步骤一的仿真结果，可根据标准单元的输
入和输出电压响应波形得到各延时的时间区间，由标准单元中器件(n型场效应晶体管nfet/p型场效应晶体管pfet)的瞬态电流曲线判断出延时参数t
phl
，t
plh
是哪个/些器件(n型场效应晶体管nfet/p型场效应晶体管pfet)起主导作用。其次，为了便捷地在器件层级快速地确定器件在标准单元中工作时的有效电流，从上述得到的延时时间区间内提取节点间电压v
gs
和v
ds
的数值，形成该器件的工作电压轨迹，如图2(c)所示。从图2(c)可以看到随着电源电压的缩小，电压轨迹的形状也近似等比例缩小，因此电压轨迹中的采样点的选取以电源电压为参考，选取原则建议是相邻两电压采样点之间的水平及垂直距离均应在0.1～0.25v
dd
范围内，这一选取原则可以在计算的复杂度和精度上实现较好的权衡。以反相器为例，依据此原则，建议选取的电压采样点共三个，分别是(v
gs
＝
±
0.5v
dd
,v
ds
＝
±vdd
)，(v
gs
＝
±vdd
,v
ds
＝
±
0.5v
dd
)，以及(v
gs
＝
±
0.75v
dd
,v
ds
＝
±
0.75v
dd
)，其中，取“ ”代表的是计算延时t
phl
的电压采样点，取
“‑”
代表的是计算延时t
plh
的电压采样点。电压轨迹中采样点的具体数目依赖于标准单元中器件所经历的电压波形以及电压采样点选取原则。
[0135]
步骤三：影响标准单元延时的器件有效驱动电流计算，在步骤二中获取电压采样点后，可对器件工作在v
gs
和v
ds
的电压组合下的电流进行积分平均，如公式(1)、(2)所示，得到的数值即为有效驱动电流i
eff
。再对该器件进行不同温度下的tcad器件混合模式仿真或者在不同温度下的spice电路仿真，进而得到器件在不同温度下的i
efflh
(t)和i
effhl
(t)曲线，如图3所示，其中(a)为i
efflh
(b)i
effhl
(c)i
eff
，其中图中从左至右v
ztc
值分别对应于t
phl
，t
plh
以及t
p
的零温度延时工作点，如图3(a)和3(b)所示，再通过公式(4)计算出不同温度下t
p
对应的有效电流i
eff
(t)，如下式所示：
[0136][0137]
其中，i
effhl
(t)是t
phl
对应在不同温度下的有效电流，i
efflh
(t)是t
plh
对应在不同温度下的有效电流。绘制出t
p
对应的有效电流i
eff
(t)随工作电压和温度的变化曲线，如图3(c)所示，找到曲线中有效电流不随温度改变的点，此点对应的电压值即为标准单元的零温度延时工作点。如此就将标准单元延时对温度免疫的问题转换成器件的有效电流对温度免疫的问题，图中器件的有效电流的零温度系数点可视为标准单元的零温度延时工作点。具体地，取平均传播延时t
p
即di
eff
(t)/dt＝0对应的零温度延时工作点作为标准单元的零温度延时工作点。
[0138]
步骤四：标准单元库的零温度延时工作点统计，其一，考虑到电路设计使用的标准单元的类型有多种；其二，由于不同工作条件如电路负载及输入信号的斜率对零温度延时工作点有一定的影响。因此，对标准单元库中其他的标准单元重复步骤一至步骤三，同时变换不同的电路负载、信号转变速率组合，典型值的设置可参考表1，以脚本的形式自动统计各标准单元延时t
p
即i
eff
所决定的零温度延时工作点，从而建立可通过标准单元类型以及工作条件检索的零温度延时工作点数据库，便于后续第二部分的使用。
[0139]
表1标准单元的负载电容及输入斜率参数设置典型值范围，例如c
l
＝10ff，t
sl
＝10ns
[0140][0141]
第二部分为面向大规模数字电路最优的零温度延时工作点的确定，具体操作步骤如下：
[0142]
步骤一：以标准单元库的零温度系数点统计平均值作为初始的电源电压完成逻辑综合过程：这一步需要准备的文件包括描述电路预期逻辑功能的行为描述文件如verilog或verilog hdl文件，格式为.v文件，之后对网表进行逻辑综合，这一过程采用的是逻辑综合工具如design compiler，encounter rtl compiler等。具体的操作是将网表导入逻辑综合工具，输入.sdc格式的时序约束文件，初始的电源电压设置的值是第一部分已得到的所有标准单元的零温度延时工作点的统计平均值，综合工具根据时序约束文件以及电源电压等设置对网表进行逻辑综合，即对电路的面积、功耗进行优化。逻辑综合之后生成的门级网表即为满足时序约束文件要求的门级网表，其中包含符合工艺条件下的多种标准单元。
[0143]
步骤二：根据步骤一逻辑综合后的时序分析结果，利用逻辑综合工具筛选出关键路径，并输出该路径上的所有标准单元，统计该路径上出现的标准单元类型，基于第一部分已获得的各标准单元的零温度延时工作点数据，按照各标准单元出现的比例进行加权平均，得到该关键路径下的零温度延时工作点，与初始的电源电压值做对比，若该关键路径下的零温度延时工作点不同于步骤一中初始的电源电压值，则需要以此作为电路新的电源电压值，重新执行步骤一的逻辑综合以及步骤二中关键路径的零温度延时工作点的提取和对比操作，迭代至电源电压值与关键路径下的零温度延时工作点保持一致或差值小于0.01v。
[0144]
步骤三：对步骤二生成的门级网表进行后续的物理设计，物理设计即将电路门级网表转变为版图的过程。具体过程包括：首先进行布图规划，采用布图规划工具如ic compiler，以划分门级网表；随后进行布局布线，这一步利用自动布局布线工具将划分后的网表根据电路单元或模块的位置及关系进行电气连接，对生成后的版图再进行设计规则验证、版图与原理图对比两个步骤之后，进入寄生参数提取过程，获取到版图的寄生参数再进行时序仿真，相较于步骤一和二中的时序仿真的区别在于此时的时序仿真是已考虑版图寄生信息的时序仿真，可采用的工具是时序分析工具如primetime等，时序满足要求后即完成了基于零温度延时工作点的数字电路时序验证。最终物理版图以gdsii格式交付芯片代工厂。图4展示基于零温度延时工作点设计的电路工作频率受温度影响极大地减小，同时热效应得到了缓解，相较于0.9v时温度降低了1.9倍，同时在零温度延时工作点下功耗延时平方积取得了最小值，在性能和功耗以及可靠性之间有良好的权衡。从图4中(a)可以看出，基于零温度延时工作点下电路频率的波动受温度的影响大大减小；从图4中(b)可以看出，选取零温度延时工作点作为电源电压带来的自热效应缓解以及功耗与性能的权衡效果。
[0145]
综上所述，本发明可根据数字电路设计确定提高其温度免疫性的零温度延时工作点，并将此工作点作为电路的电源电压，从而达到缓解自热效应、降低电路延时对温度依赖性的目的，以尽可能低的设计成本抑制温度涨落对电路性能的不良影响，实现了性能、功耗与可靠性的权衡，有利于数字电路面向低功耗和高可靠性设计需求领域的发展。
[0146]
相较于现有技术，本发明具有以下特点：
[0147]
1、基于零温度延时工作点的设计策略：利用迁移率和阈值电压对温度依赖性的竞争关系导致在某个电源电压下电路延时的温度依赖性接近于零这一特点，在数字电路设计中使用该零温度延时工作点作为电源电压，以达到从物理根源上尽可能地降低热效应带来的性能退化影响，以增强先进工艺下数字电路的可靠性。
[0148]
2、从器件级到标准单元级的零温度延时工作点的确定方法：通过电流波形追踪贡献标准单元延时的关键器件，并对其在工作时的电压波形进行采样，对电压采样点对应的电流进行积分平均得出有效的驱动电流，以器件有效驱动电流的温度依赖性最小时的电源电压作为标准单元的零温度延时工作点。
[0149]
3、基于零温度延时工作点的大规模电路设计方法：以标准单元库的零温度延时工作点的数据为基础，根据时序分析确定的关键路径，确定影响数字电路延时的标准单元，以加权平均的统计方法确定最优的零温度延时点，基于此原理实现了数字电路的性能、功耗与可靠性权衡。
[0150]
相较于现有技术，本发明具有以下优点：
[0151]
1、以零温度延时工作点为工作电压从根本上降低了数字电路关键指标延时对温度的依赖性，从而避免在设计时引入与热相关的时序保护带，因此可减少由于热时序保护带所造成的性能损失。
[0152]
2、无需引入额外的设计开销，如增加芯片面积，同时由于零温度延时工作点仅针对电源电压做相应调整，实现简单，在降低功耗缓解热效应的同时，提升了芯片的可靠性，在功耗和性能以及可靠性之间实现了更佳的权衡，尤其适用于低功耗及高可靠性要求的应用场景。
[0153]
3、不同于模拟电路中的零温度系数点的应用，本发明提出的零温度延时工作点设计策略是针对数字电路设计的定制化方案，从器件到标准单元以及到大规模电路都提供了高效快速的确定方法，方便用户根据自己的电路设计进行确定提供电路温度免疫能力的工作点。
[0154]
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本发明的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
[0155]
此外，虽然在功能性模块的背景下描述了本发明，但应当理解的是，除非另有相反说明，所述的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本发明的范围，本发明的范围由所附权利要求书及其等同方案的全部范围来决定。
[0156]
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0157]
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。
[0158]
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)、便携式计算机盘盒(磁装置)、随机存取存储器(ram)、只读存储器(rom)、可擦除可编辑只读存储器(eprom或闪速存储器)、光纤装置以及便携式光盘只读存储器(cdrom)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
[0159]
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。
[0160]
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0161]
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
[0162]
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本技术权利要求所限定的范围内。