显示面板及其驱动方法、显示装置与流程

显示面板及其驱动方法、显示装置
【技术领域】
1.本发明涉及显示技术领域，尤其涉及一种显示面板及其驱动方法、显示装置。


背景技术：

2.随着显示技术的不断发展，消费者对于显示屏的要求不断提升。目前，包括液晶显示屏和有机发光显示屏等在内的各类显示器层出不穷，并得到了飞速的发展。在此基础上，3d显示、触控显示技术、曲面显示、超高分辨率显示以及防窥显示等显示技术也不断涌现。
3.目前，显示面板在开机或关机的瞬间存在闪屏问题，影响显示质量。


技术实现要素：

4.有鉴于此，本发明实施例提供了一种显示面板及其驱动方法、显示装置，用以解决显示面板开关机操作时的闪屏问题。
5.一方面，本发明实施例提供了一种显示面板，包括发射驱动电路，发射驱动电路包括多个级联的发射驱动单元；发射驱动单元包括：
6.处理模块，电连接于输入端、第一时钟信号端、第二时钟信号端、第一电平信号端、第二电平信号端、第一节点和第二节点，处理模块用于响应于第一时钟信号端和第二时钟信号端的信号，向第一节点和第二节点提供信号；
7.第一输出模块，电连接于第一节点、第二电平信号端和输出端，第一输出模块用于响应于第一节点的信号，将第二电平信号端的信号提供至输出端；
8.控制模块，包括控制晶体管，其控制极电连接于第一控制信号端，其第一极电连接于调节信号端，其第二极电连接于第一节点；控制晶体管响应于第一控制信号端的信号，将调节信号端的信号提供至第一节点，以使第一输出模块关断；且，
9.控制晶体管的控制极、第一极和第二极中任意两极之间的跨压小于等于预设阈值，和/或，控制晶体管的控制极、第一极和第二极中任意两极之间的跨压大于预设阈值的连续时长小于等于预设时长。
10.另一方面，本发明实施例提供了一种应用于上述的显示面板的驱动方法，显示面板的工作过程包括第一阶段和第二阶段，驱动方法包括：
11.在第一阶段，控制控制晶体管导通，将调节信号端的信号提供至第一节点；
12.在第二阶段，控制控制晶体管关断。
13.再一方面，本发明实施例提供了一种显示装置，包括上述的显示面板。
14.本发明实施例提供的显示面板及其驱动方法、显示装置，通过在发射驱动单元中设置控制模块，可以利用控制模块来对第一输出模块的工作状态进行调整，例如，当开机启动且未开始显示第一帧画面之前，或者，在关机之后，控制模块可以响应于第一控制信号端的信号向第一节点提供调节信号端的信号，调节信号端的信号可以令第一输出模块关断，从而避免与第一输出模块电连接的第二电平信号端的信号输出至像素驱动电路中，能够避免子像素发光。即，采用本发明实施例提供的显示面板，可以有效避免显示面板出现开关机
闪屏问题，提高了显示面板的显示效果。
15.而且，本发明实施例通过对控制模块中的控制晶体管进行设计，通过使控制晶体管的控制极、第一极和第二极中任意两极之间的跨压小于等于预设阈值，和/或，令控制晶体管的控制极、第一极和第二极中任意两极之间的跨压大于预设阈值的连续时长小于等于预设时长，可以避免控制晶体管处于长期大偏压状态下，有利于保证控制晶体管的稳定性。
【附图说明】
16.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
17.图1为本发明实施例提供的一种显示面板的示意图；
18.图2为本发明实施例提供的一种子像素的等效电路示意图；
19.图3为图2所示的像素驱动电路的一种工作时序图；
20.图4为本发明实施例提供的一种发射驱动电路的示意图；
21.图5为本发明实施例提供的一种发射驱动单元的电路示意图；
22.图6为本发明实施例提供的一种发射驱动电路的工作时序图；
23.图7为图5所示的发射驱动单元在第二阶段的一种工作时序图；
24.图8为本发明实施例提供的另一种发射驱动电路的示意图；
25.图9为本发明实施例提供的另一种发射驱动电路的工作时序图；
26.图10为本发明实施例提供的另一种发射驱动电路的工作时序图；
27.图11为本发明实施例提供的又一种发射驱动电路的示意图；
28.图12为本发明实施例提供的又一种发射驱动电路的示意图；
29.图13为本发明实施例提供的另一种发射驱动单元的电路示意图；
30.图14为本发明实施例提供的又一种发射驱动电路的示意图；
31.图15为本发明实施例提供的一种第一控制信号线和第二控制信号线的截面示意图；
32.图16为本发明实施例提供的另一种第一控制信号线和第二控制信号线的截面示意图；
33.图17为本发明实施例提供的又一种第一控制信号线和第二控制信号线的截面示意图；
34.图18为本发明实施例提供的又一种发射驱动单元的电路示意图；
35.图19为本发明实施例提供的又一种发射驱动单元的电路示意图；
36.图20为本发明实施例提供的一种显示装置的示意图。
【具体实施方式】
37.为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
38.应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其
它实施例，都属于本发明保护的范围。
39.在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
40.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
41.应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述晶体管，但这些晶体管不应限于这些术语。这些术语仅用来将各个晶体管彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一晶体管也可以被称为第二晶体管，类似地，第二晶体管也可以被称为第一晶体管。
42.本发明实施例提供了一种显示面板，如图1所示，图1为本发明实施例提供的一种显示面板100的示意图，该显示面板100包括发射驱动电路1、扫描驱动电路2、数据驱动电路3和多个子像素4。显示面板100还包括第一扫描线scan1、第二扫描线scan2、发光控制信号线emit和数据线data。发射驱动电路1通过发光控制信号线emit与子像素4电连接。发射驱动电路1用于向子像素4输出发光控制信号，以控制子像素4的发光状态。扫描驱动电路2通过第一扫描线scan1和第二扫描线scan2与子像素4电连接。数据驱动电路3通过数据线data与子像素4电连接。
43.示例性的，如图2所示，图2为本发明实施例提供的一种子像素4的等效电路示意图，子像素4包括相互电连接的像素驱动电路41与发光元件d。示例性的，发光元件d包括有机发光二极管、无机发光二极管、量子点发光二极管中的任意一种。如图2所示，像素驱动电路41包括存储电容c、以及第一晶体管t1～第七晶体管t7。或者，本发明实施例也可以将子像素4中的像素驱动电路41设置为包括其他数量的晶体管，本发明实施例对此不作限定。
44.在像素驱动电路41工作时，结合图3所示，图3为图2所示的像素驱动电路41的一种工作时序图，在初始化时段t11，第一扫描线scan1提供的第一扫描驱动信号为低电平，第二扫描线scan2提供的第二扫描驱动信号和发光控制信号线emit提供的发光控制信号分别为高电平，参考电压线vref提供的参考电压信号经由导通的第五晶体管t5对第三晶体管t3的控制极的电压进行复位，以及经由导通的第七晶体管t7对发光元件d的阳极进行复位。
45.在充电时段t12，第二扫描线scan2提供的第二扫描驱动信号为低电平，第一扫描线scan1提供的第一扫描驱动信号和发光控制信号线emit提供的发光控制信号分别为高电平，数据线data所提供的数据信号经由导通的第二晶体管t2、第三晶体管t3和第四晶体管t4写入第三晶体管t3的控制极。
46.在发光时段t13，发光控制信号线emit提供的发光控制信号为低电平，第一扫描线scan1提供的第一扫描驱动信号和第二扫描线scan2提供的第二扫描驱动信号分别为高电平，第一晶体管t1、第三晶体管t3和第六晶体管t6导通，产生从第一电源电压端pvdd流向第二电源电压端pvee的驱动电流，发光元件d在该驱动电流的作用下发光。
47.如图4所示，图4为本发明实施例提供的一种发射驱动电路1的示意图，发射驱动电路1包括多个级联的发射驱动单元10。图4以发射驱动电路1中的第一级发射驱动单元10_1、第二级发射驱动单元10_2、第三级发射驱动单元10_3和第四级发射驱动单元10_4作为示
意。各级发射驱动单元10均包括输入端in、输出端out、第一时钟信号端xck、第二时钟信号端ck、第一电平信号端vgh和第二电平信号端vgl。发射驱动单元10响应于输入端in、第一时钟信号端xck、第二时钟信号端ck、第一电平信号端vgh和第二电平信号端vgl的信号，通过输出端out向像素驱动电路提供发光控制信号。
48.如图4所示，显示面板还包括第一时钟信号线lk1、第二时钟信号线lk2、第二电平信号线ll、第一电平信号线lh和起始信号线stv。其中，第一时钟信号线lk1分别与发射驱动电路1中的奇数级发射驱动单元10的第一时钟信号端xck和偶数级发射驱动单元10的第二时钟信号端ck电连接。第二时钟信号线lk2分别与发射驱动电路1中的奇数级发射驱动单元10的第二时钟信号端ck和偶数级发射驱动单元10的第一时钟信号端xck电连接。
49.第一电平信号线lh与发射驱动电路1中的各级发射驱动单元10的第一电平信号端vgh电连接，第二电平信号线ll与发射驱动电路1中的各级发射驱动单元10的第二电平信号端vgl电连接。第二电平信号线ll所传输的电压小于第一电平信号线lh所传输的电压。
50.第一级发射驱动单元10的输入端in与起始信号线stv电连接，其他级发射驱动单元10的输入端in与上一级发射驱动单元10的输出端out或者进位信号端电连接。这里以与输出端out电连接为例进行说明。
51.示例性的，如图5所示，图5为本发明实施例提供的一种发射驱动单元10的电路示意图，发射驱动单元10包括处理模块5、第一输出模块61、第二输出模块62和控制模块7。其中，处理模块5电连接于输入端in、第一时钟信号端xck、第二时钟信号端ck、第一电平信号端vgh、第二电平信号端vgl、第一节点n1和第二节点n2。处理模块5用于响应于第一时钟信号端xck和第二时钟信号端ck的信号，向第一节点n1和第二节点n2提供信号。第一输出模块61电连接于第一节点n1、第二电平信号端vgl和输出端out，第一输出模块61用于响应于第一节点n1的信号，将第二电平信号端vgl的信号提供至输出端out。输出端out与上述发光控制信号线emit电连接。第二输出模块62电连接于第二节点n2、第一电平信号端vgh和发射驱动单元10的输出端out。第二输出模块62响应于第二节点n2的信号，将第一电平信号端vgh的信号提供至输出端out。
52.如图5所示，控制模块7包括控制晶体管mc，其控制极电连接于第一控制信号端c1，其第一极电连接于调节信号端d，其第二极电连接于第一节点n1。控制晶体管mc响应于第一控制信号端c1的信号，将调节信号端d的信号提供至第一节点n1，以使第一输出模块61关断，避免n1节点的残存电荷导致第二电平信号端vgl的信号通过第一输出模块61输出至发射驱动单元10的输出端out，从而造成开机闪屏的问题。
53.示例性的，结合图6所示，图6为本发明实施例提供的一种发射驱动电路1的工作时序图，发射驱动电路的1工作过程包括第一阶段s1和第二阶段s2。
54.在第一阶段s1，第一控制信号端c1提供令控制晶体管mc导通的信号v
c1
，调节信号端d提供令第一输出模块61截止的信号v
s2
。在第一阶段s1，控制晶体管mc导通，调节信号端d所提供的信号v
s2
控制第一输出模块61截止，从而避免第二电平信号端vgl所提供的低电平信号通过第一输出模块61提供至相应的子像素4，能够避免子像素4在第一阶段s1发光，从而避免出现闪屏。
55.示例性的，结合图6所示，发射驱动电路的1工作过程还包括第二阶段s2，在第二阶段s2，第一控制信号端c1提供令控制晶体管mc截止的信号v
c2
，以避免调节信号端d的信号在
第二阶段s2写入第一节点n1，可以使第一节点n1的信号在第二阶段s2与调节信号端d的信号无关。在第二阶段s2，发射驱动单元10在输入端in、第一时钟信号端xck、第二时钟信号端ck、第一电平信号端vgh和第二电平信号端vgl的作用下可以通过输出端out向发光控制信号线emit提供包括有效电平和非有效电平在内的脉冲信号。其中，结合图3可以看出，在发射驱动单元10输出非有效电平的时段内，相应的像素驱动电路41可以执行复位和充电操作。在发射驱动单元10输出有效电平的时段内，相应的像素驱动电路41可以执行发光操作。如此设置，以使相应的子像素4可以以目标亮度进行点亮，使显示面板显示图像。
56.示例性的，上述第一阶段s1包括显示面板100的开机阶段和/或关机阶段，第二阶段s2包括显示面板100的正常显示阶段。
57.在本发明实施例中，控制晶体管mc的控制极、第一极和第二极中任意两极之间的跨压小于等于预设阈值，和/或，控制晶体管mc的控制极、第一极和第二极中任意两极之间的跨压大于预设阈值的连续时长小于等于预设时长。示例性的，在第一阶段s1和第二阶段s2，控制晶体管mc的控制极、第一极和第二极中任意两极之间的跨压均小于等于预设阈值。和/或，在第一阶段s1和第二阶段s2，控制晶体管mc的控制极、第一极和第二极中任意两极之间的跨压大于预设阈值的连续时长小于等于预设时长。
58.在本发明实施例中，第一控制信号端c1被配置为接收全局控制信号。在第二阶段s2，为了不影响发射驱动单元10的正常工作，控制晶体管mc需要持续关闭。在第二阶段s2，在向第一控制信号端c1连续施加固定电压以使控制晶体管mc关闭时，控制晶体管mc的阈值电压会因为控制晶体管mc长期处于高偏压下而产生漂移，导致控制晶体管mc出现不期望的开启或者漏电，影响发射驱动单元10的电路工作稳定性。
59.本发明实施例通过令控制晶体管mc的控制极、第一极和第二极中任意两极之间的跨压小于等于预设阈值，和/或，令控制晶体管mc的控制极、第一极和第二极中任意两极之间的跨压大于预设阈值的连续时长小于等于预设时长，在改善开机闪屏问题的同时，可以避免控制晶体管mc长期处于较大偏压状态，有利于提高控制晶体管mc的稳定性，从而保证显示面板的稳定工作。
60.本发明实施例提供的显示面板，通过在发射驱动单元10设置控制模块7，可以利用控制模块7对第一输出模块61的工作状态进行调整，例如，当开机启动且未开始显示第一帧画面之前，或者，在关机之后，控制模块7可以响应于第一控制信号端c1的信号向第一节点n1提供调节信号端d的信号，调节信号端d的信号可以令第一输出模块61关断，从而避免与第一输出模块61电连接的第二电平信号端vgl的信号输出至像素驱动电路中，能够避免子像素4发光。即，采用本发明实施例提供的显示面板，可以有效避免显示面板出现开关机闪屏问题，提高了显示面板的显示效果。
61.而且，本发明实施例通过对控制模块7中的控制晶体管mc进行设计，令控制晶体管mc的控制极、第一极和第二极中任意两极之间的跨压小于等于预设阈值，和/或，令控制晶体管mc的控制极、第一极和第二极中任意两极之间的跨压大于预设阈值的连续时长小于等于预设时长，可以避免控制晶体管mc处于长期大偏压状态下，有利于保证控制晶体管mc的稳定性。
62.示例性的，发射驱动电路1中的各级发射驱动单元10均包括上述控制模块7，且，各级发射驱动单元10的第一控制信号端c1可以连接至同一第一控制信号线，各级发射驱动单
元10的调节信号端d可以连接至同一调节信号线，从而在第一阶段s1，如图6所示，可以使各级发射驱动单元10均输出令相应的子像素4不发光的信号，以在第一阶段s1实现整屏黑态，避免出现高电平的发射控制信号在第一阶段s1无法完成整屏的传输，导致显示面板中仍有部分像素点亮的情况。
63.示例性的，如图5所示，处理模块5包括与第一节点n1电连接的第一处理单元51。第一处理单元51电连接于输入端in、第二时钟信号端ck和第一节点n1。第一处理单元51用于响应于第二时钟信号端ck的信号，将输入端in的信号提供至第一节点n1。
64.如图5所示，处理模块5还包括下拉单元53和上拉单元54。其中，下拉单元53电连接于第一电平信号端vgh、第三节点n3、第一时钟信号端xck和第一节点n1。下拉单元53用于响应于第一时钟信号端xck和第三节点n3的信号，将第一电平信号端vgh的信号提供至第一节点n1。上拉单元54电连接于第一节点n1、第二节点n2、第三节点n3、第一电平信号端vgh、第一时钟信号端xck和第二时钟信号端ck，用于响应于第二时钟信号端ck、第一节点n1、第三节点n3和第一时钟信号端xck的信号，向第二节点n2传输电压信号。
65.示例性的，如图5所示，第一处理单元51包括第一晶体管m1。第一晶体管m1的控制极与第二时钟信号端ck电连接，第一晶体管m1的第一极与输入端in电连接，第一晶体管m1的第二极与第一节点n1电连接。
66.下拉单元53包括第四晶体管m4和第五晶体管m5。第四晶体管m4的控制极与第三节点n3电连接，第四晶体管m4的第一极与第一电平信号端vgh电连接，第四晶体管m4的第二极与第五晶体管m5的第一极电连接；第五晶体管m5的控制极与第一时钟信号端xck电连接，第五晶体管m5的第二极与第一节点n1电连接。
67.上拉单元54包括第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9和第十晶体管m10。第六晶体管m6的控制极与第二时钟信号端ck电连接，第六晶体管m6的第一极与第二电平信号端vgl电连接，第六晶体管m6的第二极与第三节点n3电连接；第七晶体管m7的控制极与第一节点n1电连接，第七晶体管m7的第一极与第二时钟信号端ck电连接，第七晶体管m7的第二极与第三节点n3电连接；第八晶体管m8的控制极与第三节点n3电连接，第八晶体管m8的第一极与第一时钟信号端xck电连接；第九晶体管m9的控制极与第一时钟信号端xck电连接，第九晶体管m9的第一极与第八晶体管m8的第二极，即第四节点n4电连接，第九晶体管m9的第二极与第二节点n2电连接；第十晶体管m10的控制极与第一节点n1电连接，第十晶体管m10的第一极与第一电平信号端vgh电连接，第十晶体管m10的第二极与第二节点n2电连接。
68.如5所示，第一输出模块61包括第十一晶体管m11，第十一晶体管m11的控制极与第一节点n1电连接，第十一晶体管m11的第一极与第二电平信号端vgl电连接，第十一晶体管m11的第二极与输出端out电连接；第二输出模块62包括第十二晶体管m12，第十二晶体管m12的控制极与第二节点n2电连接，第十二晶体管m12的第一极与第一电平信号端vgh电连接，第十二晶体管m12的第二极与输出端out电连接。
69.如图5所示，发射驱动单元10还包括第一电容cst1、第二电容cst2和第三电容cst3。第一电容cst1的第一极板与第一节点n1电连接，第一电容cst1的第二极板与第一时钟信号端xck电连接。第二电容cst2的第一极板与第三节点n3电连接，第二电容cst2的第二极板与第八晶体管m8的第二极电连接；第三电容cst3的第一极板与第一电平信号端vgh电
连接，第三电容cst3的第二极板与第二节点n2电连接。
70.在第二阶段s2，发射驱动电路1中的各级发射驱动单元10在其所连接的各信号的配合下顺序输出有效电平信号。以图5所示的发射驱动单元10为与起始信号线stv电连接的第一级发射驱动单元为例，结合图5和图7，图7为图5所示的发射驱动单元10在第二阶段s2的一种工作时序图，对发射驱动单元10在第二阶段s2的工作过程进行描述，在第二阶段s2，发射驱动单元10的工作过程包括第一子时段t21、第二子时段t22、第三子时段t23、第四子时段t24、第五子时段t25、第六子时段t26、第七子时段t27和第八子时段28。
71.在第一子时段t21，第二时钟信号端ck提供低电平，第一时钟信号端xck提供高电平，起始信号线stv提供低电平。第一晶体管m1和第六晶体管m6导通，起始信号线stv所提供的低电平信号通过导通的第一晶体管m1将第一节点n1写低，第七晶体管m7、第十晶体管m10和第十一晶体管m11导通。第一电平信号端vgh提供的高电平信号通过导通的第十晶体管m10将第二节点n2写高，第十二晶体管m12截止。第二电平信号端vgl提供的低电平信号通过导通的第十一晶体管m11将输出端out写低。第二时钟信号端ck提供的低电平信号通过导通的第七晶体管m7将第三节点n3写低，第二电平信号端vgl提供的低电平信号通过导通的第六晶体管m6将第三节点n3写低，第四晶体管m4和第八晶体管m8导通，第一时钟信号端xck提供的高电平信号通过导通的第八晶体管m8将第四节点n4写高。
72.在第二子时段t22，第二时钟信号端ck提供高电平，第一时钟信号端xck提供低电平，起始信号线stv提供低电平。第一晶体管m1和第六晶体管m6截止，第一节点n1维持第一子时段t21的低电平，第七晶体管m7、第十晶体管m10和第十一晶体管m11导通，第二时钟信号端ck通过导通的第七晶体管m7将第三节点n3写高，第四晶体管m4和第八晶体管m8截止。第一电平信号端vgh通过导通的第十晶体管m10将第二节点n2写高。在第一时钟信号端xck从高电平跳变至低电平时，第一节点n1的电位在第一电容cst1的作用下从低电平变至比低电平更小的第三电平，第十一晶体管m11能够稳定导通，将第二电平信号端vgl的低电平信号提供给输出端out。
73.在第三子时段t23，第二时钟信号端ck提供低电平，第一时钟信号端xck提供高电平，起始信号线stv提供高电平。第一晶体管m1和第六晶体管m6导通，起始信号线stv提供的高电平信号通过导通的第一晶体管m1将第一节点n1写高，第七晶体管m7、第十晶体管m10和第十一晶体管m11截止。第二电平信号端vgl提供的低电平信号通过导通的第六晶体管m6将第三节点n3写低，第四晶体管m4和第八晶体管m8导通。第一时钟信号端xck提供的高电平信号通过导通的第八晶体管m8将第四节点n4写高。第九晶体管m9在第一时钟信号端xck的作用下截止，第二节点n2维持第二子时段t2的高电平，第十二晶体管m12截止，输出端out维持第二子时段t22的低电平。
74.在第四子时段t24，第二时钟信号端ck提供高电平，第一时钟信号端xck提供低电平，起始信号线stv提供高电平。第一晶体管m1和第六晶体管m6截止，第一节点n1维持第三子时段t23的高电平，第七晶体管m7、第十晶体管m10和第十一晶体管m11截止，第三节点n3维持第三子时段t23的低电平，第四晶体管m4和第八晶体管m8导通。在第一时钟信号端xck从高电平跳变至低电平时，第一时钟信号端xck提供的低电平信号通过导通的第八晶体管m8将第四节点n4写低。第三节点n3在第二电容cst2的作用下被拉至更低，使第八晶体管m8稳定地保持导通状态。在第一时钟信号端xck提供的低电平的作用下，第五晶体管m5和第九
晶体管m9导通，第一电平信号端vgh提供的高电平信号通过导通的第四晶体管m4和第五晶体管m5将第一节点n1写高。第四节点n4的低电位通过导通的第九晶体管m9将第二节点n2写低，第十二晶体管m12导通。第一电平信号端vgh通过导通的第十二晶体管m12将输出端out写高。
75.在第五子时段t25，第二时钟信号端ck提供低电平，第一时钟信号端xck提供高电平，起始信号线stv提供高电平。第一晶体管m1和第六晶体管m6导通。起始信号线stv提供的高电平信号通过第一晶体管m1将第一节点n1写高，第七晶体管m7、第十晶体管m10和第十一晶体管m11截止。第二电平信号端vgl提供的低电平信号通过导通的第六晶体管m6将第三节点n3写低，第四晶体管m4和第八晶体管m8导通，第一时钟信号端xck提供的高电平信号通过导通的第八晶体管m8将第四节点n4写高。第九晶体管m9截止。第二节点n2维持第四子时段t4的低电平状态，第十二晶体管m12导通。第一电平信号端vgh通过导通的第十二晶体管m12将输出端out写高。
76.在第六子时段t26，第二时钟信号端ck提供高电平，第一时钟信号端xck提供低电平，起始信号线stv提供低电平。第一晶体管m1和第六晶体管m6截止，第一节点n1维持第五子时段t25的高电平，第七晶体管m7、第十晶体管m10和第十一晶体管m11截止。第三节点n3维持第五子时段t25的低电平，第四晶体管m4和第八晶体管m8导通，第一电平信号端vgh通过导通的第四晶体管m4和第五晶体管m5将第一节点n1写高。在第一时钟信号端xck从高电平跳变至低电平时，低电平通过导通的第八晶体管m8将第四节点n4写低，在第三电容cst3的作用下第三节点n3的电位被进一步拉低，第八晶体管m8稳定保持导通状态。同时，第九晶体管m9导通，第四节点n4的低电平信号通过导通的第九晶体管m9将第二节点n2写低，第十二晶体管m12导通，第一电平信号端vgh提供的高电平信号通过导通的第十二晶体管m12将输出端out写高。
77.在第七子时段t27，第二时钟信号端ck提供低电平，第一时钟信号端xck提供高电平，起始信号线stv提供低电平。第一晶体管m1和第六晶体管m6导通。起始信号线stv提供的低电平信号通过第一晶体管m1将第一节点n1写低，第七晶体管m7、第十晶体管m10和第十一晶体管m11导通。第二电平信号端vgl提供的低电平信号通过导通的第六晶体管m6将第三节点n3写低，第四晶体管m4和第八晶体管m8导通，第一时钟信号端xck提供的高电平信号通过导通的第八晶体管m8将第四节点n4写高。第九晶体管m9截止。第二电平信号端vgl的低电平信号通过导通的第十一晶体管m11提供给输出端out。第一电平信号端vgh提供的高电平信号通过导通的第十二晶体管m12将第二节点n2写高，第十二晶体管m12截止。
78.在第八子时段t28，第二时钟信号端ck提供高电平，第一时钟信号端xck提供低电平，起始信号线stv提供低电平。第一晶体管m1和第六晶体管m6截止，第一节点n1维持第七子时段t27的低电平，第七晶体管m7、第十晶体管m10和第十一晶体管m11导通，第二时钟信号端ck通过导通的第七晶体管m7将第三节点n3写高，第四晶体管m4和第八晶体管m8截止。第一电平信号端vgh通过导通的第十晶体管m10将第二节点n2写高。在第一时钟信号端xck从高电平跳变至低电平时，第一节点n1的电位在第一电容cst1的作用下从低电平变至比低电平更小的第三电平，第十一晶体管m11能够稳定导通，将第二电平信号端vgl的低电平信号提供给输出端out。
79.示例性的，如图6所示，上述调节信号端d用于传输包括第一电平v1在内的脉冲信
号，其中，第一电平v1为能够控制第一输出模块61关断的信号。例如，在第一输出模块61包括p型晶体管时，第一电平v1可以与第一电平信号端vgh所提供的电平相等。
80.如图6所示，本发明实施例可以令调节信号端d在第一阶段s1恒定传输第一电平v1，在第二阶段s2传输包括第一电平v1在内的脉冲信号。采用该设置方式，一方面可以使调节信号端d在第一阶段s1向第一节点n1稳定写入控制第一输出模块61关断的第一电平v1，以确保发射驱动单元10能够输出令子像素4不发光的信号。另一方面，本发明实施例通过在第二阶段s2将调节信号端d所传输的信号设置为脉冲信号，在保证第一输出模块61在第一阶段s1关断的同时，还可以避免控制晶体管mc与调节信号端d电连接的第一极长期处于第一电平v1。
81.如前所述，在第二阶段s2内，在发射驱动单元10的输出端out输出令子像素4发光的有效电平时，发射驱动单元10的第一节点n1处于令第一输出模块61导通的有效电平。由于控制晶体管mc的第二极与第一节点n1电连接，因此，若控制晶体管mc的第一极连续处于令第一输出模块61截止的非有效电平，将导致控制晶体管mc的第一极和第二极连续承受较大跨压。本发明实施例通过将调节信号端d所传输的信号设置为脉冲信号，可以减短调节信号端d传输第一电平v1的连续时间，从而有利于减短控制晶体管mc的第一极和第二极之间承受较大跨压的连续时间，可以提高控制晶体管mc的稳定性。
82.示例性的，结合图5、图6和图8所示，图8为本发明实施例提供的另一种发射驱动电路的示意图，在令调节信号端d接收脉冲信号时，本发明实施例可以令各级发射驱动单元10的调节信号端d均与起始信号线stv电连接，即，令各级发射驱动单元10的调节信号端d和第一级发射驱动单元10的输入端in接收相同的信号。如图6所示，在第一阶段s1，本发明实施例可以令起始信号线stv恒定传输令第一输出模块61关断的第一电平v1，在第二阶段s2，令起始信号线stv周期性地输出脉冲信号。本发明实施例通过令控制晶体管mc的第一极与起始信号线stv电连接，在减短控制晶体管mc的第一极和第二极之间处于较大跨压下的连续时间，提高控制晶体管mc的稳定性的同时，还可以避免在显示面板100中引入过多的走线，可以减小发射驱动电路1以及各信号线所占的非显示区的面积，有利于简化显示面板100的结构以及提高显示面板100的屏占比。
83.可选的，如图9所示，图9为本发明实施例提供的又一种发射驱动电路的工作时序图，本发明实施例可以令调节信号端d在第一阶段s1恒定传输第一电平v1，在第二阶段恒定传输第二电平v2，其中，第一电平v1为用于控制第一输出模块61关断的非有效电平，第二电平v2为用于控制第一输出模块61导通的有效电平。例如，在第一输出模块61包括p型晶体管时，第一电平v1可以与第一电平信号端vgh所提供的电平相等。第二电平v2可以与第二电平信号端vgl所提供的电平相等。如此设置，可以在第二阶段s2内减小控制晶体管mc的第一极和第二极之间的跨压，有利于提高控制晶体管mc的稳定性。
84.示例性的，如图6和图9所示，上述第一控制信号端c1所传输的有效电压的电位为v
c1
，非有效电压的电位为v
c2
；调节信号端d所传输的非有效电压的电位为v
s2
；调节信号端d所传输的非有效电压用于使第一输出模块61关断。示例性的，v
s2
可以与上述用于控制第一输出模块61关断的第一电平v1相等。在本发明实施例中，|v
c2|
≥|v
s2
|。如此设置，可以降低控制晶体管mc在第二阶段s2被误开启的风险。
85.示例性的，本发明实施例还可以令上述调节信号端d传输恒定信号。如图10所示，
图10为本发明实施例提供的另一种发射驱动电路的工作时序图，在第一阶段s1和第二阶段s2，调节信号端d均传输第一电平v1。第一电平v1用于控制第一输出模块61关断。例如，在第一输出模块61包括p型晶体管时，第一电平v1可以与第一电平信号端vgh所提供的电平相等。
86.可选的，如图11所示，图11为本发明实施例提供的又一种发射驱动电路的示意图，本发明实施例可以令上述第一电平信号线lh分别与各级发射驱动单元10的第一电平信号端vgh和调节信号端d电连接。即，令各级发射驱动单元10的调节信号端d和各级发射驱动单元10的第一电平信号端vgh接收相同的信号。如此设置，一方面可以降低显示面板的功耗。另一方面，还可以避免在显示面板100中引入过多的走线，可以减小发射驱动电路1以及各信号线所占的非显示区的面积，有利于简化显示面板100的结构以及提高显示面板100的屏占比。
87.示例性的，在显示面板进入第二阶段s2后，显示面板进入帧画面显示阶段。以帧画面的刷新频率为f为例，在以频率为f的帧画面的显示时间内，发射驱动单元10的输出信号包括至少n个脉冲，n*f≥240hz。其中n为大于等于1的整数。也就是说，本发明实施例可以令发射驱动单元10所输出信号的频率大于等于240hz。如此设置，可以使发射驱动单元10所输出的信号以相对较高的频率在有效电平和非有效电平之间切换，即，可以避免发射驱动单元10的输出端out连续长时间输出有效电平。在发射驱动单元10输出有效电平时，发射驱动单元10的第一节点n1处于令第一输出模块31导通的有效电平状态。在控制晶体管mc的第一极所连接的调节信号端d恒定传输令第一输出模块31截止的非有效电平时，采用该设置方式，可以减短控制晶体管mc的第一极和第二极承受较大跨压的连续时间，有利于提高控制晶体管mc的稳定性。
88.示例性的，本发明实施例可以将发射驱动单元10的输出信号的频率设置为大于等于1440hz。进一步的，本发明实施例可以将发射驱动单元10的输出信号的频率设置为大于等于1920hz。
89.示例性的，在以频率为f的帧画面的显示时间内，本发明实施例可以令起始信号线stv所传输的信号包括至少n个脉冲，n*f≥240，以使发射驱动单元10在一个帧画面的显示周期内输出上述n个脉冲，以减短控制晶体管mc承受较大跨压的连续时长。示例性的，本发明实施例可以令帧画面的刷新频率f＝120hz，以及，令n≥2。或者，令帧画面的刷新频率f＝60hz，令n≥4。
90.示例性的，本发明实施例可以将令起始信号线stv所传输的信号的频率设置为大于等于1440hz。进一步的，本发明实施例可以将起始信号线stv所传输的信号的频率设置为大于等于1920hz。
91.可选的，本发明实施例可以令发射驱动单元10的输出信号的有效电平占空比小于等于第一预设值。在有效电平的作用下，相应的子像素能够发光。如此设置，能够使发射驱动单元10输出有效电平的连续时长小于等于预设时长，可以减短控制晶体管mc的第一极和第二极承受较大跨压的连续时间，有利于提高控制晶体管mc的稳定性。
92.示例性的，上述第一预设值小于等于99％。
93.可选的，发射驱动单元10还包括自举模块，自举模块的一极与第一节点n1连接，自举模块的另一极与第一时钟信号端xck电连接。在本发明实施例中，第一时钟信号端xck所
传输的有效电平的占空比小于等于第二预设值。
94.示例性的，如图5所示，自举模块8包括第一电容cst1。
95.可选的，如图12所示，图12为本发明实施例提供的另一种发射驱动单元的电路示意图，自举模块8包括第四电容cst4、第十四晶体管m14和第十五晶体管m15，第四电容cst4的第一极板与第一节点n1电连接，第四电容cst4的第二极板通过第十五晶体管m15与第一时钟信号端xck电连接，第四电容cst4的第二极板还通过第十四晶体管m14与第一电平信号端vgh电连接。第十四晶体管m14的控制极与第三节点n3电连接，第十五晶体管m15的控制极与第一节点n1电连接。在图12中，与图5相同的元件由相同的附图标记指代，其连接关系及工作过程参见前文关于图5的说明，在此不再赘述。
96.如前所述，在发射驱动单元10工作时，在图7所示的第一子时段t21，第一节点n1为低电平，该低电平与第二电平信号端vgl所提供的第二电平相当。在进入第二子时段t22后，在第一时钟信号端xck所提供的信号由高电平切换至低电平时，在自举模块8的自举作用下，第一节点n1的电位会被拉到低于第二电平信号端vgl所提供的第二电平的第三电平，直至第一时钟信号端xck所提供的信号由低电平切换至高电平时，第一节点n1的电位才会从第三电平被拉高至第二电平。在第一节点n1处于第三电平时，若控制晶体管mc的第一极的电压较大，控制晶体管mc将受到较大的跨压。本发明实施例通过减短第一时钟信号端xck处于低电平的连续时长，可以减短第一节点n1的电位处于第三电平的连续时间，从而可以减短控制晶体管mc与第一节点n1电连接的第二极处于第三电平的连续时长，有利于提高控制晶体管mc的稳定性。
97.可选的，上述第二预设值小于等于40％。
98.可选的，如图12和图13所示，图13为本发明实施例提供的另一种发射驱动单元的电路示意图，在图13中，与图5相同的元件由相同的附图标记指代，其连接关系及工作过程参见前文关于图5的说明，在此不再赘述。发射驱动单元10还包括第十三晶体管m13，其控制极与第二电平信号端vgl电连接，其第一极与控制晶体管mc的第二极电连接，其第二极与第一节点n1电连接。在发射驱动单元10工作时，在第一节点n1处于上述低于低电平的第三电平状态时，第十三晶体管m13的设置可以抬高控制晶体管mc的第二极的电位，有利于减小控制晶体管mc的第一极和第二极之间的跨压，以及，减小控制晶体管mc的控制极和第二极之间的跨压，从而可以提高控制晶体管mc的稳定性。
99.可选的，如图13所示，发射驱动单元10还包括保护模块9，保护模块9的第一端与控制晶体管mc电连接，保护模块9的第二端与第一节点n1电连接，保护模块9响应于第二时钟信号端ck的信号，电连接第一节点n1和控制晶体管mc。在第一节点n1的电位在自举模块8的作用下被拉至低于第二电平的第三电平时，保护模块9的设置可以抬高控制晶体管mc的第二极的电位，从而有利于减小控制晶体管mc的第一极和第二极之间的跨压，以及，减小控制晶体管的控制极和第二极之间的跨压，有利于提高控制晶体管mc的可靠性。
100.示例性的，如图13所示，保护模块9包括第二晶体管m2，其控制极与第二时钟信号端ck电连接，其第一极与控制晶体管mc电连接，其第二极与第一节点n1电连接。
101.示例性的，如图13所示，上述处理模块5还包括第二处理单元52，第二处理单元52的第一端与输入端in电连接，第二处理单元52的第二端与保护模块9的第一端电连接，第二处理单元52响应于第二控制信号端c2的信号，将输入端in的信号提供至保护模块9。在本发
明实施例中，第二处理单元52和控制模块7分时工作。在第一阶段s1，第一控制信号端c1控制控制模块7导通，第二控制信号端c2控制第二处理单元52关断，以将调节信号端d提供的信号提供至保护模块9。在第二阶段s2，第一控制信号端c1控制控制模块7截止，第二控制信号端c2控制第二处理单元52导通，以将输入端in的信号提供至保护模块6。如图14所示，第二处理单元52包括第三晶体管m3，其控制极与第二控制信号端c2电连接，其第一极与输入端in电连接，其第二极与保护模块6电连接。
102.示例性的，如图14所示，图14为本发明实施例提供的又一种发射驱动电路的示意图，显示面板还包括第一控制信号线lc1、第二控制信号线lc2和调节信号线ld；各发射驱动单元10的第一控制端c1与第一控制信号线lc1电连接，第二控制端c2与第二控制信号线lc2电连接，控制晶体管mc的第一极与调节信号线ld电连接。
103.示例性的，如图15所示，图15为本发明实施例提供的一种第一控制信号线lc1和第二控制信号线lc2的截面示意图，其中，第一控制信号线lc1和第二控制信号线lc2异层设置，且，沿垂直于显示面板所在平面的方向，第一控制信号线lc1和第二控制信号线lc2不交叠。如图15所示，沿垂直于显示面板所在平面的方向，第一控制信号线lc1和第二控制信号线lc2之间包括绝缘层200。如此设置，有利于降低第一控制信号线lc1和第二控制信号线lc2之间的耦合。
104.或者，如图16所示，图16为本发明实施例提供的另一种第一控制信号线lc1和第二控制信号线lc2的截面示意图，本发明实施例也可以令第一控制信号线lc1和第二控制信号线lc2同层设置；并令第一控制信号线lc1和第二控制信号线lc2的间距d大于3μm，以减小第一控制信号线lc1和第二控制信号线lc2之间的耦合。
105.或者，如图17所示，图17为本发明实施例提供的又一种第一控制信号线lc1和第二控制信号线lc2的截面示意图，在将第一控制信号线lc1和第二控制信号线lc2同层设置时，如图17所示，本发明实施例可以在二者之间设置屏蔽线lp。示例性的，屏蔽线lp可以用于接收第一电平信号vgh或第二电平信号vgl，以减小第一控制信号线lc1和第二控制信号线lc2之间的耦合。
106.可选的，上述第一控制信号线lc1具有第一寄生电容，起始信号线stv具有第二寄生电容，第一寄生电容小于第二寄生电容，以在第一阶段s1，使第一控制信号线lc1所传输的第一控制信号可以快速传输到各级发射驱动单元10，从而能够在第一阶段s1将与各级发射驱动单元10电连接的各行子像素快速置于不发光状态，以避免出现闪屏问题。
107.可选的，本发明实施例可以令控制晶体管mc和第三晶体管m3中的其中一者包括p型晶体管，另一者包括n型晶体管；并令第一控制信号端c1和第二控制信号端c2电连接。如图18所示，图18为本发明实施例提供的又一种发射驱动单元10的电路示意图，其中，控制晶体管mc包括p型晶体管，第三晶体管m3包括n型晶体管，二者的控制极电连接，如此设置，在确保控制晶体管mc和第三晶体管m3分时导通的同时，可以减少显示面板中的信号线的数量。
108.示例性的，本发明实施例可以令控制晶体管mc的沟道的宽长比大于等于第一晶体管m1的沟道的宽长比。如此设置，可以使控制晶体管mc具有更快的开启速度，在显示面板进入第一阶段s1的工作时，可以使控制晶体管mc能够快速开启，以避免出现闪屏问题。
109.示例性的，如图19所示，图19为本发明实施例提供的又一种发射驱动单元10的电
路示意图，控制晶体管mc包括双栅晶体管，以提高控制晶体管mc的稳定性，降低失效风险。
110.本发明实施例还提供了一种应用于上述显示面板的驱动方法，结合图4、图5和图6所示，显示面板的工作过程包括第一阶段s1和第二阶段s2，驱动方法包括：在第一阶段s1，控制控制晶体管mc导通，将调节信号端d的信号提供至发射驱动单元10的第一节点n1，以令第一输出模块61截止，避免发射驱动单元10输出控制子像素4发光的有效电平。
111.在第二阶段s2，控制控制晶体管mc关断。
112.本发明实施例提供的应用于显示面板的驱动方法，通过控制第一输出模块61在第一阶段s1关断，可以避免出现闪屏问题，有利于保证显示面板的显示效果。而且，本发明实施例通过令控制晶体管mc在第二阶段s2关断，可以避免调节信号端d的信号在第二阶段s2写入第一节点n1，可以使第一节点n1的信号在第二阶段s2与调节信号端d的信号无关。在第二阶段s2，发射驱动单元10在输入端in、第一时钟信号端xck、第二时钟信号端ck、第一电平信号端vgh和第二电平信号端vgl的作用下可以通过输出端out向发光控制信号线emit提供包括有效电平和非有效电平在内的脉冲信号，以使相应的子像素4可以以目标亮度进行点亮，使显示面板显示图像。
113.可选的，上述调节信号端d用于传输包括第一电平v1在内的脉冲信号，第一电平v1用于控制第一输出模块61关断；本发明实施例提供的上述驱动方法还包括：
114.在以频率为f的帧画面的显示时间内，控制起始信号线stv所传输的信号包括至少n个脉冲，n*f≥240，以令发射驱动单元的输出信号在以频率为f的帧画面的显示时间内包括n个脉冲，使发射驱动单元10所输出的信号以相对较高的频率在有效电平和非有效电平之间切换，以避免发射驱动单元10的输出端out连续长时间输出有效电平。在发射驱动单元10输出有效电平时，发射驱动单元10的第一节点n1处于令第一输出模块31导通的有效电平。在控制晶体管mc的第一极所连接的调节信号端d恒定传输令第一输出模块31截止的非有效电平时，采用该设置方式，可以减短控制晶体管mc的第一极和第二极承受较大跨压的连续时间，有利于提高控制晶体管mc的稳定性。
115.示例性的，上述驱动方法还包括：控制发射驱动单元10的输出信号的有效电平占空比小于等于第一预设值。在有效电平的作用下，相应的子像素4发光。如此设置，能够使发射驱动单元10输出有效电平的连续时长小于等于预设时长，可以减短控制晶体管mc的第一极和第二极承受较大跨压的连续时间，有利于提高控制晶体管mc的稳定性。
116.示例性的，结合图5所示，上述发射驱动单元10还包括自举模块8，自举模块8的一端与第一节点n1电连接，自举模块8的另一端与第一时钟信号端xck电连接。本发明实施例提供的驱动方法还包括：控制第一时钟信号端xck所传输的有效电平的占空比小于等于第二预设值。示例性的，如图5所示，自举模块8包括第一电容cst1。如前所述，在发射驱动单元10工作时，在图7所示的第一子时段t21，第一节点n1为低电平，低电平与第二电平信号端vgl所提供的信号相当。在进入第二子时段t22后，在第一时钟信号端xck所提供的信号由高电平切换至低电平时，在自举模块8的自举作用下，第一节点n1的电位会被拉到低于第二电平的第三电平，直至第一时钟信号端xck所提供的信号由低电平切换至高电平时，第一节点n1的电位才会从第三电平被拉高至第二电平。在第一节点n1处于第三电平时，若控制晶体管mc的第一极的电压较大，控制晶体管mc将受到较大的跨压。本发明实施例通过减短第一时钟信号端xck处于低电平的连续时长，可以减短第一节点n1的电位处于第三电平的持续
时间，从而可以减短控制晶体管mc与第一节点n1电连接的第二极处于第三电平的连续时长，有利于提高控制晶体管mc的可靠性。
117.本发明实施例还提供了一种显示装置，如图20所示，图20为本发明实施例提供的一种显示装置的示意图，该显示装置包括上述的显示面板100。其中，显示面板100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图20所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
118.本发明实施例提供的显示装置，通过在显示面板的发射驱动单元中设置控制模块，可以利用控制模块来对第一输出模块的工作状态进行调整，例如，当开机启动且未开始显示第一帧画面之前，或者，在关机之后，控制模块可以响应于第一控制信号端的信号向第一节点提供调节信号端的信号，调节信号端的信号可以令第一输出模块关断，从而避免与第一输出模块电连接的第二电平信号端的信号输出至像素驱动电路中，能够避免子像素发光。即，采用本发明实施例提供的显示面板，可以有效避免显示面板出现开关机闪屏问题，提高了显示面板的显示效果。
119.而且，本发明实施例通过对控制模块中的控制晶体管进行设计，通过使控制晶体管的控制极、第一极和第二极中任意两极之间的跨压小于等于预设阈值，和/或，令控制晶体管的控制极、第一极和第二极中任意两极之间的跨压大于预设阈值的连续时长小于等于预设时长，可以避免控制晶体管处于长期大偏压状态下，有利于保证控制晶体管的稳定性。
120.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。