半导体器件及其制备方法与流程

1.本公开涉及集成电路领域，尤其涉及一种半导体器件及其制备方法。


背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管。
3.随着动态随机存取存储器的集成密度朝着更高的方向发展，在对动态随机存取存储器阵列结构中晶体管的排布方式以及如何缩小动态随机存取存储器阵列结构中单个功能器件的尺寸进行研究的同时，也需要考虑小尺寸的功能器件对半导体结构整体电学性能的影响。
4.利用垂直的全环绕栅极(gaa，gate-all-around)晶体管结构作为动态随机存取存储器选择晶体管(access transistor)时，其占据的面积可以达到4f2(f：在给定工艺条件下可获得的最小图案尺寸)，原则上可以实现更高的密度效率，但是对小尺寸的功能器件之间的电位控制以及防漏电性能提出了更高的要求，对半导体结构整体的电学性能也提出了更高的要求。


技术实现要素：

5.本公开所要解决的技术问题是，提供一种半导体器件及其制备方法，其能够降低栅极的电阻，提高半导体器件的性能。
6.为了解决上述技术问题，本公开实施例提供一种半导体器件的制备方法，其包括：提供衬底，所述衬底内具有浅沟槽隔离结构；在所述浅沟槽隔离结构中形成字线沟槽，所述字线沟槽侧壁设置有栅极绝缘层；形成氮化钛阻挡层，所述氮化钛阻挡层覆盖所述栅极绝缘层表面；沉积金属钼栅极，所述金属钼栅极选择性地沉积在所述氮化钛阻挡层上。
7.在一实施例中，在所述浅沟槽隔离结构中形成字线沟槽的步骤包括：刻蚀所述浅沟槽隔离结构，形成所述字线沟槽，所述字线沟槽的侧壁暴露出所述衬底；对所述衬底进行氧化处理或沉积氧化层，形成所述栅极绝缘层。
8.在一实施例中，所述字线沟槽包括第一区域及第二区域，所述第一区域与所述第二区域沿垂直所述衬底顶面的方向排布，且所述第二区域临近所述衬底顶面，形成所述字线沟槽的步骤还包括：在所述字线沟槽的所述第二区域的侧壁形成隔离层，所述字线沟槽的所述第一区域的侧壁暴露出所述衬底；在所述第一区域暴露的所述衬底表面形成所述栅极绝缘层。
9.在一实施例中，在所述第一区域暴露的所述衬底表面形成所述栅极绝缘层的步骤包括：对所述第一区域暴露的所述衬底表面进行氧化处理，形成所述栅极绝缘层，在平行于所述衬底顶面的方向上，所述隔离层表面突出于所述栅极绝缘层表面。
10.在一实施例中，在所述第一区域暴露的所述衬底表面形成所述栅极绝缘层的步骤包括：在所述第一区域暴露的所述衬底表面沉积氧化层，形成所述栅极绝缘层。
11.在一实施例中，在所述字线沟槽的所述第二区域的侧壁形成隔离层的步骤包括：在所述字线沟槽内填充隔离材料层；图案化所述隔离材料层，保留位于所述字线沟槽所述第二区域侧壁的隔离材料层作为所述隔离层。
12.在一实施例中，形成氮化钛阻挡层的步骤包括：沉积氮化钛阻挡层材料，所述氮化钛阻挡层材料覆盖所述隔离层表面、所述栅极绝缘层表面及所述字线沟槽底面；去除所述隔离层表面及所述字线沟槽底面的氮化钛阻挡层材料，所述栅极绝缘层表面剩余的氮化钛阻挡层材料作为所述氮化钛阻挡层。
13.在一实施例中，在沉积金属钼栅极的步骤之后，还包括如下步骤：形成填充层，所述填充层至少填充所述字线沟槽的所述第一区域。
14.在一实施例中，沉积金属钼栅极的方法包括：以五氯化钼和氢气作为前驱体，采用原子层沉积工艺选择性地在所述氮化钛阻挡层表面沉积金属钼栅极。
15.本公开实施例还提供一种半导体器件，其包括：衬底，所述衬底内具有浅沟槽隔离结构，字线沟槽设置在所述浅沟槽隔离结构内；栅极结构，设置在所述字线沟槽内，所述栅极结构包括依次设置的氮化钛阻挡层及金属钼栅极，在垂直所述衬底顶面的方向上，所述金属钼栅极顶面与所述氮化钛阻挡层顶面平齐；栅极绝缘层，设置在所述衬底与所述栅极结构之间。
16.在一实施例中，所述字线沟槽包括第一区域及第二区域，所述第一区域与所述第二区域沿垂直所述衬底顶面的方向排布，且所述第二区域临近所述衬底顶面，所述栅极结构设置在所述字线沟槽的第一区域，隔离层设置在所述字线沟槽的所述第二区域。
17.在一实施例中，在平行于所述衬底顶面的方向上，所述隔离层表面突出于所述栅极绝缘层表面。
18.在一实施例中，在平行于所述衬底顶面的方向上，所述隔离层表面与所述氮化钛阻挡层表面平齐或突出于所述氮化钛阻挡层表面。
19.在一实施例中，还包括填充层，所述填充层至少填充所述字线沟槽的所述第一区域。
20.在一实施例中，所述填充层还覆盖所述衬底顶面。
21.本公开实施例提供的半导体器件及其制备方法利用所述金属钼栅极选择性沉积的性质，使得所述金属钼栅极仅沉积在所述氮化钛阻挡层上，而并不沉积在其他结构上，例如衬底、隔离层、保护层，进而无需再采用额外的回刻蚀步骤，简化了制备工艺，降低了工艺难度，且金属钼栅极的电阻率比tin/w膜的电阻率低，有利于降低栅极电阻，提高半导体器件的性能。
附图说明
22.图1是本公开实施例提供的半导体器件的制备方法的步骤示意图；
23.图2～图8是本公开实施例提供的制备方法的主要步骤形成的半导体结构示意图。
具体实施方式
24.下面结合附图对本公开提供的半导体器件及其制备方法的具体实施方式做详细说明。本具体实施方式中所述的半导体器件可以是但不限于dram。
25.图1是本公开实施例提供的半导体器件的制备方法的步骤示意图，请参阅图1，所述制备方法包括：步骤s10，提供衬底，所述衬底内具有浅沟槽隔离结构；步骤s11，在所述浅沟槽隔离结构中形成字线沟槽，所述字线沟槽侧壁设置有栅极绝缘层；步骤s12，形成氮化钛阻挡层，所述氮化钛阻挡层覆盖所述栅极绝缘层表面；步骤s13，沉积金属钼栅极，所述金属钼栅极选择性地沉积在所述氮化钛阻挡层上。
26.本公开实施例提供的半导体器件的制备方法中，采用金属钼作为栅极，金属钼栅极能够选择性地沉积在所述氮化钛阻挡层上，而并不沉积在所述衬底上。若是采用金属钨作为栅极，则需要沉积金属钨后，再回刻蚀金属钨，形成金属钨栅极，则相对于采用金属钨作为栅极而言，本公开实施例提供的金属钼栅极仅沉积在氮化钛阻挡层上，因此，无需再执行回刻蚀步骤，简化了制备工艺，降低了半导体器件的制备工艺难度。
27.下面结合图1～图8对本公开实施例提供的半导体器件的制备方法进行详细说明，其中，图2～图8是本公开实施例提供的制备方法的主要步骤形成的半导体结构示意图。
28.请参阅图1及图2，步骤s10，提供衬底200，所述衬底200内具有浅沟槽隔离结构201。
29.所述衬底200可以包括硅衬底、锗(ge)衬底、锗化硅(sige)衬底、soi衬底或goi(germanium-on-insulator，绝缘体上锗)衬底等；所述衬底200还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述衬底200还可以为叠层结构，例如硅/锗硅叠层等；另外，所述衬底200可以为进行离子掺杂后的衬底，可以进行p型掺杂，也可以进行n型掺杂；所述衬底200中还可以形成有多个外围器件，如场效应晶体管、电容、电感和/或二极管等。本实施例中，所述衬底200为硅衬底，其内部还包括其他器件结构，例如晶体管结构、金属布线结构等，但由于与本发明无关，所以不绘制。
30.所述浅沟槽隔离结构201设置在所述衬底200内，所述浅沟槽隔离结构201的上表面暴露于所述衬底200。在本实施例中，所述衬底200表面具有一层保护层202，所述保护层202可为氧化物，例如二氧化硅，用于在执行半导体工艺时保护所述衬底200。
31.作为示例，本公开实施例提供一种形成所述浅沟槽隔离结构201的方法，所述方法包括：在所述衬底200内形成朝向所述衬底200内部延伸的浅沟槽；在所述浅沟槽内填充隔离材料，形成所述浅沟槽隔离结构201。所述隔离材料可为氧化物或者氧化物与氮化物的复合层。在本实施例中，以所述隔离材料为二氧化硅为例进行说明。
32.请参阅图1及图5，步骤s11，在所述浅沟槽隔离结构201中形成字线沟槽210，所述字线沟槽210侧壁设置有栅极绝缘层220。
33.在该步骤中，所述字线沟槽210向所述浅沟槽隔离结构201内部延伸设定距离，所述字线沟槽210的底面为所述浅沟槽隔离结构201的表面，所述栅极绝缘层220覆盖所述字线沟槽210的部分侧壁。
34.具体地说，在本实施例中，所述字线沟槽210包括第一区域210a及第二区域210b，所述第一区域210a与所述第二区域210b沿垂直所述衬底200顶面的方向(如图中y方向)排布，且所述第二区域210b临近所述衬底200顶面。所述栅极绝缘层220覆盖所述字线沟槽210的所述第一区域210a的侧壁，在所述字线沟槽210的所述第二区域210b的侧壁形成有隔离层230。
35.作为示例，本公开实施例提供一种形成所述字线沟槽210的方法。所述方法包括如
下步骤：
36.请参阅图3，刻蚀所述浅沟槽隔离结构201，形成所述字线沟槽210，所述字线沟槽210的侧壁暴露出所述衬底200。在该步骤中，采用光刻及刻蚀工艺形成所述字线沟槽210，所述字线沟槽210向所述浅沟槽隔离结构201内部延伸设定距离。在本实施例中，所述衬底200表面的保护层202也被所述字线沟槽210贯穿。
37.请参阅图4，在所述字线沟槽210的所述第二区域210b的侧壁形成隔离层230，所述字线沟槽210所述第一区域210a的侧壁暴露出所述衬底200。所述隔离层230可为氮化硅层。在该步骤中，在平行于所述衬底200顶面的方向(如图中x方向)，所述隔离层230表面突出于所述字线沟槽210所述第一区域210a暴露的所述衬底200的表面。所述隔离层230可用于限定后续形成的栅极结构240距离衬底200顶面的高度，从而实现栅极结构240形成位置的可控性。
38.具体地说，在该步骤中，形成所述隔离层230的方法包括：
39.在所述字线沟槽210内填充隔离材料层。例如，在所述字线沟槽210内填充氮化硅。受到半导体工艺的限制，所述隔离材料层不仅覆盖所述字线沟槽210内壁，还覆盖所述衬底200顶面，在本实施例中，所述隔离材料层还覆盖所述保护层202的表面。在另一些实施例中，所述隔离材料层填充满所述字线沟槽210，且覆盖所述保护层202的表面。
40.图案化所述隔离材料层，保留位于所述字线沟槽210所述第二区域210b侧壁的隔离材料层作为所述隔离层230。在该步骤中，采用光刻及刻蚀工艺去除所述保护层202表面、所述字线沟槽210第一区域210a侧壁、及所述字线沟槽210底面的隔离材料层，保留位于所述字线沟槽210所述第二区域210b侧壁的隔离材料层作为所述隔离层230。可以理解的是，在一些实施例中，受到半导体工艺限制，在去除所述隔离材料层时，所述字线沟槽210所述第二区域210b侧壁的隔离材料层也被减薄。
41.请参阅图5，对所述衬底200进行氧化处理或沉积氧化层，形成所述栅极绝缘层220。具体地说，在所述第一区域210a暴露的所述衬底200表面形成所述栅极绝缘层220。
42.例如，在本实施例中，对所述第一区域210a暴露的所述衬底200进行氧化处理，形成所述栅极绝缘层220。所述氧化处理包括热氧化法，氧或水汽等氧化剂与暴露的衬底200在高温下进行反应，生成二氧化硅，形成氧化物层，该氧化物层作为所述栅极绝缘层220。热氧化法形成的栅极绝缘层220具有较高的可重复性及稳定性，有利于提高半导体器件的可靠性。在该步骤中，由于采用热氧化法形成所述栅极绝缘层220，所述栅极绝缘层220朝向衬底200内部生长，则所述栅极绝缘层220表面的位置与所述衬底200表面的位置相同，而所述隔离层230形成在所述衬底200表面，并非朝向所述衬底200内部生长，因此，在平行于所述衬底200顶面的方向(如图中x方向)上，所述隔离层230表面突出于所述栅极绝缘层220表面，所述隔离层230与所述衬底200的交界面与所述栅极绝缘层220的表面平齐，因此可利用所述隔离层230的厚度限定后续形成的氮化钛阻挡层241的厚度。并且，由于所述栅极绝缘层220朝向硅衬底200内部生长，并未占用字线沟槽210的宽度，使得在相同的字线沟槽210的宽度下能够形成更宽的金属钼栅极242。
43.在另一些实施例中，也可在所述第一区域210a暴露的所述衬底200表面沉积氧化层，形成所述栅极绝缘层220，所述沉积工艺包括但不限于化学气相沉积(cvd)工艺、等离子体增强化学气相沉积(pecvd)工艺、原子层沉积(ald)工艺或其组合。在该些实施例中，由于
所述栅极绝缘层220是采用沉积工艺沉积在所述衬底200表面，即覆盖所述衬底200表面，而并非是向衬底200内部生长，因此，所述栅极绝缘层220的表面突出于所述衬底200表面。在一些实施例中，在平行于所述衬底200顶面的方向(如图中x方向)上，所述栅极绝缘层220的表面与所述隔离层230表面平齐，而在另一些实施例中，所述隔离层230表面突出于所述栅极绝缘层220的表面。
44.请参阅图1及图6，步骤s12，形成氮化钛阻挡层241，所述氮化钛阻挡层241覆盖所述栅极绝缘层220表面。在该步骤中，仅在所述栅极绝缘层220的表面形成所述氮化钛阻挡层241，所述氮化钛阻挡层241并不覆盖所述隔离层230表面。所述氮化钛阻挡层241用于防止后续形成的金属钼栅极242向衬底200内扩散。
45.在本实施例中，在平行于所述衬底200顶面的方向(如图中x方向)上，所述隔离层230表面与所述氮化钛阻挡层241表面平齐，而在另一些实施例中，在平行于所述衬底200顶面的方向(如图中x方向)上，所述隔离层230表面突出于所述氮化钛阻挡层241表面。
46.作为示例，本公开实施例提供一种形成所述氮化钛阻挡层241的方法。所述方法包括如下步骤：
47.沉积氮化钛阻挡层241材料，所述氮化钛阻挡层241材料覆盖所述隔离层230表面、所述栅极绝缘层220表面及所述字线沟槽210底面。在该步骤中，沉积工艺包括但不限于化学气相沉积(cvd)工艺、等离子体增强化学气相沉积(pecvd)工艺、原子层沉积(ald)工艺或其组合。在该步骤中，在所述保护层202表面也沉积有所述氮化钛阻挡层241材料。
48.去除所述隔离层230表面及所述字线沟槽210底面的氮化钛阻挡层241材料，所述栅极绝缘层220表面剩余的氮化钛阻挡层241材料作为所述氮化钛阻挡层241。具体地说，在该步骤中回刻所述氮化钛阻挡层241材料，以去除所述隔离层230表面、所述字线沟槽210底面及所述保护层202表面覆盖的氮化钛阻挡层241材料，所述栅极绝缘层220表面剩余的氮化钛阻挡层241材料作为所述氮化钛阻挡层241。可以理解的是，受到半导体工艺的限制，在该步骤中，所述栅极绝缘层220表面的氮化钛阻挡层241材料也可能被减薄。
49.在该步骤中，可采用干法刻蚀工艺回刻氮化钛阻挡层241材料，干法刻蚀工艺为各向异性刻蚀，横向刻蚀速率远远小于纵向刻蚀速率，则使得在垂直半导体顶面方向(如图中y方向)上位于隔离层230下方的氮化钛阻挡层241材料被隔离层230遮挡而保留，形成所述氮化钛阻挡层241，因此，在一些实施例中，可利用所述隔离层230的厚度来限定氮化钛阻挡层241的厚度，实现氮化钛阻挡层241厚度的可控性。
50.请参阅图1及图7，步骤s13，沉积金属钼栅极242，所述金属钼栅极242选择性地沉积在所述氮化钛阻挡层241上。
51.所述金属钼栅极242选择性地沉积在所述氮化钛阻挡层241上是指所述金属钼栅极242材料仅沉积在氮化钛阻挡层241上，而并不沉积在衬底200、隔离层230及保护层202上。在该步骤中，金属钼栅极242在沉积时对不同物质具有高选择性，其只沉积在氮化钛阻挡层241上，从而避免在形成栅极材料层后再回刻蚀形成栅极的步骤，节省了工艺步骤，且降低了半导体工艺难度，提高了半导体器件的可靠性。同时，金属钼栅极242的电阻率比tin/w膜的电阻率低，有利于降低栅极电阻，提高半导体器件的性能。
52.作为示例，本公开实施例提供一种沉积金属钼栅极242的方法，所述方法包括：以五氯化钼(mocl5)和氢气(h2)作为前驱体，采用原子层沉积工艺选择性地在所述氮化钛阻
挡层241表面沉积金属钼层。五氯化钼(mocl5)和氢气(h2)作为前驱体只能在氮化钛阻挡层241上沉积钼膜，在衬底200、隔离层230及保护层202上无法生长，使得在执行该步骤之后，仅在所述氮化钛阻挡层241上形成所述金属钼栅极242，无需再采用额外的回刻蚀步骤。
53.所述氮化钛阻挡层241及所述金属钼栅极242构成晶体管的栅极结构240。
54.在沉积所述金属钼栅极242后，还包括如下步骤：请参阅图8，形成填充层250，所述填充层250至少填充所述字线沟槽210的所述第一区域210a。在该步骤中，所述填充层250填充所述字线沟槽210未被所述金属钼栅极242、所述氮化钛阻挡层241及所述隔离层230填充的区域。在本实施例中，所述填充层250还覆盖所述保护层202表面，以在后续半导体工艺中保护所述金属钼栅极242及所述衬底200。所述方法还包括，平坦化所述填充层250的步骤，以获得平坦的填充层250表面，进而为后续半导体工艺提供良好的基底平面，降低半导体工艺制作难度。
55.所述填充层250与所述隔离层230为同种材料层，例如，两者均为氮化硅层，以进一步提高所述填充层250与所述隔离层230的结合程度，提高两者对半导体器件的保护作用。
56.本公开实施例提供的半导体器件的制备方法利用所述金属钼栅极242选择性沉积的性质，使得所述金属钼栅极242仅沉积在所述氮化钛阻挡层241上，而并不沉积在其他结构上，例如衬底200、隔离层230、保护层202，进而无需再采用额外的回刻蚀步骤，简化了制备工艺，降低了工艺难度，且金属钼栅极242的电阻率比tin/w膜的电阻率低，有利于降低栅极电阻，提高半导体器件的性能。
57.本公开实施例还提供一种半导体器件。请参阅图8，所述半导体器件包括衬底200、栅极结构240及栅极绝缘层220。所述衬底200内具有浅沟槽隔离结构201，字线沟槽210(请参阅图5)设置在所述浅沟槽隔离结构201内。所述栅极结构240设置在所述字线沟槽210内，所述栅极结构240包括依次设置的氮化钛阻挡层241及金属钼栅极242，在垂直所述衬底200顶面的方向上，所述金属钼栅极242顶面与所述氮化钛阻挡层241顶面平齐。所述栅极绝缘层220设置在所述衬底200与所述栅极结构240之间。所述栅极绝缘层220作为所述栅极结构240与所述衬底200的绝缘层，所述氮化钛阻挡层241覆盖在所述栅极绝缘层220上。
58.所述浅沟槽隔离结构201形成在所述衬底200内，其包括但不限于氧化物填充层250或者氧化物与氮化物的复合填充层250。在本实施例中，所述衬底200表面具有一层保护层202，所述保护层202可为氧化物，例如二氧化硅，用于保护所述衬底200。所述浅沟槽隔离结构201贯穿所述保护层202。
59.所述字线沟槽210向所述浅沟槽隔离结构201内部延伸设定距离，所述字线沟槽210的底面为所述浅沟槽隔离结构201的表面。所述设定距离可根据半导体工艺要求及规范而设定。在本实施例中，所述字线沟槽210包括第一区域210a及第二区域210b，所述第一区域210a与所述第二区域210b沿垂直所述衬底200顶面的方向(如图中y方向)排布，且所述第二区域210b临近所述衬底200顶面，所述栅极结构240设置在所述字线沟槽210的第一区域210a，隔离层230设置在所述字线沟槽210的所述第二区域210b。
60.所述隔离层230覆盖所述字线沟槽210第二区域210b的内壁。所述隔离层230可为氮化硅层，其可用于限定栅极结构240距离衬底200顶面的高度，实现栅极结构240位置的可控性。在本实施例中，在平行于所述衬底200顶面的方向(如图中x方向)上，所述隔离层230表面突出于所述栅极绝缘层220表面，所述隔离层230与所述衬底200的交界面与所述栅极
绝缘层220的表面平齐，所述隔离层230表面与所述氮化钛阻挡层241表面平齐，即所述隔离层230的厚度与所述氮化钛阻挡层241的厚度相同，则可可利用所述隔离层230的厚度限定后续形成的氮化钛阻挡层241的厚度。
61.在另一些实施例中，也并不限于所述隔离层230的厚度与所述氮化钛阻挡层241的厚度相同。具体地说，在平行于所述衬底200顶面的方向上，所述隔离层230表面突出于所述氮化钛阻挡层241表面，即所述隔离层230的厚度大于所述氮化钛阻挡层241厚度，使得在相同的字线沟槽210的宽度下能够形成更宽的金属钼栅极242。
62.所述氮化钛阻挡层241设置在所述栅极绝缘层220上，即所述氮化钛阻挡层241覆盖所述栅极绝缘层220，所述氮化钛阻挡层241用于防止后续形成的金属钼栅极242向衬底200内扩散。
63.所述金属膜栅极覆盖所述氮化钛阻挡层241。由于所述金属钼栅极242选择性地沉积在所述氮化钛阻挡层241上，而并不沉积在衬底200、隔离层230及保护层202上，则所述金属钼栅极242仅覆盖所述氮化钛阻挡层241。金属钼栅极242的电阻率比tin/w膜的电阻率低，有利于降低栅极电阻，提高半导体器件的性能。
64.在本实施例中，所述半导体器件还包括填充层250，所述填充层250至少填充所述字线沟槽210的所述第一区域210a。具体地说，所述填充层250覆盖所述栅极结构240顶面、隔离层230表面，并填充所述第一字线沟槽210的空隙，起到保护半导体器件的作用
65.所述填充层250还覆盖所述衬底200顶面。在本实施例中，由于所述保护层202的存在，所述填充层250覆盖所述衬底200顶面的所述保护层202的表面，以进一步起到保护作用。所述填充层250与所述隔离层230为同种材料层，例如，两者均为氮化硅层，以进一步提高所述填充层250与所述隔离层230的结合程度，提高两者对半导体器件的保护作用。
66.本公开实施例提供的半导体器件利用金属钼作为栅极，金属钼栅极242的电阻率比tin/w膜的电阻率低，有利于降低栅极电阻，提高了半导体器件的可靠性。
67.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。