单调计数器存储器系统的制作方法

1.本发明涉及一种存储器系统，更具体地说，涉及一种单调计数器存储器系统。


背景技术：

2.单调计数器为提供递增值的计数器，且所述值无法反转到旧值。单调计数器应用于各种财务系统或电子系统中。在此类应用中，需要单调计数器在较长时间段内持续地更新其计数值。另外，需要稳固(robust)的单调计数器以应对电力故障时的状况，且当单调计数器的电源恢复时，单调计数器可快速恢复其计数值。在新兴存储器中可用于将计数值写入到其中的单调计数器，其架构开发是相关技术中的重要问题。


技术实现要素：

3.本发明是针对一种单调计数器存储器系统，所述单调计数器存储器系统能够在将计数值写入到存储器中时节省写入时间和写入功率，且减小存储器阵列区域。
4.本发明的实施例提供一种单调计数器存储器系统。单调计数器存储器系统包含计数器电路和存储器电路。计数器电路配置成响应于时钟信号而将计数增加一且输出n位的计数值，其中n为正整数。存储器电路包含多个存储器单元。存储器电路配置成存储计数值。计数值在时钟信号的每个输入计数(input count)处改变一位，且计数值的位切换次数小于2
n-1次。
5.在本发明的实施例中，存储器电路包括第一存储器。第一存储器配置成存储计数值的最低有效位。
6.在本发明的实施例中，各最低有效位具有相同总数目的位切换次数。
7.在本发明的实施例中，计数值的最低有效位具有k位，且k位中的一个指定为最后一位，其中k为正整数。
8.在本发明的实施例中，以初始状态开始，在各输入计数处改变一位，且所有最低有效位随着k个输入计数而改变一次。
9.在本发明的实施例中，从第(k 1)个输入计数到第(2k-1)个输入计数，除最后一位以外的所有最低有效位均切换一次。
10.在本发明的实施例中，在第(2k)个输入计数处，最低有效位并未改变且最后一位切换一次，且最低有效位回到初始状态。
11.在本发明的实施例中，存储器电路还包含第二存储器。第二存储器配置成存储计数值的最高有效位，且最高有效位以格雷码(gray code)进行译码。
12.在本发明的实施例中，在第(2k 1)个输入计数处，第二存储器将计数增加一。
13.在本发明的实施例中，计数值的一位由奇数个存储器单元确定，且计数值的一位的位内容由奇数个存储器单元的多数表决确定。
14.在本发明的实施例中，计数值的一位由偶数个存储器单元确定，且计数值的一位的位内容由偶数个存储器单元的差分感测确定。
bit；msb)以存储在存储器电路120中。计数值200的msb以格雷码进行译码且存储在存储器电路120中。在本实施例中，计数值200的最低有效位(least significant bit；lsb)也可以格雷码进行译码且存储在存储器电路120中，但本发明不限于此。在一实施例中，计数器电路110可包含用于输出计数值200的lsb的二进制计数器，且计数值200的lsb以二进制代码进行译码且存储在存储器电路120中。
35.存储器电路120包含多个存储器单元且配置成存储计数值200。在一实施例中，存储器电路120可包含形成为阵列的多个电阻式随机存取存储器(rram)单元。在本实施例中，存储器电路120包含如图3中所示出的第一存储器122和第二存储器124。图3示出根据本发明的实施例的将计数值写入到存储器电路的示意图。第一存储器122配置成存储计数值200的lsb。第二存储器124配置成存储计数值200的msb，且msb以格雷码进行译码。
36.以32位的计数值200为例，32位的计数值200包含表示为msb[31,30,
…
,16,15]的17位的最高有效位和表示为lsb[14,13,
…
,1,0]的15位的最低有效位。将最高有效位msb[31,30,
…
,16,15]写入到第二存储器124中。最高有效位msb[31,30,
…
,16,15]指示以格雷码进行译码的17位的计数器信息。在此情况下，最大位周期为2
(17-2)
＝32k周期。
[0037]
另一方面，将最低有效位lsb[13,12,
…
,1,0]存储到第一存储器122中。在本实施例中，为了节省第一存储器122的阵列大小，仅将14位的最低有效位(即，lsb[13,12,
…
,1,0])写入到第一存储器122中。当读出最低有效位lsb[13,12,
…
,1,0]时，根据最低有效位lsb[13,12,
…
,1,0]的位内容将最后一位lsb[14]确定为位值0或1。换句话说，计数值的最低有效位具有k位，且k位中的一个指定为最后一位，其中k为正整数，例如在本实施例中k＝15。最后一位lsb[14]为lsb的最高位，且根据计数值的最低有效位lsb[13,12,
…
,1,0]来确定。在本实施例中，第一存储器122的阵列大小为2
14
＝16k位，且第二存储器124配置17位的最高有效位msb[31,30,
…
,16,15]。当通过一个循环写入最低有效位lsb[13,12,
…
,1,0]且16k位的第一存储器122具有2
17
＝128k循环的最大位周期时，最高有效位msb[31,30,
…
,16,15]将递增一，所述最大位周期由msb位数目确定。
[0038]
在另一实施例中，为了节省第一存储器122的更多阵列大小，仅将13位的最低有效位(即，lsb[12,11,
…
,1,0])写入到第一存储器122中等等。当读出最低有效位lsb[12,11,
…
,1,0]时，根据最低有效位lsb[12,11,
…
,1,0]的位内容来确定最后位lsb[14,13]。
[0039]
在图2中，第一存储器122或第二存储器124的每一单元可由4t4r架构、6t6r架构或具有多数5的2t2r架构来实施，但本发明不限于此。在一实施例中，计数值200的一位可由奇数个存储器单元确定，且计数值200的一位的位内容由奇数个存储器单元的多数表决确定。在另一实施例中，计数值200的一位可由偶数个存储器单元确定，且计数值200的一位的位内容由偶数个存储器单元的差分感测确定。可参考本领域的现有常识理解用于通过奇数个存储器单元的多数表决或偶数个存储器单元的差分感测来确定位内容的方法。
[0040]
在一实施例中，存储器电路120可为位可重写非易失性存储器。在另一实施例中，存储器电路120可为易失性存储器。在断电状态期间，将存储在易失性存储器120中的计数值200写入到非易失性存储器(图1中未示出)中，且在通电时段期间恢复存储在非易失性存储器中的数据且将所述数据转译成计数信息。可参考本领域的现有常识理解恢复流程。
[0041]
图4示出根据本发明的实施例的从计数器电路输出的计数值的示意图。参考图1和图4，计数器电路100可输出具有2个最高有效位msb[17,16]和16个最低有效位lsb[15,
14,
…
,1,0]的计数值200。最高有效位msb[17,16]和最低有效位lsb[15,14,
…
,1,0]以格雷码进行译码。在本实施例中，计数器电路100可为7位的计数器，且计数值的位切换次数小于2
7-1＝127次。
[0042]
如图4中所示出，各最低有效位lsb[14,13,
…
,1,0]具有相同总数目的位切换次数。在本实施例中，应用“步行0和步行1”(walk 0and walk 1)方案以将数据0或数据1写入到存储器电路120中。举例来说，如虚线框410中所示，当lsb[15]＝0时，应用“步行1”(walk 1)方案以将数据1写入到存储器电路120中。在虚线框410中，以初始状态(例如，全零)开始，精确地(exactly)在各输入计数处改变一位，且所有最低有效位随着k个输入计数而改变一次，其中k＝16。类似地，如虚线框420中所示，当lsb[15]＝1时，应用“步行0”(walk 0)方案以将数据0写入到存储器电路120中。
[0043]
在本实施例中，计数值200的最低有效位lsb[15,14,
…
,1,0]具有k位，其中k＝16，且k位中的一个lsb[14]指定为最后一位。从第(k 1)个输入计数到第(2k-1)个输入计数，除最后一位lsb[14]以外的所有最低有效位lsb[14,13,
…
,1,0]均切换一次，如虚线框架420中所示出。在第(2k)个输入计数处，最低有效位lsb[13,12,
…
,1,0]并未改变，且最后一位lsb[14]切换一次，如虚线框440中所示出，且最低有效位lsb[14,13,
…
,1,0]回到初始状态。另外，在第(2k 1)个输入计数处，第二存储器124将计数增加一。也就是说，从第(2k)个输入计数到第(2k 1)个输入计数，msb[16]从位值0变到位值1，如虚线框430中所示出。因此，通过应用“步行0和步行1”方案以将数据0或数据1写入到存储器电路120中，所述方案可节省第二存储器124的一半大小。
[0044]
综上所述，在本发明的实施例中，提供一种单调计数器存储器系统，所述单调计数器存储器系统包含用于存储单调计数器的lsb数据的第一存储器和用于存储单调计数器的msb数据的第二存储器。存储在第二存储器中的msb数据以格雷码进行译码。可根据存储lsb数据确定lsb数据的最高位以减小存储器阵列区域。另外，当将计数值写入到存储器中时，所存储的计数数据在每一输入计数处改变一位以节省写入时间和写入功率。
[0045]
对于本领域的技术人员来说，可在不脱离本公开的范围或精神的情况下对所公开实施例进行各种修改和变化。鉴于前述内容，希望本公开涵盖修改和变化，前提是所述修改和变化属于所附权利要求和其等效物的范围。