半导体装置及电子设备的制作方法

1.本发明的一个方式涉及一种半导体装置及电子设备。
2.注意，本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、工作方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此，更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、传感器、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。


背景技术：

3.现在，以人脑结构为模型的集成电路的开发日益火热。该集成电路组装有作为脑子结构的电子电路且包括相当于人脑的“神经元”及“神经突触”的电路。因此，有时将上述集成电路称为“神经形性(neuro-morphic)”、“脑子形性(brain-morphic)”或“脑子激发(brain-inspire)”等。该集成电路具有非诺依曼型体系结构，与随着处理速度的增加功耗也变高的诺依曼型体系结构相比，可以期待以极低功耗进行并列处理。
4.包括“神经元”及“神经突触”的模仿神经网络的信息处理模型被称为人工神经网络(ann)。通过利用人工神经网络，甚至可以以与人等同或者超过人的精度进行推断。在人工神经网络中，主要执行神经元输出的权重之和的运算，即积和运算。
5.例如，专利文献1公开了将使用os晶体管的存储单元用于执行积和运算的电路的发明。已报告了os晶体管(有时被称为氧化物半导体晶体管)是在沟道形成区域中包括金属氧化物半导体的晶体管，其关态电流极小(例如，非专利文献1、2)。此外，已制造了使用os晶体管的各种半导体装置(例如，非专利文献3及4)。可以将os晶体管的制造工序列入现有的si晶体管的cmos工序，并且os晶体管可以层叠于si晶体管(例如，非专利文献4)。[先行技术文献][专利文献]
[0006]
[专利文献1]日本专利申请公开第2017-168099号公报[非专利文献]
[0007]
[非专利文献1]s.yamazaki et al.，“properties of crystalline in-ga-zn-oxide semiconductor and its transistor characteristics，”jpn.j.appl.phys.，vol.53，04ed18(2014).[非专利文献2]k.kato et al.，“evaluation of off-state current characteristics of transistor using oxide semiconductor material，indium-gallium-zinc oxide，”jpn.j.appl.phys.，vol.51，021201(2012).[非专利文献3]s.amano et al.，“low power lc display using in-ga-zn-oxide tfts based on variable frame frequency，“sid symp.dig.papers，vol.41，pp.626-629(2010).
[非专利文献4]t.ishizu et al.，“embedded oxide semiconductor memories：a key enabler for low-power ulsi，”ecs tran.，vol.79，pp.149-156(2017).


技术实现要素：

发明所要解决的技术问题
[0008]
在使用数字电路执行积和运算的情况下，使用数字乘法电路执行作为乘数的数字数据(乘数数据)与作为被乘数的数字数据(被乘数数据)的乘法运算。然后，使用数字加法电路执行通过该乘法得到的数字数据(积数据)的加法运算，以取得作为该积和运算的结果的数字数据(积和数据)。作为数字乘法电路及数字加法电路的规格，优选能够处理多位运算。但是，在此情况下，数字乘法电路及数字加法电路的电路规模均增大，这可能会导致整个运算电路的电路面积及功耗的增加。
[0009]
另外，在使用处理器等进行计算时，计算结果的数据例如暂时储存在数字存储器中。例如，在执行积和运算时，由数字乘法电路取得的积数据暂时储存在数字存储器中而在使用数字加法电路计算积和数据时读出该积数据。另外，在使用数字加法电路计算积和数据之后将该积和数据储存在数字存储器中。换言之，在执行积和运算时，每次执行数字数据的乘法及加法运算都访问数字存储器中的数据。尤其是，在执行人工神经网络的运算时，反复执行数字数据的乘法及加法运算，所以访问数字存储器中的数据的频率非常多。由此，与数字存储器有关的数据写入、数据读出的速度影响到运算的处理速度。另外，与数字存储器有关的数据写入、数据读出等所需的功耗占神经网络等反复执行运算所需的功耗的大部分。
[0010]
另外，通过组合执行神经网络的运算的运算电路与传感器，有时可以使电子设备等识别各种信息。例如，通过将光传感器(例如，光电二极管等)作为传感器与该运算电路组合，可以利用由光传感器取得的图像数据进行人脸识别、图像识别等模式识别。然而，从光传感器取得的电信号微弱，所以为了将该电信号输入到运算电路，需要使用放大电路放大电信号。另外，在运算电路由数字电路构成时需要利用模拟数字转换电路等将该电信号转换为数字信号。由此，为了从光传感器取得的电信号输入到运算电路需要利用各种电路对该电信号进行处理，所以有时该电路中的功耗增大。
[0011]
本发明的一个方式的目的之一是提供一种能够执行积和运算的半导体装置。此外，本发明的一个方式的目的之一是提供一种功耗低的半导体装置。
[0012]
此外，本发明的一个方式的目的之一是提供一种新颖的半导体装置等。此外，本发明的一个方式的目的之一是提供一种包括上述半导体装置的电子设备。
[0013]
注意，本发明的一个方式的目的不局限于上述目的。上述列举的目的并不妨碍其他目的的存在。另外，其他目的是在本节中没有提到而将在下面的记载中进行说明的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出在本节中没有提到的目的。此外，本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外，本发明的一个方式并不需要实现所有的上述目的及其他目的。解决技术问题的手段
[0014]
(1)本发明的一个方式是一种半导体装置，包括：第一单元；第二单元；第一电路；第二
电路；第三电路；第四电路；第一布线；第二布线；以及第三布线。第一单元包括第一电容器，第二单元包括第二电容器。另外，第一电路包括第五电路及第六电路，第三电路包括传感器。第一单元通过第一布线与第一电路电连接，第一单元的第一电容器的第一端子与第三布线电连接。另外，第二单元通过第二布线与第一电路电连接，第二单元的第二电容器的第一端子与第三布线电连接。另外，第二电路与第四电路电连接，第三电路与第四电路电连接，第三布线与第四电路电连接。第四电路具有将第二电路与第三布线间设定为导通状态和非导通状态中的一方且将第三电路与第三布线间设定为导通状态和非导通状态中的另一方的功能。另外，第一单元具有：在第三布线被输入第一输入电位时在第一电容器的第二端子保持第一电位的功能；使对应于第一电位的电流流过第一单元与第一布线间的功能；以及在第三布线的第一输入电位变化为第二输入电位时使保持在第一电容器的第二端子中的第一电位变化为第二电位而使对应于第二电位的电流流过第一单元与第一布线间的功能。第二单元具有：在第三布线被输入第一输入电位时在第二电容器的第二端子中保持第三电位的功能；使对应于第三电位的电流流过第二单元与第二布线间的功能；以及在第三布线的第一输入电位变化为第二输入电位时使保持在第二电容器的第二端子中的第三电位变化为第四电位而使对应于第四电位的电流流过第二单元与第二布线间的功能。另外，在第三布线的电位为第一输入电位时，第一电流流过第一电路与第一布线间且第二电流流过第一电路与第二布线间，在第三布线的电位为第二输入电位时，第三电流流过第一电路与第一布线间且第四电流流过第一电路与第二布线间。第五电路具有在第三布线的电位为第二输入电位时使第一电流之量i1流过第一布线的功能，第六电路具有在第三布线的电位为第二输入电位时使第二电流之量i2流过第一布线的功能。第一电路具有在第三布线的电位为第二输入电位时取得第三电流之量i3和第四电流之量i4而生成i
1-i
2-i3 i4的量的电流的功能。第二电路具有：生成第五电位的功能；生成对应于输入到第二电路的内部数据的第六电位的功能；以及将第五电位作为第一输入电位或者将第六电位作为第二输入电位输出到第四电路的功能。第三电路具有：在传感器取得信息之前生成第七电位的功能；生成对应于由传感器取得的信息的第八电位的功能；以及将第七电位作为第一输入电位或者将第八电位作为第二输入电位输出到第四电路的功能。
[0015]
(2)另外，本发明的一个方式也可以采用在上述(1)中第三电路包括第一晶体管、第二晶体管、第三晶体管及第四晶体管的结构。尤其优选的是，传感器的第一端子与第一晶体管的第一端子电连接，第一晶体管的第二端子与第二晶体管的第一端子及第三晶体管的栅极电连接，第三晶体管的第一端子及第四晶体管的第一端子通过第四电路与第三布线电连接。
[0016]
(3)另外，本发明的一个方式也可以采用在上述(2)中传感器包括光电二极管的结构。尤其优选的是，光电二极管的输出端子与传感器的第一端子电连接。
[0017]
(4)另外，本发明的一个方式也可以采用在上述(1)至(3)中的任一个中第一单元包括第五晶体管及第六晶体管，第二单元包括第七晶体管及第八晶体管的结构。尤其优选的是，第五晶体管的第一端子与第一电容器的第二端子及第六晶体管的栅极电连接，第六晶体管
的第一端子与第一布线电连接，第七晶体管的第一端子与第二电容器的第二端子及第八晶体管的栅极电连接，并且第八晶体管的第一端子与第二布线电连接。
[0018]
(5)另外，本发明的一个方式也可以采用在上述(1)至(4)中的任一个中第二电路包括数字模拟转换电路的结构。尤其优选的是，数字模拟转换电路将输入到数字模拟转换电路的对应于内部数据的数字信号转换为第六电位而将其输出到第四电路。
[0019]
(6)另外，本发明的一个方式也可以采用在上述(1)至(5)中的任一个中第三电路位于第一单元及第二单元的上方的结构。
[0020]
(7)另外，本发明的一个方式是一种电子设备，包括：上述(1)至(6)中的任一个所示的半导体装置；以及框体。半导体装置具有执行积和运算的功能。
[0021]
另外，在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。另外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件等。另外，存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置，或者有时包括半导体装置。
[0022]
此外，在本说明书等中，当记载为“x与y连接”时，表示在本说明书等中公开了如下情况：x与y电连接的情况；x与y在功能上连接的情况；以及x与y直接连接的情况。因此，不局限于附图或文中所示的连接关系，例如附图或文中所示的连接关系以外的连接关系也公开于附图或文中。x和y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0023]
作为x和y电连接的情况的一个例子，可以在x和y之间连接一个以上的能够电连接x和y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外，开关具有控制开启或关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
[0024]
作为x与y在功能上连接的情况的一个例子，例如可以在x与y之间连接有一个以上的能够在功能上连接x与y的电路(例如，逻辑电路(反相器、nand电路、nor电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲电路等)、信号生成电路、存储电路、控制电路等)。注意，例如，即使在x与y之间夹有其他电路，当从x输出的信号传送到y时，就可以说x与y在功能上是连接着的。
[0025]
此外，当明确地记载为“x与y电连接”时，包括如下情况：x与y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接x与y的情况)；以及x与y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接x与y的情况)。
[0026]
另外，例如，可以表现为“x、y、晶体管的源极(或第一端子等)与漏极(或第二端子等)互相电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与y依次电连接”。或者，可以表达为“晶体管的源极(或第一端子等)与x电连接，晶体管的漏极(或第
二端子等)与y电连接，并以x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、y的顺序依次电连接”。或者，可以表达为“x通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与y电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、y依次设置为相互连接”。通过使用与这种例子相同的表达方法规定电路结构中的连接顺序，可以区别晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意，这种表达方法是一个例子，不局限于上述表达方法。在此，x和y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0027]
另外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
[0028]
另外，在本说明书等中，“电阻元件”例如包括具有高于0ω的电阻值的电路元件、布线等。因此，在本说明书等中，“电阻器”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此，“电阻元件”也可以称为“电阻”、“负载”、“具有电阻值的区域”等，与此相反，“电阻”、“负载”、“具有电阻值的区域”也可以称为“电阻元件”等。作为电阻值，例如优选为1mω以上且10ω以下，更优选为5mω以上且5ω以下，进一步优选为10mω以上且1ω以下。此外，例如也可以为1ω以上且1
×
109ω以下。
[0029]
在本说明书等中，“电容元件”例如可以是指具有高于0f的静电电容值的电路元件、具有静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，“电容元件”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间的栅极电容等。此外，“电容元件”、“寄生电容”、“栅极电容”等也可以称为“电容器”等，与此相反，“电容器”也可以称为“电容元件”、“寄生电容”、“栅极电容”等。此外，“电容器”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05ff以上且10pf以下。此外，例如，还可以为1pf以上且10μf以下。
[0030]
在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极被用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子供应的电位的高低，两个输入输出端子中的一方用作源极而另一方用作漏极。因此，在本说明书等中，源极和漏极可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(或者第一电极或第一端子)、“源极和漏极中的另一个”(或者第二电极或第二端子)的表述。此外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。此外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。
[0031]
此外，在本说明书等中，节点也可以根据电路结构或器件结构等称为端子、布线、电极、导电层、导电体或杂质区域等。另外，端子、布线等也可以换称为节点。
[0032]
此外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与基准电位
之间的电位差，例如在基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。接地电位不一定意味着0v。此外，电位是相对性的，根据基准电位的变化而供应到布线的电位、供应到电路等的电位、从电路等输出的电位等也变化。
[0033]
此外，在本说明书等中，“高电平电位”、“低电平电位”不意味着特定的电位。例如，在两个布线都被记为“用作供应高电平电位的布线”的情况下，两个布线所供应的高电平电位也可以互不相同。同样，在两个布线都被记为“用作供应低电平电位的布线”的情况下，两个布线所供应的低电平电位也可以互不相同。
[0034]“电流”是指电荷的移动现象(导电)，例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的系统(例如，半导体、金属、电解液、真空中等)不同。此外，布线等中的“电流的方向”是正载流子移动的方向，以正电流量记载。换言之，负载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，“电流从元件a向元件b流过”等记载可以替换为“电流从元件b向元件a流过”等记载。此外，“对元件a输入电流”等记载可以替换为“从元件a输出电流”等记载。
[0035]
此外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。此外，例如，本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”的构成要素。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被省略。
[0036]
在本说明书中，为了方便起见，有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书等中所说明的词句，根据情况可以适当地换词句。例如，如果是“位于导电体的顶面的绝缘体”的表述，通过将所示的附图的方向旋转180度，则可以换称为“位于导电体的下面的绝缘体”。
[0037]
另外，“上”或“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层a上的电极b”的表述，则不一定必须在绝缘层a上直接接触地形成有电极b，也可以包括在绝缘层a与电极b之间包括其他构成要素的情况。
[0038]
此外，在本说明书等中，根据状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。另外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
[0039]
注意，在本说明书等中，“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。此外，例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”、“布线”等词句还包括多个“电极”及多个“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。
[0040]
在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”等词句变换为“信号线”。反之亦然，有时可以将“信号线”变换为“电源线”。另外，根据情况或状态，可以将供应到布线的“电位”变换为“信号”等词句。反之亦然，有时可以将“信号”等词句变换为“电位”。
[0041]
在本说明书等中，半导体的杂质是指构成半导体膜的主要成分之外的物质。例如，浓度为低于0.1原子％的元素是杂质。当包含杂质时，例如，半导体中的缺陷态密度有可能提高，载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(也包含水)、锂、钠、硅、硼、磷、碳、氮等。具体而言，当半导体是硅层时，作为改变半导体特性的杂质，例如有除氢之外的第1族元素、第2族元素、第13族元素、第15族元素、氧等。
[0042]
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。
[0043]
电开关的例子包括晶体管(例如双极晶体管或mos晶体管)、二极管(例如pn二极管、pin二极管、肖特基二极管、金属-绝缘体-金属(metal insulator metal：mim)二极管、金属-绝缘体-半导体(metal insulator semiconductor:mis)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。另外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当仅将晶体管用作开关时，对晶体管的极性(导电型)没有特别的限制。
[0044]
作为机械开关的例子，可以举出利用了mems(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
[0045]
在本说明书中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态。因此，也包括该角度为-5
°
以上且5
°
以下的状态。“大致平行”是指两条直线形成的角度为-30
°
以上且30
°
以下的状态。另外，“垂直”是指两条直线的角度为80
°
以上且100
°
以下的状态。因此，也包括该角度为85
°
以上且95
°
以下的状态。“大致垂直”是指两条直线形成的角度为60
°
以上且120
°
以下的状态。发明效果
[0046]
根据本发明的一个方式，可以提供一种能够执行积和运算的半导体装置。此外，根据本发明的一个方式，可以提供一种功耗低的半导体装置。
[0047]
另外，根据本发明的一个方式，可以提供一种新颖的半导体装置等。此外，根据本发明的一个方式，可以提供一种包括上述半导体装置的电子设备。
[0048]
注意，本发明的一个方式的效果不局限于上述列举的效果。上述列举的效果并不妨碍其他效果的存在。其他效果是下面记载的在本节中未说明的效果。本领域技术人员可
以从说明书或附图等的记载导出并适当地抽出该在本节中未说明的效果。注意，本发明的一个方式至少具有上述列举的效果及/或其他效果中的一个效果。由此，本发明的一个方式根据情况有时不包括上述列举的效果。附图简要说明
[0049]
图1是示出半导体装置的结构例子的方框图。图2是示出半导体装置的结构例子的方框图。图3是示出包括在半导体装置中的电路的结构例子的电路图。图4是示出包括在半导体装置中的电路的结构例子的电路图。图5a及图5b是示出包括在半导体装置中的电路的结构例子的电路图。图6是示出包括在半导体装置中的电路的结构例子的电路图。图7a及图7b是示出包括在半导体装置中的电路的结构例子的电路图。图8是示出半导体装置的工作例子的时序图。图9是示出半导体装置的工作例子的时序图。图10是示出半导体装置的工作例子的时序图。图11是示出半导体装置的结构例子的方框图。图12是示出包括在半导体装置中的电路的结构例子的电路图。图13是示出半导体装置的结构例子的方框图。图14是示出包括在半导体装置中的电路的结构例子的电路图。图15是示出包括在半导体装置中的电路的结构例子的电路图。图16a及图16b是示出包括在半导体装置中的电路的结构例子的方框图。图17a及图17b是示出包括在半导体装置中的电路的工作例子的时序图。图18a及图18b是说明分层神经网络的图。图19是示出半导体装置的结构例子的方框图。图20是示出半导体装置的结构例子的截面示意图。图21是示出半导体装置的结构例子的截面示意图。图22a至图22c是示出晶体管的结构例子的截面示意图。图23a及图23b是示出晶体管的结构例子的截面示意图。图24是示出半导体装置的结构例子的截面示意图。图25a及图25b是示出晶体管的结构例子的截面示意图。图26是示出半导体装置的结构例子的截面示意图。图27a是示出电容元件的结构例子的俯视图，图27b及图27c是示出电容元件的结构例子的截面立体图。图28a是示出电容元件的结构例子的俯视图，图28b是示出电容器的结构例子的截面图，图28c是示出电容元件的结构例子的截面立体图。图29是示出半导体装置的结构例子的截面示意图。图30a是说明igzo的结晶结构的分类的图，图30b是说明结晶性igzo的xrd光谱的图，图30c是说明结晶性igzo的纳米束电子衍射图案的图。图31a是示出半导体晶片的一个例子的立体图，图31b是示出芯片的一个例子的立体图，图31c及图31d是示出电子构件的一个例子的立体图。
图32a至图32f是安装有摄像装置的封装、模块的立体图。图33是示出电子设备的一个例子的立体图。图34a至图34c是示出电子设备的一个例子的立体图。图35a至图35c是示出电子设备的一个例子的示意图。实施发明的方式
[0050]
在人工神经网络(以下称为神经网络)中，神经突触的结合强度可以通过对神经网络供应现有的信息改变。有时将这样的对神经网络提供现有的信息决定结合强度的处理称为“学习”。
[0051]
并且，通过对“学习”(决定了结合强度)过的神经网络提供某个信息，可以根据其结合强度输出新信息。有时将这样的在神经网络中根据被提供的信息和结合强度输出新信息的处理称为“推论”或“认知”。
[0052]
作为神经网络的模型，例如可以举出hopfield神经网络、分层神经网络等。尤其是，有时将具有多层结构的神经网络称为“深度神经网络”(dnn)，将利用深度神经网络的机械学习称为“深度学习”。
[0053]
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(oxide semiconductor，也可以简称为os)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外，可以将os晶体管换称为包含金属氧化物或氧化物半导体的晶体管。
[0054]
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal oxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[0055]
此外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
[0056]
另外，可以将某一实施方式中说明的内容(也可以为其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(也可以为其一部分)中的至少一个内容。
[0057]
注意，实施方式中说明的内容是指各实施方式(或实施例)中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
[0058]
另外，通过将某一实施方式中示出的附图(也可以为其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(也可以为其一部分)中的至少一个附图组合，可以构成更多图。
[0059]
参照附图说明本说明书所记载的实施方式。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，
而省略反复说明。在立体图等中，为了明确起见，有时省略部分构成要素的图示。
[0060]
此外，在本说明书等中，在多个要素使用同一符号并且需要区分它们时，有时对符号附加“_1”，“[n]”，“[m，n]”等用于识别的符号。
[0061]
另外，在本说明书的附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
[0062]
(实施方式1)在本实施方式中，说明本发明的一个实施方式的半导体装置的运算电路的一个例子。
[0063]
《运算电路的结构例子1》图1示出运算电路mac1，也就是能够执行积和运算及函数运算的运算电路的结构例子。运算电路mac1为如下电路，即进行后述的存储单元所保持的第一数据与被输入的第二数据的积和运算且使用该积和运算的结果进行激活函数的运算的电路。另外，第一数据及第二数据例如可以为模拟数据或多值数据(离散数据)。
[0064]
另外，运算电路mac1包括传感器，可以将通过该传感器进行感测而取得的信息看作积和运算的第二数据。另外，作为该传感器，例如可以采用利用光电二极管的光传感器、压力传感器、陀螺仪传感器、加速度传感器、听觉传感器、温度传感器、湿度传感器等。
[0065]
另外，运算电路mac1可以不是将由该传感器取得的信息看作第二数据而是将预先储存在存储装置等中的数据(以后，被称为内部数据)看作第二数据。换言之，运算电路mac1具有作为第二数据选择从传感器取得的信息或内部数据的功能。
[0066]
作为一个例子，运算电路mac1包括存储单元阵列ca、电路cms、电路wdd、电路xld、电路sca、电路swc、电路wld、电路ivtc及电路actv。
[0067]
存储单元阵列ca包括存储单元am[1，1]至存储单元am[m，n]以及存储单元amr[1]至存储单元amr[m]。在存储单元阵列ca中，存储单元am[1，1]至存储单元am[m，n]配置为m行n列(m为1以上的整数且n为1以上的整数)的矩阵状。另外，存储单元amr[1]至存储单元amr[m]配置在存储单元阵列ca的第n 1列上。
[0068]
存储单元am[1，1]至存储单元am[m，n]具有保持第一数据的功能，存储单元amr[1]至存储单元amr[m]具有保持为了执行积和运算而需要的参考数据的功能。另外，与第一数据及第二数据同样，参考数据也可以是模拟数据或多值数据(离散数据)。
[0069]
存储单元am[1，1]与布线wd[1]、布线bl[1]、布线wl[1]、布线xl[1]电连接。另外，存储单元am[m，1]与布线wd[1]、布线bl[1]、布线wl[m]、布线xl[m]电连接。另外，存储单元am[1，n]与布线wd[n]、布线bl[n]、布线wl[1]、布线xl[1]电连接。另外，存储单元am[m，n]与布线wd[n]、布线bl[n]、布线wl[m]、布线xl[m]电连接。另外，存储单元amr[1]与布线wdr、布线blr、布线wl[1]、布线xl[1]电连接。另外，存储单元amr[m]与布线wdr、布线blr、布线wl[m]、布线xl[m]电连接。
[0070]
将在后面说明存储单元am[1，1]至存储单元am[m，n]以及存储单元amr[1]至存储单元amr[m]的每一个的详细电路结构的例子。
[0071]
电路cms与布线bl[1]至布线bl[n]以及布线blr电连接。电路cms具有从布线bl[1]
向存储单元am[1，1]至存储单元am[m，1]的每一个供应电流的功能以及将该电流设定为恒定电流的功能。另外，电路cms具有从布线bl[n]向存储单元am[1，n]至存储单元am[m，n]的每一个供应电流的功能以及将该电流设定为恒定电流的功能。另外，电路cms具有从布线blr向存储单元amr[1]至存储单元amr[m]的每一个供应电流的功能以及将该电流设定为恒定电流的功能。另外，电路cms具有从流过布线bl[1]至布线bl[n]的每一个的恒定电流的量减去流过布线blr的恒定电流的量的功能。
[0072]
电路wdd与布线wd[1]至布线wd[n]以及布线wdr电连接。电路wdd具有发送要储存于存储单元阵列ca所包括的各存储单元中的数据的功能。例如，电路wdd可以向布线wd[1]至布线wd[n]发送第一数据作为该数据且向布线wdr发送参考数据作为该数据。
[0073]
电路wld与布线wl[1]至布线wl[m]电连接。电路wld具有在对存储单元阵列ca所包括的存储单元写入数据时选择要写入数据的存储单元的功能。作为具体例子，在对存储单元阵列ca的第i行(i为1以上且m以下的整数)的存储单元写入数据时，电路wld通过对布线wl[i]供应高电平电位且对布线wl[i]以外的布线wl[1]至布线wl[m]供应低电平电位而可以选择要写入数据的存储单元am[i，1]至存储单元am[i，n]、存储单元amr[i]。
[0074]
电路swc例如包括电路swt[1]至电路swt[m]。
[0075]
另外，电路sca例如包括电路rpc[1]至电路rpc[m]。
[0076]
电路swt[1]的第一端子与布线xl[1]电连接，电路swt[1]的第二端子与电路xld电连接，电路swt[1]的第三端子与电路rpc[1]电连接。另外，电路swt[m]的第一端子与布线xl[m]电连接，电路swt[m]的第二端子与电路xld电连接，电路swt[m]的第三端子与电路rpc[m]电连接。
[0077]
作为一个例子，电路swt[1]至电路swt[m]的每一个具有使第一端子与第二端子间处于导通状态和非导通状态中的一方且使第一端子与第三端子间处于导通状态和非导通状态中的另一方的功能。
[0078]
电路rpc[1]至电路rpc[m]的每一个包括生成对应于通过进行感测而取得的信息的第二数据的传感器。因此，电路rpc[1]具有对电路swt[1]的第三端子供应对应于第二数据的电压的功能。另外，同样地，电路rpc[m]具有对电路swt[m]的第三端子供应对应于第二数据的电压的功能。
[0079]
注意，在图1所示的电路sca中电路rpc[1]至电路rpc[m]配置为一列，但是本发明的一个方式的半导体装置不局限于此。例如，也可以将电路rpc[1]至电路rpc[m]配置为矩阵状而不配置为一列。同样地，也可以将电路swt[1]至电路swt[m]配置为矩阵状而不配置为一列。
[0080]
作为包括电路rpc[1]至电路rpc[m]配置为矩阵状的电路sca和电路swt[1]至电路swt[m]配置为矩阵状的电路swc的运算电路mac1的结构，例如可以采用图2所示的结构例子。另外，图2摘要示出电路sa、电路swc、电路sca。
[0081]
图2所示的运算电路mac1具有如下结构：电路swt[1]至电路swt[m]配置为矩阵状的电路swc位于存储单元阵列ca的上方，并且电路rpc[1]至电路rpc[m]配置为矩阵状的电路sca位于电路swc的上方。注意，电路swc也可以不是位于存储单元阵列ca的上方而是位于存储单元阵列ca的下方(未图示)。
[0082]
电路xld具有通过电路swt[1]的第一端子与电路swt[1]的第二端子间对存储单元
阵列ca所包括的存储单元am[1，1]至存储单元am[1，n]及存储单元amr[1]输入对应于第二数据的电压的功能。另外，电路xld具有通过电路swt[m]的第一端子与电路swt[m]的第二端子间对存储单元阵列ca所包括的存储单元am[m，1]至存储单元am[m，n]以及存储单元amr[m]输入对应于第二数据的电压的功能。
[0083]
电路ivtc与布线bl[1]至布线bl[n]以及布线ol[1]至布线ol[n]电连接。电路ivtc例如具有将从布线bl[1]流过电路ivtc的电流量转换为电压等的功能以及将该电压输出到布线ol[1]的功能。另外，电路ivtc例如具有将从布线bl[n]流过电路ivtc的电流量转换为电压等的功能以及将该电压输出到布线ol[n]的功能。
[0084]
电路actv与布线ol[1]至布线ol[n]以及布线nil[1]至布线nil[n]电连接。电路actv被输入从电路ivtc通过布线ol[1]输出的电压。电路actv具有对该电压执行根据预先定义的函数系统的运算的功能。作为该函数系统，例如可以使用sigmoid函数、tanh函数、softmax函数、relu函数、阈值函数等。这些函数被用作神经网络中的激活函数。
[0085]
《《存储单元的结构例子》》接着，说明包括在存储单元阵列ca中的存储单元am[1，1]至存储单元am[m，n]、存储单元amr[1]至存储单元amr[m]的结构例子。
[0086]
图3是示出存储单元阵列ca及电路cms的结构例子的电路图。存储单元阵列ca及电路cms具有计算第一数据和第二数据的积和的功能。
[0087]
在图3所示的存储单元阵列ca中，存储单元am[1，1]至存储单元am[m，n]、存储单元amr[1]至存储单元amr[m]的每一个包括晶体管tr11、晶体管tr12、电容器c1。
[0088]
另外，包括在存储单元am[1，1]至存储单元am[m，n]以及存储单元amr[1]至存储单元amr[m]中的晶体管tr11的尺寸(例如，沟道长度、沟道宽度、晶体管的结构等)优选彼此相等。另外，包括在存储单元am[1，1]至存储单元am[m，n]以及存储单元amr[1]至存储单元amr[m]中的晶体管tr12的尺寸优选彼此相等。
[0089]
通过使晶体管的尺寸彼此相等，可以使各晶体管的电特性大致相同。因此，通过使包括在存储单元am[1，1]至存储单元am[m，n]以及存储单元amr[1]至存储单元amr[m]的每一个中的晶体管tr11的尺寸相等且包括在存储单元am[1，1]至存储单元am[m，n]以及存储单元amr[1]至存储单元amr[m]的每一个中的晶体管tr12的尺寸相等，存储单元am[1，1]至存储单元am[m，n]以及存储单元amr[1]至存储单元amr[m]的每一个在相同条件下可以进行大致相同的工作。在此，相同条件例如是指晶体管tr11的源极、漏极、栅极等的电位、晶体管tr12的源极、漏极、栅极等的电位、被输入到存储单元am[1，1]至存储单元am[m，n]以及存储单元amr[1]至存储单元amr[m]的每一个的电压等。
[0090]
另外，除非特别的说明均包括晶体管tr11被用作开关元件的情况。就是说，包括如下情况：对晶体管tr11的栅极电压、源极电压及漏极电压进行适当的偏压，使得晶体管tr11被用作开关元件的范围。因此，晶体管tr11既可以在开启状态下在饱和区域中工作，也可以在线性区域中工作的情况和在饱和区域中工作的情况混在一起。
[0091]
此外，除非特别说明均包括晶体管tr12在开启状态下在饱和区域中工作的情况。换言之，包括如下情况：对上述各晶体管的栅极电压、源极电压及漏极电压进行适当的偏压，使得该晶体管在饱和区域中工作。
[0092]
晶体管tr11优选为os晶体管。再者，晶体管tr11的沟道形成区域更优选含有包含
铟、镓、锌中的至少一个的氧化物。此外，晶体管tr11的沟道形成区域也可以含有包含铟、元素m(作为元素m例如可以举出选自铝、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种等)和锌中的至少一个的氧化物。另外，晶体管tr11更优选采用实施方式5所示的晶体管的结构。
[0093]
通过使用os晶体管作为晶体管tr11，可以抑制晶体管tr11的泄漏电流，由此有时可以实现计算精度高的积和运算电路。此外，通过使用os晶体管作为晶体管tr11，可以使在晶体管tr11处于非导通状态下的从存储节点(例如，后述节点n[1，1]、节点n[m，1]、节点n[1，n]、节点n[m，n]、节点nr[1]、节点nr[m]等)向写入字线(例如，布线wd[1]至布线wd[n]、布线wdr等)的泄漏电流变得非常小。也就是说，可以减少存储节点的电位刷新工作，由此可以降低积和运算电路的功耗。
[0094]
此外，通过使用os晶体管作为晶体管tr12，也可以同时制造晶体管tr11与晶体管tr12，由此有时可以缩短积和运算电路的制造工序。另外，在晶体管tr12的沟道形成区域中也可以包含硅而不包含氧化物(在本说明书等中，将在沟道形成区域中包含硅的晶体管称为si晶体管)。作为硅，例如也可以使用非晶硅(有时称为氢化非晶硅)、微晶硅、多晶硅、单晶硅等。
[0095]
此外，当将半导体装置等高度集成在芯片等上时，有时在该芯片中因电路驱动而产生热。由于这发热而晶体管的温度增高，因此该晶体管的特性发生变化，这有可能导致场效应迁移率的变化或工作频率的下降等。os晶体管的耐热性比si晶体管高，因此不易发生温度变化所导致的场效应迁移率的变化，并且不易发生工作频率的下降。换言之，os晶体管即使温度增高也容易保持电特性。因此，通过使用os晶体管，即使在高温度环境下也容易执行运算、处理等。因此，当构成对驱动发热的耐性高的半导体装置时，作为晶体管优选采用os晶体管。
[0096]
在图3所示的晶体管tr11及晶体管tr12中示出背栅极而不示出该背栅极的连接关系，但是可以在进行设计时决定该背栅极的电连接点。例如，在包括背栅极的晶体管中，为了提高该晶体管的通态电流，可以使栅极与背栅极电连接。换言之，例如，可以使晶体管tr11的栅极与背栅极电连接，也可以使晶体管tr12的栅极与背栅极电连接。此外，例如，在包括背栅极的晶体管中，为了使该晶体管的阈值电压改变或降低该晶体管的关态电流，也可以设置用来使该晶体管的背栅极与外部电路等电连接的布线而通过该外部电路等对该晶体管的背栅极供应电位。
[0097]
另外，虽然图3所示的晶体管tr11及晶体管tr12包括背栅极，但本发明的一个方式的半导体装置不局限于此。例如，图3所示的晶体管tr11及晶体管tr12也可以为不包括背栅极的结构，即单栅极结构的晶体管。此外，也可以为一部分晶体管包括背栅极且其他一部分晶体管不包括背栅极。
[0098]
另外，虽然图3所示的晶体管tr11及晶体管tr12为n沟道型晶体管，但本发明的一个方式的半导体装置不局限于此。例如，也可以将晶体管tr11及晶体管tr12的一部分或全部代替为p沟道型晶体管。
[0099]
关于上述的晶体管的结构、极性的变形例子不局限于晶体管tr11及晶体管tr12。例如，将在后面说明的晶体管tr33、晶体管tr34、晶体管tr41至晶体管tr44、甚至为在说明书的其他部分中记载的晶体管或在其他附图中示出的晶体管也是同样的。
[0100]
在各存储单元am[1，1]至存储单元[m，n]、存储单元amr[1]至存储单元amr[m]的每一个中，晶体管tr11的第一端子与晶体管tr12的栅极电连接。晶体管tr12的第一端子与布线vr电连接。电容器c1的第一端子与晶体管tr12的栅极电连接。
[0101]
在存储单元am[1，1]中，晶体管tr11的第二端子与布线wd[1]电连接，晶体管tr11的栅极与布线wl[1]电连接。晶体管tr12的第二端子与布线bl[1]电连接，电容器c1的第二端子与布线xl[1]电连接。另外，在存储单元am[1，1]中，将晶体管tr11的第一端子、晶体管tr12的栅极与电容器c1的第一端子的电连接点记为节点n[1，1]。
[0102]
在存储单元am[m，1]中，晶体管tr11的第二端子与布线wd[1]电连接，晶体管tr11的栅极与布线wl[m]电连接。晶体管tr12的第二端子与布线bl[1]电连接，电容器c1的第二端子与布线xl[m]电连接。另外，在存储单元am[m，1]中，将晶体管tr11的第一端子、晶体管tr12的栅极与电容器c1的第一端子的电连接点记为节点n[m，1]。
[0103]
在存储单元am[1，n]中，晶体管tr11的第二端子与布线wd[n]电连接，晶体管tr11的栅极与布线wl[1]电连接。晶体管tr12的第二端子与布线bl[n]电连接，电容器c1的第二端子与布线xl[1]电连接。另外，在存储单元am[1，n]中，将晶体管tr11的第一端子、晶体管tr12的栅极与电容器c1的第一端子的电连接点记为节点n[1，n]。
[0104]
在存储单元am[m，n]中，晶体管tr11的第二端子与布线wd[n]电连接，晶体管tr11的栅极与布线wl[m]电连接。晶体管tr12的第二端子与布线bl[n]电连接，电容器c1的第二端子与布线xl[m]电连接。另外，在存储单元am[m，n]中，将晶体管tr11的第一端子、晶体管tr12的栅极与电容器c1的第一端子的电连接点记为节点n[m，n]。
[0105]
在存储单元amr[1]中，晶体管tr11的第二端子与布线wdr电连接，晶体管tr11的栅极与布线wl[1]电连接。晶体管tr12的第二端子与布线blr电连接，电容器c1的第二端子与布线xl[1]电连接。另外，在存储单元amr[1]中，将晶体管tr11的第一端子、晶体管tr12的栅极与电容器c1的第一端子的电连接点记为节点nr[1]。并且，将从布线blr流过晶体管tr12的第二端子的电流记为i
amr[1]
。
[0106]
在存储单元amr[m]中，晶体管tr11的第二端子与布线wdr电连接，晶体管tr11的栅极与布线wl[m]电连接。晶体管tr12的第二端子与布线blr电连接，电容器c1的第二端子与布线xl[m]电连接。另外，在存储单元amr[m]中，将晶体管tr11的第一端子、晶体管tr12的栅极与电容器c1的第一端子的电连接点记为节点nr[m]。并且，将从布线blr流过晶体管tr12的第二端子的电流记为i
amr[2]
。
[0107]
上述节点n[1]、节点n[m]、节点nr[1]及节点nr[m]被用作各存储单元的存储节点。
[0108]
布线vr为对存储单元am[1，1]至存储单元am[m，n]、存储单元amr[1]至存储单元amr[m]的各晶体管tr12的第一端子与第二端子之间供应电流的布线。因此，布线vr被用作供应指定的电位的布线。此外，在本实施方式中，布线vr所供应的电位例如可以为低电平电位、接地电位或低于接地电位的电位。
[0109]
《《电路cms的结构例子》》接着，说明电路cms的结构例子。
[0110]
在图3中，电路cms包括电路cs1[1]至电路cs1[n]、电路cs2[1]至电路cs2[n]、电路cm以及开关sw3[1]至开关sw3[n]。
[0111]
另外，开关sw3[1]至开关sw3[n]的各控制端子与布线sl3电连接。
[0112]
布线sl3被用作供应用来切换开关sw3[1]至开关sw3[n]的每一个的导通状态和非导通状态的电压的布线。
[0113]
电路cs1[1]至电路cs1[n]的每一个例如被用作使恒定电流流过的电流源电路。另外，在后面详细地说明，电路cs1[1]至电路cs1[n]的每一个具有设定该恒定电流的量的功能。
[0114]
电路cs1[1]至电路cs1[n]的每一个包括p沟道型晶体管的晶体管tr33、电容器c6以及开关sw1。
[0115]
另外，晶体管tr33优选为si晶体管。另外，包括在晶体管tr33的沟道形成区域中的硅例如可以为非晶硅(有时被称为氢化非晶硅)、微晶硅、多晶硅、单晶硅等。
[0116]
另外，包括在电路cs1[1]至电路cs1[n]的每一个中的晶体管tr33的电特性优选彼此相同。为此，例如，电路cs1[1]至电路cs1[n]的各晶体管tr33的尺寸优选彼此相等。
[0117]
另外，除非特别的说明均包括电路cs1[1]至电路cs1[n]的各晶体管tr33在开启状态下在饱和区域中工作的情况。换言之，包括如下情况：对上述各晶体管的栅极电压、源极电压及漏极电压进行适当的偏压，使得该晶体管在饱和区域中工作。
[0118]
在电路cs1[1]至电路cs1[n]的每一个中，晶体管tr33的第一端子与布线vhe电连接，晶体管tr33的栅极与电容器c6的第一端子及开关sw1的第一端子电连接，并且晶体管tr33的第二端子与开关sw1的第二端子电连接。另外，电容器c6的第二端子与布线vhe电连接。另外，开关sw1的控制端子与布线sl1电连接。
[0119]
在电路cs1[1]中，晶体管tr33的第二端子及开关sw1的第二端子与开关sw3[1]的第一端子及布线bl[1]电连接。
[0120]
在电路cs1[n]中，晶体管tr33的第二端子及开关sw1的第二端子与开关sw3[n]的第一端子及布线bl[n]电连接。
[0121]
布线vhe被用作供应恒定电压的布线。作为该恒定电压，例如优选设定为高电平电位。
[0122]
布线sl1被用作供应用来切换电路cs1[1]至电路cs1[n]的各开关sw1的导通状态和非导通状态的电压的布线。
[0123]
电路cs1[1]至电路cs1[n]的每一个例如具有即使晶体管tr33的源极与漏极间的电压变化也将流过源极与漏极间的电流量保持为恒定的功能。具体而言，在电路cs1[1]至电路cs1[n]的每一个中，使开关sw1处于开启状态而使晶体管tr33具有二极管连接的结构。此时，对应于晶体管tr33的源极-漏极(栅极)间的电压的电流流过晶体管tr33的源极与漏极间。另外，晶体管tr33的栅极电位与漏极电位大致相等。在此，通过使开关sw1处于关闭状态而由电容器c6的第一端子保持晶体管tr33的栅极电位，可以将晶体管tr33的栅极与源极间的电压保持为恒定。由此，晶体管tr33在饱和区域中工作时即使漏极电位变化也可以将流过源极与漏极间的电流量保持为恒定，即开关sw1处于开启状态下流过的电流量。
[0124]
注意，在本说明书等中，将如上所述那样的情况记为“设定(编程)流过晶体管的源极与漏极间的电流量”等，该情况为：暂时使晶体管具有二极管连接的结构且使该晶体管的栅极电位与漏极电位大致相等，然后使该晶体管的栅极与漏极非导通，来将该晶体管的源极与漏极间的电流量保持为恒定。另外，将如电路cs1[1]至电路cs1[n]的每一个那样上述晶体管包括在电路中的情况记为“设定(编程)流过电路的电流量”、“设定(编程)从电路流
出(流入电路)的电流量”等。
[0125]
电路cs2[1]至电路cs2[n]的每一个例如被用作使恒定电流流过的电流源电路。另外，电路cs2[1]至电路cs2[n]的每一个也与电路cs1[1]至电路cs1[n]的每一个同样地具有设定该恒定电流的量的功能。
[0126]
电路cs2[1]至电路cs2[n]的每一个包括n沟道型晶体管的晶体管tr34、电容器c7以及开关sw2。
[0127]
另外，晶体管tr34例如可以采用可用于晶体管tr11的os晶体管、si晶体管等。另外，在晶体管tr34采用si晶体管时，包括在晶体管tr34的沟道形成区域中的硅例如可以为非晶硅(有时被称为氢化非晶硅)、微晶硅、多晶硅、单晶硅等。
[0128]
另外，包括在电路cs2[1]至电路cs2[n]的每一个中的晶体管tr34的电特性优选彼此相同。为此，例如，电路cs2[1]至电路cs2[n]的各晶体管tr34的尺寸优选彼此相等。
[0129]
另外，除非特别的说明均包括电路cs2[1]至电路cs2[n]的各晶体管tr34在开启状态下在饱和区域中工作的情况。换言之，包括如下情况：对上述各晶体管的栅极电压、源极电压及漏极电压进行适当的偏压，使得该晶体管在饱和区域中工作。
[0130]
在电路cs2[1]至电路cs2[n]的每一个中，晶体管tr34的第一端子与布线vle电连接，晶体管tr34的栅极与电容器c7的第一端子及开关sw2的第一端子电连接，并且晶体管tr34的第二端子与开关sw2的第二端子电连接。另外，电容器c7的第二端子与布线vle电连接。另外，开关sw2的控制端子与布线sl2电连接。
[0131]
在电路cs2[1]中，晶体管tr34的第二端子及开关sw2的第二端子与开关sw3[1]的第二端子电连接。
[0132]
在电路cs2[n]中，晶体管tr34的第二端子及开关sw2的第二端子与开关sw3[n]的第二端子电连接。
[0133]
布线vle被用作供应恒定电压的布线。作为该恒定电压，例如优选设定为低电平电位。
[0134]
布线sl2被用作供应用来切换电路cs2[1]至电路cs2[n]的各开关sw2的导通状态和非导通状态的电压的布线。
[0135]
与电路cs1[1]至电路cs1[n]的每一个同样，电路cs2[1]至电路cs2[n]的每一个例如具有即使晶体管tr34的源极与漏极间的电压变化也将流过源极与漏极间的电流量保持为恒定的功能。具体而言，在电路cs2[1]至电路cs2[n]的每一个中，使开关sw2处于开启状态而使晶体管tr34具有二极管连接的结构。此时，对应于晶体管tr34的源极-漏极(栅极)间的电压的电流流过晶体管tr34的源极与漏极间。另外，晶体管tr34的栅极电位与漏极电位大致相等。在此，通过使开关sw2处于关闭状态而由电容器c7的第一端子保持晶体管tr34的栅极电位，可以将晶体管tr34的栅极与源极间的电压保持为恒定。由此，晶体管tr34在饱和区域中工作时即使漏极电位变化也可以将流过源极与漏极间的电流量保持为恒定，即开关sw2处于开启状态下流过的电流量。
[0136]
电路cm例如被用作电流镜电路。电路cm例如包括晶体管tr31以及晶体管tr32[1]至晶体管tr32[n]。
[0137]
另外，为了使电路cm用作电流镜电路，晶体管tr31以及晶体管tr32[1]至晶体管tr32[n]的每一个的电特性优选彼此相同。为此，例如晶体管tr31以及晶体管tr32[1]至晶
体管tr32[n]的每一个的尺寸优选彼此相等。
[0138]
此外，除非特别说明均包括晶体管tr31、晶体管tr32[1]至晶体管tr32[n]的每一个在开启状态下在饱和区域中工作的情况。换言之，包括如下情况：对上述各晶体管的栅极电压、源极电压及漏极电压进行适当的偏压，使得该晶体管在饱和区域中工作。
[0139]
晶体管tr31以及晶体管tr32[1]至晶体管tr32[n]的各第一端子与布线vhe电连接。另外，晶体管tr31的第二端子与晶体管tr31的栅极、晶体管tr31[1]至晶体管tr31[n]的每一个的栅极以及布线blr电连接。
[0140]
晶体管tr32[1]的第二端子与开关sw3[1]的第二端子、电路cs2[1]的晶体管tr34的第二端子以及电路cs2[1]的开关sw2的第二端子电连接。另外，晶体管tr32[n]的第二端子与开关sw3[n]的第二端子、电路cs2[n]的晶体管tr34的第二端子以及电路cs2[n]的开关sw2的第二端子电连接。
[0141]
通过作为电路cm采用图3所示的结构，可以将与流过晶体管tr31的第一端子与第二端子间的电流大致相等的电流量流过晶体管tr32[1]至晶体管tr32[n]的每一个的第一端子与第二端子间。
[0142]
作为开关sw1、开关sw2、开关sw3[1]至开关sw3[n]，例如可以使用模拟开关、晶体管等电开关。另外，作为开关sw1、开关sw2、开关sw3[1]至开关sw3[n]例如可以使用机械开关。另外，在作为开关sw1、开关sw2、开关sw3[1]至开关sw3[n]使用晶体管的情况下，该晶体管可以为os晶体管或si晶体管。
[0143]
另外，电路cm的结构不局限于图3所示的结构。电路cm的结构例如也可以为图4所示的电路cm那样的使晶体管tr31与晶体管tr35共源共栅连接且使晶体管tr32[1]至晶体管tr32[n]的每一个与晶体管tr36[1]至晶体管tr36[n]的每一个共源共栅连接的结构。如图4所示的电路cm那样，通过使包括在电流镜电路中的晶体管共源共栅连接，可以使该电流镜电路的工作更稳定。
[0144]
另外，在本实施方式中，开关sw1、开关sw2、开关sw3[1]至开关sw3[n]的每一个在控制端子被输入高电平电位时处于开启状态且在被输入低电平电位时处于关闭状态。
[0145]
《《电路ivtc的结构例子》》接着，说明电路ivtc的结构例子。
[0146]
图5a是示出电路ivtc的结构例子的电路图。电路ivtc例如包括电阻器re[1]至电阻器re[n]、运算放大器op[1]至运算放大器op[n]以及开关sw4[1]至开关sw4[n]。
[0147]
开关sw4[1]的第一端子与布线bl[1]电连接，开关sw4[1]的第二端子与电阻器re[1]的第一端子及运算放大器op[1]的反相输入端子电连接。运算放大器op[1]的非反相输入端子与布线vdl电连接，运算放大器op[1]的输出端子与电阻器re[1]的第二端子及布线ol[1]电连接。就是说，由电阻器re[1]和运算放大器op[1]构成电流电压转换电路。
[0148]
同样地，开关sw4[n]的第一端子与布线bl[n]电连接，开关sw4[n]的第二端子与电阻器re[n]的第一端子及运算放大器op[n]的反相输入端子电连接。此外，开关sw4[1]至开关sw4[n]的各控制端子与布线sl4电连接。
[0149]
例如，布线sl4被用作供应用来切换开关sw4[1]至开关sw4[n]的导通状态和非导通状态的电压的布线。
[0150]
运算放大器op[n]的非反相输入端子与布线vdl电连接，运算放大器op[n]的输出
端子与电阻器re[n]的第二端子及布线ol[n]电连接。
[0151]
布线vdl例如被用作供应恒定电压的布线。作为该恒定电压，例如可以设定接地电位、低电平电位等。
[0152]
换言之，在电路ivtc中，由电阻器re[1]至电阻器re[n]、运算放大器op[1]至运算放大器op[n]以及布线vdl构成n个电流电压转换电路。
[0153]
另外，作为开关sw4[1]至开关sw4[n]，例如可以使用可用于开关sw1、开关sw2、开关sw3[1]至开关sw3[n]等的开关。另外，在本说明书等中，与开关sw1、开关sw2、开关sw3[1]至开关sw3[n]同样，开关sw4[1]至开关sw4[n]的每一个在控制端子被输入高电平电位时处于开启状态且在被输入低电平电位时处于关闭状态。
[0154]
注意，可应用于运算电路mac1的电路ivtc不局限于图5a所示的电路ivtc。例如，如图5b所示的电路ivtc那样，也可以将包括在图5a的电路ivtc中的电阻器re[1]至电阻器re[n]的每一个改变为负载le[1]至负载le[n]。作为负载le[1]至负载le[n]，例如可以使用二极管、晶体管等，在使用这些电路元件的情况下也可以由负载le[1]至负载le[n]以及运算放大器op[1]至运算放大器op[n]构成n个电流电压转换电路。
[0155]
《《电路swc的结构例子》》接着，说明电路swc的结构例子。
[0156]
图6是示出电路swc、电路sca、电路xld的结构例子的电路图。在图6所示的电路swc中，电路swt[1]至电路swt[m]的每一个包括开关sw5a、开关sw5b。
[0157]
在电路swt[1]中，开关sw5a的第一端子与布线xl[1]及开关sw5b的第一端子电连接。开关sw5a的控制端子与布线sl5电连接，开关sw5b的控制端子与布线sl5b电连接。
[0158]
另外，在电路swt[m]中，开关sw5a的第一端子与布线xl[m]及开关sw5b的第一端子电连接。开关sw5a的控制端子与布线sl5电连接，开关sw5b的控制端子与布线sl5b电连接。
[0159]
布线sl5例如被用作供应用来切换电路swt[1]至电路swt[m]的各开关sw5a的导通状态和非导通状态的电压的布线。另外，布线sl5b例如被用作供应用来切换电路swt[1]至电路swt[m]的各开关sw5b的导通状态和非导通状态的电压的布线。另外，在将供应到布线sl5、布线sl5b的电压用作数字信号时，供应到布线sl5的信号可以为供应到布线sl5b的信号的逻辑反转的信号。
[0160]
另外，作为开关sw5a及开关sw5b，例如可以使用可用于开关sw1、开关sw2、开关sw3[1]至开关sw3[n]等的开关。另外，在本说明书等中，与开关sw1、开关sw2、开关sw3[1]至开关sw3[n]同样，开关sw5a及开关sw5b的每一个在控制端子被输入高电平电位时处于开启状态且在被输入低电平电位时处于关闭状态。
[0161]
《《电路sca的结构例子》》接着，说明电路sca的结构例子。
[0162]
在图6所示的电路sca中，电路rpc[1]至电路rpc[m]的每一个例如包括晶体管tr41、晶体管tr42、晶体管tr43、晶体管tr44、电路snc。
[0163]
包括在电路rpc[1]至电路rpc[m]中的晶体管tr41的尺寸(例如，沟道长度、沟道宽度、晶体管的构成等)优选彼此相等。另外，包括在电路rpc[1]至电路rpc[m]中的晶体管tr42的尺寸优选彼此相等。另外，包括在电路rpc[1]至电路rpc[m]中的晶体管tr43的尺寸优选彼此相等。另外，包括在电路rpc[1]至电路rpc[m]中的晶体管tr44的尺寸优选彼此相
等。如上所述，通过使晶体管的尺寸彼此相等，可以使各晶体管的电特性大致相同。由此，电路rpc[1]至电路rpc[m]的每一个在相同条件下可以进行大致相同的工作。在此，相同条件例如是指晶体管tr41至晶体管tr44的每一个的源极、漏极、栅极等的电位、输入到电路rpc[1]至电路rpc[m]的每一个的电压等。
[0164]
另外，除非特别的说明均包括晶体管tr41及晶体管tr42被用作开关元件的情况。就是说，包括如下情况：对晶体管tr41及晶体管tr42的栅极电压、源极电压及漏极电压进行适当的偏压，使得晶体管tr41及晶体管tr42被用作开关元件的范围。因此，晶体管tr41及晶体管tr42既可以在开启状态下在饱和区域中工作，也可以在线性区域中工作的情况和在饱和区域中工作的情况混在一起。
[0165]
此外，除非特别说明均包括晶体管tr43及晶体管tr44在开启状态下在饱和区域中工作的情况。换言之，包括如下情况：对上述各晶体管的栅极电压、源极电压及漏极电压进行适当的偏压，使得该晶体管在饱和区域中工作。
[0166]
作为晶体管tr41至晶体管tr44，例如可以采用n沟道型晶体管。另外，作为晶体管tr41至晶体管tr44，例如可以采用可用于晶体管tr12的os晶体管或者si晶体管。
[0167]
另外，电路snc包括将通过进行感测而取得的信息转换为电流量而输出该电流量的传感器。如上所述，作为该传感器例如可以采用使用光电二极管的光传感器、压力传感器、陀螺仪传感器、加速度传感器、听觉传感器、温度传感器、湿度传感器等。尤其是，通过作为电路snc采用光传感器，电路sca可以为图像传感器的一部分。图7a示出在图6的电路sca中采用包括光电二极管pd的电路snc的结构例子。具体而言，光电二极管pd的输入端子与电路snc的第一端子电连接，光电二极管pd的输出端子与电路snc的第二端子电连接。另外，为了表示电路rpc[1]至电路rpc[m]的每一个的电连接，图7a还示出电路swc。
[0168]
包括在图7a的电路sca中的光电二极管pd根据所接收的光的强度决定所感应的电流量。另外，光电二极管pd被供应反向偏压而驱动，所以图7a中的光电二极管pd所感应的电流从光电二极管pd的输出端子向输入端子的方向流过。注意，图7a的电路结构只是一个例子，电路sca根据情况也可以具有如下结构，即光电二极管pd的输入端子与电路snc的第二端子电连接且光电二极管pd的输出端子与电路snc的第一端子电连接的结构。
[0169]
在电路rpc[1]至电路rpc[m]的每一个中，电路snc的第一端子与布线vbe电连接，电路snc的第二端子与晶体管tr41的第一端子电连接。另外，晶体管tr41的栅极与布线txl电连接，晶体管tr41的第二端子与晶体管tr42的第一端子及晶体管tr43的栅极电连接。另外，晶体管tr42的栅极与布线rsl电连接，晶体管tr42的第二端子与布线vrs电连接。晶体管tr43的第一端子与布线vde电连接，晶体管tr44的第一端子与布线vse电连接，晶体管tr44的栅极与布线vbe电连接。尤其是，将晶体管tr43的栅极、晶体管tr42的第一端子与晶体管tr41的第二端子的电连接点记为节点ns。
[0170]
另外，在电路rpc[1]中，晶体管tr43的第二端子与晶体管tr44的第二端子及电路swt[1]的开关sw5b的第二端子电连接。
[0171]
另外，在电路rpc[m]中，晶体管tr43的第二端子与晶体管tr44的第二端子及电路swt[m]的开关sw5b的第二端子电连接。
[0172]
布线vde例如被用作供应恒定电压的布线。另外，布线vse例如被用作供应恒定电压的布线。另外，布线vde所供应的电位高于布线vse所供应的电位。
[0173]
因为是晶体管tr43及晶体管tr44的连接结构以及布线vde及布线vse的每一个所供应的电位，所以晶体管tr43及晶体管tr44被用作源极跟随电路。
[0174]
布线txl例如被用作切换晶体管tr41的导通状态和非导通状态的布线。
[0175]
布线rsl例如被用作切换晶体管tr42的导通状态和非导通状态的布线。
[0176]
布线vbe例如被用作供应恒定电压的布线。另外，在电路rpc[1]至电路rpc[m]的每一个中，晶体管tr44优选被用作使恒定电流流过第一端子与第二端子间的恒定电流源。因此，优选以布线vbe所供应的电位与布线vse所供应的电位之差高于晶体管tr44的阈值电压的方式设定布线vbe所供应的电位。
[0177]
布线and例如被用作供应恒定电压的布线。具体而言，布线and被用作供应驱动电路snc的电压的布线。例如，在图7a所示那样电路snc包括光电二极管pd的情况下，需要对光电二极管pd供应反向偏压，所以布线and所供应的恒定电压优选为低于复位电位的电压。
[0178]
布线vrs例如被用作供应恒定电压的布线。具体而言，布线vrs被用作对节点ns供应用于初始化的电位(以下，称为复位电位)的布线。
[0179]
电路rpc[1]至电路rpc[m]的每一个在进行感测之前进行起始工作。作为该起始工作，例如，对布线txl输入低电平电位且对布线rsl输入高电平电位。因此，晶体管tr41处于关闭状态且晶体管tr42处于开启状态。由此，晶体管tr43的栅极(节点ns)与布线vrs成为导通状态，晶体管tr43的栅极(节点ns)被输入复位电位。
[0180]
另外，此时，晶体管tr43及晶体管tr44的源极跟随电路将对应于晶体管tr43的栅极(节点ns)的复位电位的电位从晶体管tr43的第二端子与晶体管tr44的第二端子的电连接点输出到开关sw5b的第二端子。
[0181]
在电路rpc[1]至电路rpc[m]的每一个进行感测时，例如，布线txl被输入高电平电位且布线rsl被输入低电平电位。因此，晶体管tr41成为开启状态且晶体管tr42成为关闭状态。由此，晶体管tr43的栅极(节点ns)与电路snc的第二端子成为导通状态，晶体管tr43的栅极(节点ns)被供应对应于通过电路snc进行感测而取得的信息的电荷量。
[0182]
然后，晶体管tr43及晶体管tr44的源极跟随电路将对应于晶体管tr43的栅极(节点ns)的该电荷量的电位从晶体管tr43的第二端子与晶体管tr44的第二端子的电连接点输出到开关sw5b的第二端子。换言之，将该电位看作输入到存储单元阵列ca的第二数据。
[0183]
另外，包括在本发明的一个方式的半导体装置中的图6的电路rpc[1]至电路rpc[m]的每一个也可以根据情况改变其电路结构。例如，图6的电路rpc[1]至电路rpc[m]的每一个也可以采用节点ns设置到电容器c8的结构。图7b所示的电路rpc[1]至电路rpc[m]的每一个具有节点ns与电容器c8的第一端子电连接且电容器c8的第二端子与布线cvl电连接的结构。通过在电路rpc[1]至电路rpc[m]的每一个中设置电容器c8，可以长时间保持输入到节点ns的电位。注意，与图7a同样，为了表示电路rpc[1]至电路rpc[m]的每一个的电连接，图7b还示出电路swc。
[0184]
另外，布线cvl例如被用作供应恒定电压的布线。另外，布线cvl也可以为与布线vde、布线vse、布线and、布线vbe及布线vrs中的任意个相同的布线。
[0185]
《《电路xld的结构例子》》接着，说明电路xld的结构例子。
[0186]
图6所示的电路xld例如包括电路lgc、电路ls及电路mux。
[0187]
电路lgc通过布线lxs[1]至布线lxs[m]与电路ls电连接。另外，电路ls通过布线dxs[1]至布线dxs[m]与电路mux电连接。另外，布线lxs[1]至布线lxs[m]以及布线dxs[1]至布线dxs[m]也可以被用作发送数字信号的总线。
[0188]
电路mux具有对电路swt[1]至电路swt[m]的各第二端子供应对应于参考数据的电压或对应于第二数据的电压(数字信号)的功能。具体而言，例如电路mux可以被用作将对应于输入到布线dxs[1]的数字信号的电位输出到电路swt[1]的开关sw5a的第二端子的数字模拟转换电路。另外，例如电路mux可以被用作将对应于输入到布线dxs[m]的数字信号的电位输出到电路swt[m]的开关sw5a的第二端子的数字模拟转换电路。
[0189]
电路ls例如具有进行将所输入的电位转移到所希望的电位的电平转移的功能。具体而言，例如电路ls将从布线lxs[1]输入的电位电平转移到所希望的电位而向布线dxs[1]输出进行电平转移的电位。因此，布线lxs[1]的布线个数可以与布线dxs[1]相等。另外，同样地，例如电路ls将从布线lxs[m]输入的电位电平转移到所希望的电位而向布线dxs[m]输出进行电平转移的电位。由此，布线lxs[m]的布线个数可以与布线dxs[m]相等。
[0190]
电路lgc例如具有依次保持输入到电路lgc的数据dt而在所希望的时序对布线lxs[1]至布线lxs[m]并行且同时或者逐次输出数据dt的功能。在此，数据dt例如可以为通过电路swc输入到布线xcl[1]至布线xcl[m]的参考数据或者第二数据。换言之，为了对布线xcl[1]至布线xcl[m]供应对应于参考数据的电压或对应于第二数据的电压，电路lgc保持从电路lgc的外部接收的该参考数据或该第二数据而将该参考数据或该第二数据在规定的时序输出到布线lxs[1]至布线lxs[m]的每一个。注意，将在后面说明电路lgc的具体的电路结构例子。
[0191]
另外，在不需要对从电路lgc输出的电压进行电平转移的情况下，也可以在图6所示的电路xld中不设置电路ls而使布线lxs[1]至布线lxs[m]的每一个与布线dxs[1]至布线dxs[m]的每一个直接电连接。
[0192]
《运算电路的工作例子1》接着，说明运算电路mac1的工作例子。
[0193]
图8示出运算电路mac1的工作例子的时序图。图8的时序图示出时刻t01至时刻t15或其附近的布线wl[1]、布线wl[2]、布线wl[m](在本工作例子中，m为4以上的整数)、布线sl1、布线sl2、布线sl3、布线sl4、布线sl5、布线sl5b、布线rsl、布线txl、布线wd[1]、布线wdr、节点n[1，1]、节点n[2，1]、节点n[m，1]、节点nr[1]、节点nr[2]、节点nr[m]、布线xl[1]、布线xl[2]、布线xl[m]的电位的变动。另外，在图8中，将高电平电位记为high且将低电平电位记为low。
[0194]
《《时刻t01至时刻t02》》在时刻t01至时刻t02的期间，布线wl[1]至布线wl[m]被输入低电平电位。另外，布线sl1至布线sl4被输入低电平电位，布线sl5被输入高电平电位，布线sl5b被输入低电平电位。并且，布线wd[1]及布线wdr被输入接地电位(图8中记为gnd)。
[0195]
布线sl5被输入高电平电位且布线sl5b被输入低电平电位，所以在电路swc中包括在电路swt[1]至电路swt[m]中的开关sw5a处于开启状态且包括在电路swt[1]至电路swt[m]中的开关sw5b处于关闭状态。因此，布线xl[1]至布线xl[m]的每一个与电路xld成为导通状态且与电路sca成为非导通状态。由此，向布线xl[1]至布线xl[m]的每一个从电路xld
供应电压。在此，例如，将从电路xld向布线xl[1]至布线xl[m]的每一个供应的电压设为基准电位(图8中记为v
rfp
)。
[0196]
另外，在时刻t01至时刻t02的期间，将节点n[1，1]至节点n[m，n]的每一个的电位及节点nr[1]至节点nr[m]的每一个的电位设为接地电位(图8中记为gnd)。
[0197]
《《时刻t02至时刻t03》》在时刻t02至时刻t03的期间，布线sl1及布线sl2被输入高电平电位。由此，在电路cms中，包括在电路cs1[1]至电路cs1[n]的每一个中的开关sw1以及包括在电路cs2[1]至电路cs2[n]的每一个中的开关sw2处于开启状态。
[0198]
另外，在时刻t02至时刻t03的期间，布线sl3及布线sl4从时刻t02以前继续被输入低电平，布线sl5从时刻t02以前继续被输入高电平电位，布线sl5从时刻t02以前继续被输入低电平电位。
[0199]
《《时刻t03至时刻t04》》在时刻t03至时刻t04的期间，布线wl[1]被输入高电平电位。由此，在存储单元阵列ca中，包括在存储单元am[1，1]至存储单元am[1，n]以及存储单元amr[1]的每一个中的晶体管tr11的栅极被供应高电平电位，各晶体管tr11处于开启状态。
[0200]
另外，在时刻t03至时刻t04的期间，布线wd[1]被输入比接地电位高v
pr-v
w[1，1]
的电位。此时，存储单元am[1，1]的晶体管tr11处于开启状态，所以布线wd[1]与节点n[1，1]间成为导通状态，存储单元am[1，1]的电容器c1的第一端子(节点n[1，1])被输入比接地电位高v
pr-v
w[1，1]
的电位。
[0201]
另外，在本工作例子中，v
pr
为对应于参考数据的电位，v
w[1，1]
为对应于保持在存储单元am[1，1]中的第一数据的电位。
[0202]
另外，在时刻t03至时刻t04的期间，布线wdr被输入比接地电位高v
pr
的电位。此时，存储单元amr[1]的晶体管tr11处于开启状态，所以布线wdr与节点nr[1]间成为导通状态，存储单元amr[1]的电容器c1的第一端子(节点nr[1])被输入比接地电位高v
pr
的电位。
[0203]
另外，在时刻t03至时刻t04的期间，存储单元am[1，2]至存储单元am[1，n]的晶体管tr11也处于开启状态，所以在该时序，通过从布线wd[2]至布线wd[n]的每一个向存储单元am[1，2]至存储单元am[1，n]输入第一数据而可以对节点n[1，2]至节点n[1，n]写入对应于第一数据的电位。另外，在本工作例子中，着眼于电连接于布线wd[1]的存储单元am[1，1]至存储单元am[m，1]以及电连接于布线wdr的存储单元amr[1]至存储单元amr[m]来进行说明，所以省略它们以外的存储单元的工作的记载。
[0204]
另外，在时刻t03至时刻t04的期间，布线wl[2]至布线wl[m]从时刻t03以前继续被输入低电平电位。因此，在存储单元阵列ca中，配置在第二行至第m行的存储单元am[2，1]至存储单元am[m，1]以及存储单元amr[2]至存储单元amr[m]的每一个中的晶体管tr11的栅极被供应低电平电位，各晶体管tr11处于关闭状态。由此，输入到布线wd[1]、布线wdr的每一个的数据不会被写入到节点n[2，1]至节点n[m，1]以及节点nr[2]至节点nr[m]。
[0205]
在此，考虑从存储单元am[1，1]及存储单元amr[1]的各晶体管tr12的第二端子流到第一端子的电流。在将从布线bl通过存储单元am[1，1]的晶体管tr12的第二端子流到第一端子的电流记为i
am[1，1]，1
时，i
am[1，1]，1
可以由以下算式表示。
[0206]
[算式1]iam[1，1]，1
＝k(v
pr-v
w[1，1]-v
th
)2ꢀꢀ…
(1.1)
[0207]
k为取决于晶体管tr12的沟道长度、沟道宽度、迁移率以及栅极绝缘膜的电容等的常数。此外，v
th
表示晶体管tr12的阈值电压。此外，常数k不但可以适用于存储单元am[1，1]，还可以适用于其他存储单元am、存储单元amr。此外，存储单元am[1，1]以外的存储单元am、存储单元amr所包括的晶体管tr12的阈值电压也表示为v
th
。
[0208]
同样地，在将从布线blr通过存储单元amr[1]的晶体管tr12的第二端子流到第一端子的电流记为i
amr[1]，2
时，i
amr[1]，2
可以由以下算式表示。
[0209]
[算式2]i
amr[1]，2
＝k(v
pr-v
th
)2ꢀꢀ…
(1.2)
[0210]
《《时刻t04至时刻t05》》在时刻t04至时刻t05的期间，布线wl[1]被输入低电平电位。由此，在存储单元阵列ca中，包括在存储单元am[1，1]至存储单元am[1，n]以及存储单元amr[1]的每一个中的晶体管tr11的栅极被供应低电平电位而各晶体管tr11处于关闭状态。
[0211]
在存储单元am[1，1]中，在晶体管tr11处于关闭状态时存储单元am[1，1]的电容器c1的第一端子(节点n[1，1])保持比接地电位高v
pr-v
w[1，1]
的电位。另外，在存储单元amr[1]中，在晶体管tr11处于关闭状态时，存储单元amr[1]的电容器c1的第一端子(节点nr[1])保持比接地电位高v
pr
的电位。
[0212]
《《时刻t05至时刻t06》》在时刻t05至时刻t06的期间，布线wl[2]被输入高电平电位。由此，在存储单元阵列ca中，包括在存储单元am[2，1]至存储单元am[2，n]以及存储单元amr[2]的每一个中的晶体管tr11的栅极被供应高电平电位而各晶体管tr11处于开启状态。
[0213]
另外，在时刻t05至时刻t06的期间，布线wd[1]被输入比接地电位高v
pr-v
w[2，1]
的电位。此时，存储单元am[2，1]的晶体管tr11处于开启状态，所以布线wd[1]与节点n[2，1]间成为导通状态，存储单元am[2，1]的电容器c1的第一端子(节点n[2，1])被输入比接地电位高v
pr-v
w[2，1]
的电位。
[0214]
另外，在本工作例子中，v
w[2，1]
为对应于保持在存储单元am[2，1]中的第一数据的电位。
[0215]
另外，在时刻t05至时刻t06的期间，布线wdr被输入比接地电位高v
pr
的电位。此时，存储单元amr[2]的晶体管tr11处于开启状态，所以布线wdr与节点nr[2]间成为导通状态，存储单元amr[2]的电容器c1的第一端子(节点nr[2])被输入比接地电位高v
pr
的电位。
[0216]
另外，在时刻t05至时刻t06的期间，布线wl[1]以及布线wl[3]至布线wl[m]从时刻t05以前继续被输入低电平电位。因此，在存储单元阵列ca中，配置在第一行以及第三行至第m行的存储单元am[1，1]、存储单元am[3，1]至存储单元am[m，1]、存储单元amr[1]以及存储单元amr[3]至存储单元amr[m]的每一个中的晶体管tr11的栅极被供应低电平电位，各晶体管tr11处于关闭状态。由此，输入到布线wd[1]、布线wdr的每一个的数据不会被写入到节点n[1，1]、节点n[3，1]至节点n[m，1]、节点nr[1]以及节点nr[3]至节点nr[m]。
[0217]
在此，考虑从存储单元am[2，1]及存储单元amr[2]的各晶体管tr12的第二端子流到第一端子的电流。在将从布线bl通过存储单元am[2，1]的晶体管tr12的第二端子流到第一端子的电流记为i
am[2，1]，1
时，i
am[2，1]，1
可以由以下算式表示。
1]。
[0230]
在此，考虑从存储单元am[m，1]及存储单元amr[m]的各晶体管tr12的第二端子流到第一端子的电流。在将从布线bl通过存储单元am[m，1]的晶体管tr12的第二端子流到第一端子的电流记为i
am[m，1]，1
时，i
am[m，1]，1
可以由以下算式表示。
[0231]
[算式5]i
am[m，1]，1
＝k(v
pr-v
w[m，1]-v
th
)2ꢀꢀꢀ…
(1.5)
[0232]
另外，同样地，在将从布线blr通过存储单元amr[m]的晶体管tr12的第二端子流到第一端子的电流记为i
amr[m]，2
时，i
amr[m]，2
可以由以下算式表示。
[0233]
[算式6]i
amr[m]，2
＝k(v
pr-v
th
)2ꢀꢀꢀ…
(1.6)
[0234]
《《时刻t08至时刻t09》》在时刻t08至时刻t09的期间，布线wl[m]被输入低电平电位。由此，在存储单元阵列ca中，包括在存储单元am[m，1]至存储单元am[m，n]以及存储单元amr[m]的每一个中的晶体管tr11的栅极被供应低电平电位而各晶体管tr11成为关闭状态。
[0235]
在存储单元am[m，1]中，在晶体管tr11处于关闭状态时存储单元am[m，1]的电容器c1的第一端子(节点n[m，1])保持比接地电位高v
pr-v
w[m
，
1]
的电位。另外，在存储单元amr[m]中，在晶体管tr11处于关闭状态时，存储单元amr[m]的电容器c1的第一端子(节点nr[m])保持比接地电位高v
pr
的电位。
[0236]
在此，考虑流过包括在电路cms中的电路cs1[1]的晶体管tr33的第一端子与第二端子间的电流。注意，在本工作例子中，将该电流量记为i1。
[0237]
在时刻t08至时刻t09的期间，电路cs1[1]的开关sw1处于开启状态，开关sw3[1]处于关闭状态，并且电路ivtc的开关sw4[1]处于关闭状态，所以流过电路cs1[1]的晶体管tr33的第一端子与第二端子间的电流量i1根据基尔霍夫定律可以由以下算式表示。
[0238]
[算式7]
[0239]
另外，电路cs1[1]的晶体管tr33具有二极管连接的结构，并且电路cs1[1]的晶体管tr33的第一端子与供应高电平电位作为恒定电压的布线vhe电连接，所以电路cs1[1]的晶体管tr33的栅极(第二端子)的电位取决于流过晶体管tr33的第一端子与第二端子间的电流量i1。
[0240]
另外，考虑流过包括在电路cms中的电路cs2[1]的晶体管tr34的第一端子与第二端子间的电流。注意，在本工作例子中，将该电流量记为i2。
[0241]
在时刻t08至时刻t09的期间，电路cs2[1]的开关sw2处于开启状态，开关sw3[1]处于关闭状态，所以流过电路cs2[1]的晶体管tr34的第一端子与第二端子间的电流量与流过晶体管tr32[1]的第一端子与第二端子间的电流量大致相等。
[0242]
另外，电路cm具有电流镜电路的结构，所以流过晶体管tr32[1]的第一端子与第二端子间的电流量与流过晶体管tr31的第一端子与第二端子间的电流量大致相等。
[0243]
流过晶体管tr31的第一端子与第二端子间的电流量为从布线blr向存储单元amr
[1]至存储单元amr[m]流过的电流的总和，所以流过电路cs2[1]的晶体管tr34的第一端子与第二端子间的电流量i2可以由以下算式表示。
[0244]
[算式8]
[0245]
另外，电路cs2[1]的晶体管tr34具有二极管连接的结构，并且电路cs2[1]的晶体管tr34的第一端子与供应高电平电位作为恒定电压的布线vle电连接，所以电路cs2[1]的晶体管tr34的栅极(第二端子)的电位取决于流过晶体管tr34的第一端子与第二端子间的电流量i2。
[0246]
《《时刻t09至时刻t10》》在时刻t09至时刻t10的期间，布线sl1被输入低电平电位，布线sl2被输入低电平电位。由此，在电路cms中，包括在电路cs1[1]至电路cs1[n]的每一个中的开关sw1处于关闭状态，包括在电路cs2[1]至电路cs2[n]的每一个中的开关sw2处于关闭状态。
[0247]
由此，由电容器c6的第一端子保持时刻t09至时刻t10的期间的电路cs1[1]的晶体管tr33的栅极电位，并且由电容器c7的第一端子保持电路cs2[1]的晶体管tr34的栅极电位。由此，电路cs1[1]的晶体管tr33的栅极与源极间的电压被保持，所以设定为作为电流量的i1一直流过晶体管tr33的第一端子与第二端子间。另外，同样地，电路cs2[1]的晶体管tr34的栅极与源极间的电压被保持，所以设定为作为电流量的i2一直流过晶体管tr34的第一端子与第二端子间。换言之，在电路cs[1]中设定从电路cs[1]流出的电流量i1，在电路cs[2]中设定流入电路cs[2]的电流量i2。
[0248]
《《时刻t10至时刻t11》》在时刻t10至时刻t11的期间，布线rsl被输入高电平电位。由此，包括在电路sca中的电路rpc[1]至电路rpc[m]的各晶体管tr42成为开启状态。
[0249]
在电路rpc[1]至电路rpc[m]的各晶体管tr42成为开启状态时，从布线vrs对电路rpc[1]至电路rpc[m]的每一个的节点ns供应复位电位。
[0250]
《《时刻t11至时刻t12》》在时刻t11至时刻t12的期间，布线rsl被输入低电平电位。由此，包括在电路sca中的电路rpc[1]至电路rpc[m]的每一个所包括的晶体管tr42成为关闭状态。
[0251]
在电路rpc[1]至电路rpc[m]的各晶体管tr42成为关闭状态时，停止从布线vrs对电路rpc[1]至电路rpc[m]的每一个的节点ns供应复位电位。
[0252]
通过进行上述时刻t10至时刻t12的期间的工作，进行包括在电路sca中的电路rpc[1]至电路rpc[m]的初始化。
[0253]
另外，此时，晶体管tr43及晶体管tr44的源极跟随电路将对应于节点ns的电位的电位从晶体管tr43的第二端子及晶体管tr44的第二端子输出。换言之，从晶体管tr43的第二端子及晶体管tr44的第二端子输出对应于复位电位的电位。例如，作为从晶体管tr43的第二端子及晶体管tr44的第二端子输出的电位，优选采用与在时刻t01至时刻t09的期间供应到布线xl[1]至布线xl[m]的v
rfp
大致相等的电位。具体而言，例如，通过调整布线vrs、布线vde、布线vse、布线vbe等所供应的电位，可以对布线xl[1]至布线xl[m]供应与v
rfp
大致相
等的电位。
[0254]
《《时刻t12至时刻t13》》在时刻t12至时刻t13的期间，布线txl被输入高电平电位。由此，包括在电路sca中的电路rpc[1]至电路rpc[m]的各晶体管tr41成为开启状态。
[0255]
在电路rpc[1]至电路rpc[m]的各晶体管tr41成为开启状态时，对应于电路snc所感测的信息的电流流过晶体管tr41的第一端子与第二端子间。由此，电路rpc[1]至电路rpc[m]的每一个的节点ns充电到对应于该信息的电荷量。
[0256]
《《时刻t13至时刻t14》》在时刻t13至时刻t14的期间，布线txl被输入低电平电位。由此，包括在电路sca中的电路rpc[1]至电路rpc[m]的每一个所包括的晶体管tr41成为关闭状态。
[0257]
在电路rpc[1]至电路rpc[m]的各晶体管tr41成为关闭状态时，停止从布线snc对电路rpc[1]至电路rpc[m]的每一个的节点ns供应电流。
[0258]
通过进行上述时刻t12至时刻t14的期间的工作，可以在节点ns保持对应于电路snc所感测的信息的电荷量。
[0259]
另外，此时，晶体管tr43及晶体管tr44的源极跟随电路将对应于节点ns的电位的电位从晶体管tr43的第二端子及晶体管tr44的第二端子输出。换言之，从晶体管tr43的第二端子及晶体管tr44的第二端子输出对应于电路snc所感测的信息的电位。
[0260]
《《时刻t14至时刻t15》》在时刻t14至时刻t15的期间，布线sl3被输入高电平电位，布线sl4被输入高电平电位，布线sl5被输入低电平电位，并且布线sl5b被输入高电平电位。由此，在电路cms中，开关sw3[1]至开关sw3[n]成为开启状态。另外，在电路ivtc中，开关sw4[1]至开关sw4[n]成为开启状态。另外，在电路swc中，包括在电路swt[1]至电路swt[m]中的开关sw5a成为关闭状态，包括在电路swt[1]至电路swt[m]中的开关sw5b成为开启状态。
[0261]
在包括在电路swt[1]至电路swt[m]中的开关sw5a成为关闭状态且包括在电路swt[1]至电路swt[m]中的开关sw5b成为开启状态时，布线xl[1]至布线xl[m]的每一个与电路xld成为非导通状态且与电路sca成为导通状态。因此，布线xl[1]至布线xl[m]的每一个被输入对应于包括在电路rpc[1]至电路rpc[m]的每一个中的电路snc所取得的信息的电位。在此，例如，将从电路rpc[1]输入到布线xl[1]的电位设为比接地电位高v
rfp
v
x[1]
的电位，将从电路rpc[2]输入到布线xl[2]的电位设为比接地电位高v
rfp
v
x[2]
的电位，并且将从电路rpc[m]输入到布线xl[m]的电位设为比接地电位高v
rfp
v
x[m]
的电位。
[0262]
另外，在本工作例子中，电位v
x[1]
至v
x[m]
是对应于第二数据的电位。
[0263]
在时刻t14至时刻t15的期间，布线xl[1]的电位从作为基准电位的v
rfp
上升到v
rfp
v
x[1]
，所以存储单元am[1]及存储单元amr[1]的每一个的电容器c1的第二端子被供应v
rfp
v
x[1]
。此时，节点n[1，1]及节点nr[1]处于电浮动状态，所以通过电容器c1的电容耦合而节点n[1，1]及节点nr[1]的每一个的电位变化。
[0264]
在存储单元am[1]及存储单元amr[1]的每一个中，晶体管tr12的栅极电位的增加量相当于布线xl[1]的电位变化乘以取决于存储单元结构的电容耦合系数的电位。该电容耦合系数根据电容器c1的电容、晶体管tr12的栅极电容、寄生电容等而算出。在本工作例中，为了避免繁杂，假设为布线xl[1]的电位的增加量与晶体管tr12的栅极电位的增加量相
等的情况来进行说明。这意味着将存储单元am[1，1]和存储单元amr[1]的电容耦合系数都设定为1。此外，在本工作例子中，关于存储单元阵列ca所包括的存储单元am[1，1]及存储单元amr[1]以外的存储单元，也将各电容耦合系数设定为1来进行说明。
[0265]
因为电容耦合系数被设定为1，所以通过对存储单元am[1，1]及存储单元amr[1]的各电容器c1的第二端子从v
rfp
变化为v
rfp
v
x[1]
，节点n[1，1]及节点nr[1]的电位都上升v
x[1]
。
[0266]
在此，当将从布线bl通过存储单元am[1，1]的晶体管tr12的第二端子流到第一端子的电流记为i
am[1，1]，3
时，i
am[1，1]，3
可以由以下算式表示。
[0267]
[算式9]i
am[1，1]，3
＝k(v
pr-v
w[1，1
] v
x[1]-v
th
)2ꢀꢀ…
(1.9)
[0268]
同样地，在将从布线blr通过存储单元amr[1]的晶体管tr12的第二端子流到第一端子的电流记为i
amr[1]
，4时，i
amr[1]
，4可以由以下算式表示。
[0269]
[算式10]i
amr[1]，4
＝k(v
pr
v
x[1]-v
th
)2ꢀꢀ…
(1.10)
[0270]
另外，存储单元am[2，1]及存储单元amr[2]的电容耦合系数也被设定为1，所以在包括在各存储单元中的电容器c1的第二端子的电位从v
rfp
变化为v
rfp
v
x[2]
时，节点n[2，1]及节点nr[2]的电位分别上升v
x[2]
。
[0271]
在此，在将从布线bl通过存储单元am[2，1]的晶体管tr12的第二端子流到第一端子的电流记为i
am[2，1]，3
时，i
am[2.1]，3
可以由以下算式表示。
[0272]
[算式11]i
am[2，1]，3
＝k(v
pr-v
w[2，1]
v
x[2]-v
th
)2ꢀꢀ…
(1.11)
[0273]
同样地，在将从布线blr通过存储单元amr[2]的晶体管tr12的第二端子流到第一端子的电流记为i
amr[2]，4
时，i
amr[2]，4
可以由以下算式表示。
[0274]
[算式12]i
amr[2]，4
＝k(v
pr
v
x[2]-v
th
)2ꢀꢀ…
(1.12)
[0275]
另外，存储单元am[m，1]及存储单元amr[m]的电容耦合系数也被设定为1，所以在包括在各存储单元中的电容器c1的第二端子的电位从v
rfp
变化为v
rfp
v
x[m]
时，节点n[m，1]及节点nr[m]的电位分别上升v
x[m]
。
[0276]
在此，在将从布线bl通过存储单元am[m，1]的晶体管tr12的第二端子流到第一端子的电流记为i
am[m，1]，3
时，i
am[m.1]，3
可以由以下算式表示。
[0277]
[算式13]i
am[m，1]，3
＝k(v
pr-v
w[m，1]
v
x[m]-v
th
)2ꢀꢀ…
(1.13)
[0278]
同样地，在将从布线blr通过存储单元amr[2]的晶体管tr12的第二端子流到第一端子的电流记为i
amr[m]，4
时，i
amr[m]，4
可以由以下算式表示。
[0279]
[算式14]i
amr[m]，4
＝k(v
pr
v
x[m]-v
th
)2ꢀꢀ…
(1.14)
[0280]
在时刻t14至时刻t15的期间，在将从布线bl[1]流过存储单元am[1，1]至存储单元am[m，1]的电流量的总和记为i3时，电流量i3可以由以下算式表示。
[0281]
[算式15]
[0282]
另外，电路cm具有电流镜电路的结构，所以流过包括在电路cm中的晶体管tr32[1]的第一端子与第二端子间的电流量与流过晶体管tr31的第一端子与第二端子间的电流量大致相等。另外，流过晶体管tr31的第一端子与第二端子间的电流量为从布线blr流过存储单元amr[1]至存储单元amr[m]的电流的总和。在时刻t14至时刻t15的期间，在将流过包括在电路cm中的晶体管tr32[1]的第一端子与第二端子间的电流量记为i4时，电流量i4可以由以下算式表示。
[0283]
[算式16]
[0284]
另外，在时刻t14至时刻t15的期间，开关sw3[1]至开关sw3[n]以及开关sw4[1]至开关sw4[n]处于开启状态，所以电流通过布线bl从电路cms及存储单元阵列ca流过电路ivtc。具体而言，例如，电流量i1从电路cs1[1]流出，电流量i2流入电路cs2[1]，电流量i4流过电路cm的晶体管tr32[1]的源极与漏极间。另外，流过存储单元am[1，1]至存储单元am[m，1]的每一个的电流量的总和为i3。在此，在将从布线bl[1]流过布线ol[1]的电流量记为is[1]时，电流量is[1]可以根据基尔霍夫定律由以下算式表示。
[0285]
[算式17]
[0286]
根据算式(1.17)，从布线bl[1]输入到电路ivtc的电流量is[1]与对应于第一数据的电位v
w[1，1]
至v
w[m，1]
和对应于第二数据的电位v
x[1]
至v
x[m]
的积和成比。也就是说，第一数据与第二数据之积和可以表示为电流量is[1]。
[0287]
《运算电路的工作例子2》注意，本发明的一个方式的半导体装置所进行的工作不局限于图8的时序图所示的工作。本发明的一个方式的半导体装置可以根据情况改变所进行的工作。
[0288]
图8的时序图所示的工作是在时刻t01以前至时刻t14的期间电路xld对布线xl[1]至布线xl[m]供应v
rfp
的工作，但是也可以为在时刻t01以前至时刻t14的期间包括在电路snc中的电路rpc[1]至电路rpc[m]的每一个对布线xl[1]至布线xl[m]供应电位的工作。
[0289]
具体而言，例如，本发明的一个方式的半导体装置所进行的工作也可以为进行图9所示的时序图的工作。图9的时序图的工作与图8的时序图的工作不同之处在于布线sl5一直被输入低电平电位且布线sl5b一直被输入高电平电位。因此，布线xl[1]至布线xl[m]与电路xld一直处于非导通状态，布线xl[1]至布线xl[m]与电路sca一直处于导通状态。
[0290]
在图9的时序图的工作中，在时刻t01至时刻t02的期间，布线rsl被输入高电平电位。换言之，包括在电路sca中的电路rpc[1]至电路rpc[m]的节点ns被供应复位电位。另外，
在时刻t02至时刻t12的期间，布线rsl被输入低电平电位且在电路rpc[1]至电路rpc[m]的节点ns保持复位电位。另外，在时刻t01至时刻t12的期间，由晶体管tr43及晶体管tr44的源极跟随电路从晶体管tr43的第二端子及晶体管tr44的第二端子输出对应于节点ns的复位电位的电位。布线sl5b被供应高电平电位且开关sw5b处于开启状态，所以对应于节点ns的复位电位的电位被输出到布线xl[1]至布线xl[m]。另外，在图9的时序图中，与在图8的时序图中电路xld所输出的电位同样，将输出到布线xl[1]至布线xl[m]的电位记为v
rfp
。
[0291]
另外，在图9的时序图的工作中，在时刻t12至时刻t13的期间，布线txl被输入高电平电位。换言之，包括在电路sca中的电路rpc[1]至电路rpc[m]的节点ns充电到对应于电路snc所感测的信息的电荷量。另外，在时刻t13以后，布线txl被输入低电平电位且在电路rpc[1]至电路rpc[m]的节点ns保持该电荷量。另外，在时刻t13以后，由晶体管tr43及晶体管tr44的源极跟随电路从晶体管tr43的第二端子及晶体管tr44的第二端子输出对应于保持在节点ns中的电荷量的电位。布线sl5b被供应高电平电位且开关sw5b处于开启状态，所以对应于保持在节点ns中的电荷量的电位被输出到布线xl[1]至布线xl[m]。另外，在图9的时序图中，将输出到布线xl[1]的电位记为v
rfp
v
x[1]
，将输出到布线xl[2]的电位记为v
rfp
v
x[2]
，将输出到布线xl[m]的电位记为v
rfp
v
x[m]
。
[0292]
《运算电路的工作例子3》另外，本发明的一个方式的半导体装置所进行的工作也可以采用图10所示的时序图的工作而不采用图8及图9所示的时序图的工作。
[0293]
图10的时序图的工作与图8的时序图的工作不同之处在于布线sl5一直被输入高电平电位且布线sl5b一直被输入低电平电位。因此，布线xl[1]至布线xl[m]与电路xld一直处于导通状态，布线xl[1]至布线xl[m]与电路sca一直处于非导通状态。
[0294]
布线xl[1]至布线xl[m]与电路sca一直处于非导通状态，所以在图10的时序图的工作中，包括在电路sca中的电路rpc[1]至电路rpc[m]不工作。因此，在图10的时序图的工作中，例如布线rsl及布线txl一直被输入低电平电位。
[0295]
图10的时序图的工作与图8及图9的各时序图的工作不同之处在于经常由电路xld对布线xl[1]至布线xl[m]的每一个供应电位。
[0296]
另外，在图10的时序图的工作中，在时刻t01以前至时刻t14的期间，电位v
rfp
从电路xld通过电路swc供应到布线xl[1]至布线xl[m]的每一个。
[0297]
另外，在图10的时序图的工作中，在时刻t14以后，v
rfp
v
x[1]
从电路xld通过电路swc供应到布线xl[1]。另外，同样地，v
rfp
v
x[2]
从电路xld通过电路swc供应到布线xl[2]。另外，同样地，v
rfp
v
x[m]
从电路xld通过电路swc供应。
[0298]
如上所述，本发明的一个方式的半导体装置可以从电路xld和电路swc中选择输出由输电路swc输入到布线xl[1]至布线xl[m]的电位的电路。换言之，本发明的一个方式的半导体装置可以通过选择将从包括在电路swc中的传感器等取得的信息用作第二数据还是将设置在运算电路的外部等的存储装置等所保持的内部数据用作第二数据而执行运算。
[0299]
另外，在进行上述运算电路的工作例子2和运算电路的工作例子3中的一方之后不更新写入到存储单元阵列ca的第一数据(不进行时刻t03至时刻t08的工作)而执行运算电路的工作例子2和运算电路的工作例子3中的另一方，由此可以比较在各工作例子中从布线nil[1]至布线nil[n]输出的结果。例如，在作为电路snc采用图7a所示那样的包括光电二极
管pd的电路snc时，可以比较在运算电路的工作例子2中由光电二极管pd拍摄的图像和在运算电路的工作例子3中从电路xld输入的相当于内部数据的图像。尤其是，在使用实施方式4所说明的分层神经网络等进行图像识别等时，通过相对地比较在运算电路的工作例子2及运算电路的工作例子3的每一个中输出的结果，可以使在运算电路的工作例子2中各布线的电压(例如，布线vbe、布线vde、布线vse及布线vrs所供应的电压、输入到布线xl[1]至布线xl[n]的每一个的电压等)的设定最优化，并且可以抑制信号振幅(电流量、电压等)，由此可以以短时间进行推论。
[0300]
另外，在上述运算电路的工作例子2中，在电路rpc[1]至电路rpc[m]的节点ns的电位为复位电位时，将从晶体管tr43的第二端子及晶体管tr44的第二端子供应的电位记为v
rfp
。另外，假设作为电路snc采用图7a所示的包括光电二极管pd的电路snc，在一定强度的光入射到光电二极管pd时，从晶体管tr43的第二端子及晶体管tr44的第二端子供应的电位大致与时间成比例地变化(时刻t12至时刻t13的期间)。换言之，运算电路mac1的布线xl[1]至布线xl[m]的电位通过由光电二极管pd取得的数据从电位v
rfp
与时间成比例地变化。因此，输出之差与光电二极管pd取得数据的时间(时刻t12至时刻t13的期间)成比例地变大。由此，只要发生足以进行推论判定的输出信号的相对差，当时就可以停止推论，所以有时可以以短时间进行推论。
[0301]
此外，虽然在本实施方式中说明了运算电路mac1中的晶体管为os晶体管或si晶体管的情况，但是本发明的一个方式不局限于此。作为运算电路mac1所包括的晶体管，例如可以使用ge等作为活性层的晶体管、znse、cds、gaas、inp、gan、sige等化合物半导体作为活性层的晶体管、碳纳米管作为活性层的晶体管、有机半导体作为活性层的晶体管等。
[0302]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0303]
(实施方式2)在本实施方式中，说明与实施方式1所说明的运算电路mac1不同结构的运算电路。
[0304]
《运算电路的结构例子2》图11所示的运算电路mac2与运算电路mac1不同之处在于存储单元阵列ca包括存储单元amb[1]至存储单元amb[n]。
[0305]
存储单元amb[1]与布线bl[1]、布线wd[1]、布线xlb及布线wlb电连接。另外，存储单元amb[n]与布线bl[n]、布线wd[n]、布线xlb及布线wlb电连接。
[0306]
图12示出存储单元amb[1]至存储单元amb[n]的具体结构例子。另外，为了表示与存储单元amb[1]至存储单元amb[n]的每一个的电连接，图12还示出存储单元am[1，1]至存储单元am[m，n]、存储单元amr[1]至存储单元amr[m]、电路wdd、电路cms、电路ivtc及电路actv。
[0307]
如图12所示，存储单元amb[1]至存储单元amb[n]可以具有与存储单元am[1，1]至存储单元am[m，n]以及存储单元amr[1]至存储单元amr[m]大致相同的结构。因此，在图12的运算电路mac2中，存储单元amb[1]至存储单元amb[n]的每一个包括晶体管tr11、晶体管tr12、电容器c1。
[0308]
另外，在存储单元amb[1]至存储单元amb[n]的每一个中，晶体管tr12的第一端子与布线vra电连接。
[0309]
另外，在存储单元amb[1]中，将晶体管tr11的第一端子、晶体管tr12的栅极与电容
器c1的第一端子的电连接点记为节点nb[1]。另外，在存储单元amb[n]中，将晶体管tr11的第一端子、晶体管tr12的栅极与电容器c1的第一端子的电连接点记为节点nb[n]。
[0310]
布线wlb被用作在对存储单元amb[1]至存储单元amb[n]写入数据时从电路wld向存储单元amb[1]至存储单元amb[n]供应选择信号的布线。另外，布线xlb例如被用作对存储单元amb[1]至存储单元amb[n]的电容器c1的第二端子供应恒定电位的布线。作为该恒定电位，优选采用接地电位、低电平电位、高电平电位等。或者，布线xlb也可以被用作从电路xld供应任意电位的布线。
[0311]
与存储单元am[1，1]至存储单元am[m，n]以及存储单元amr[1]至存储单元amr[m]的各布线vr同样，存储单元amb[1]至存储单元amb[n]的各布线vra的电位可以具有低电平电位、接地电位或低于接地电位的电位。或者，存储单元amb[1]至存储单元amb[n]的各布线vra根据情况也可以采用供应高电平电位的布线。例如，在想要使正电流从存储单元amb[1]流过布线bl[1]时，存储单元amb[1]的布线vra采用供应高电平电位的布线即可。
[0312]
作为图12的运算电路mac2的工作例子，例如，在图8的时序图中，在时刻t01以前至时刻t14的期间，使节点nb[1]至节点nb[n]保持接地电位、低电平电位或布线vr所供应的电位以便使存储单元amb[1]至存储单元amb[n]的晶体管tr12处于关闭状态。接着，在图8的时序图中，在时刻t14至时刻t15的期间，使节点nb[1]至节点nb[n]的每一个保持电位v
bias
[1]至v
bias
[n]以便使任意电流量i
bias
[1]至i
bias
[n]流过存储单元amb[1]至存储单元amb[n]的各晶体管tr12的第一端子与第二端子间。例如，此时i
bias
[1]由以下算式表示。
[0313]
[算式18]i
bias
[1]＝k(v
pr-v
bias
[1]-v
th
)2ꢀꢀ…
(2.1)
[0314]
因此，在时刻t14至时刻t15的期间，例如，从布线bl[1]通过电路ivtc流到布线ol[1]的电流量is[1]由以下算式表示。
[0315]
[算式19]
[0316]
算式(2.2)相当于对积和运算的结果还供应任意偏置的运算。在实施方式4中将详细地说明，对积和运算的结果还供应任意偏置的运算被用于分层神经网络的运算。因此，可以说运算电路mac2适于执行分层神经网络的运算。
[0317]
《运算电路的结构例子3》接着，说明与图1的运算电路mac1、图11的运算电路mac2不同的本发明的一个方式的半导体装置的运算电路的结构例子。
[0318]
图13所示的运算电路mac3与运算电路mac1及运算电路mac2不同之处在于采用与积和运算的结果有关的电流从电路cms流过电路ivtc及电路actv的结构。
[0319]
在图13的运算电路mac3中，电路cms通过布线blo[1]至布线blo[n]与电路ivtc电连接。另外，其他电路结构参照图1的运算电路mac1的说明。
[0320]
图14示出电路cms的具体结构例子。另外，为了表示与电路cms的连接结构，图14还示出电路ivtc。
[0321]
图14所示的电路cms具有如下结构：在实施方式1所说明的图3的电路cms中，使开关sw3[1]的第二端子、晶体管tr32[1]的第二端子、电路cs2[1]的晶体管tr34的第二端子与布线blo[1]电连接，并且使开关sw3[n]的第二端子、晶体管tr32[n]的第二端子、电路cs2[n]的晶体管tr34的第二端子与布线blo[n]电连接。
[0322]
图14所示的电路ivtc具有与图5a的电路ivtc大致相同的结构，该结构具有将图5a所示的布线bl[1]至布线bl[n]的每一个置换为布线blo[1]至布线blo[n]的结构。布线blo[1]至布线blo[n]的每一个与包括在图5a的电路ivtc中的开关sw4[1]至开关sw4的各第一端子电连接。
[0323]
通过将图14所示的结构的电路cms及电路ivtc应用于图13的运算电路mac3，可以进行与实施方式1所说明的运算电路mac1同样的工作。
[0324]
注意，包括在图13的运算电路mac3中的电路cms及电路ivtc的结构不局限于图14所示的结构。例如，包括在图13的运算电路mac3中的电路cms及电路ivtc也可以采用图15所示的结构例子。
[0325]
图15所示的电路cms具有在实施方式1所说明的图3的电路cms中设置开关sw6[1]至开关sw6[n]的结构。具体而言，开关sw6[1]的第一端子与开关sw3[1]的第二端子、晶体管tr32[1]的第二端子、晶体管tr34的第二端子电连接。另外，开关sw6[1]的第二端子与布线blo[1]电连接。另外，开关sw6[1]至开关sw6[n]的各控制端子与布线sl6电连接。
[0326]
另外，作为开关sw6[1]至开关sw6[n]，例如可以使用可用于开关sw1、开关sw2、开关sw3[1]至开关sw3[n]等的开关。另外，在本说明书等中，与开关sw1、开关sw2、开关sw3[1]至开关sw3[n]同样，开关sw6[1]至开关sw6[n]的每一个在控制端子被输入高电平电位时处于开启状态且在被输入低电平电位时处于关闭状态。
[0327]
另外，图15所示的电路ivtc具有在图5a的电路ivtc中不设置开关sw4[1]至开关sw4[n]的结构。因此，包括在图15的电路ivtc中的运算放大器op[1]至运算放大器op[n]的各反相输入端子与布线blo[1]至布线blo[n]电连接。
[0328]
换言之，图15的电路cms具有设置有开关sw6[1]至开关sw6[n]代替包括在图14的电路ivtc中的开关sw4[1]至开关sw4[n]的每一个的结构。
[0329]
另外，在使用应用图15的电路cms及电路ivtc的运算电路mac3进行实施方式1所说明的图8至图10的时序图的工作时，开关sw3[1]至开关sw3[n]以及开关sw6[1]至开关sw6[n]的每一个成为开启状态或关闭状态时序一致，所以也可以将布线sl3和布线sl6组合为一个布线。
[0330]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0331]
(实施方式3)在本实施方式中，说明包括在实施方式1及实施方式2所说明的运算电路mac1至运算电路mac3的电路xld中的电路lgc的结构例子。
[0332]
图16a示出电路lgc的具体的电路结构例子。在布线lxs[1]至布线lxs[m]中的一个被用作发送数字信号的总线时，被输入到电路lgc的数据dt(参考数据及该第二数据)优选作为数字信号输入。通过将数据dt看作数字信号，可以将电路lgc构成为逻辑电路。
[0333]
图16a所示的电路lgc包括移位寄存器sr、锁存电路lta[1]至锁存电路lta[m]、锁存电路ltb[1]至锁存电路ltb[m]以及开关sw8[1]至开关sw8[m]。
[0334]
移位寄存器sr与布线spl、布线scl、布线sel[1]至布线sel[m]电连接。
[0335]
锁存电路lta[1]至锁存电路lta[m]的控制端子(有时被称为时钟输入端子、使能信号输入端子等)分别与布线sel[1]至布线sel[m]电连接，锁存电路ltb[1]至锁存电路ltb[m]的各控制端子与布线lat电连接。另外，锁存电路lta[1]至锁存电路lta[m]的各输入端子d与布线dat电连接，锁存电路lta[1]至锁存电路lta[m]的输出端子q分别与布线dl[1]至布线dl[m]的每一个电连接。锁存电路ltb[1]至锁存电路ltb[m]的输入端子d分别与布线dl[1]至布线dl[m]电连接，锁存电路ltb[1]至锁存电路ltb[m]的输出端子q分别与开关sw8[1]至开关sw8[m]的各第一端子电连接。开关sw8[1]至开关sw8[m]的第二端子分别与布线lxs[1]至布线lxs[m]的每一个电连接，开关sw8[1]至开关sw8[m]的控制端子分别与布线sl8[1]至布线sl8[m]的每一个电连接。
[0336]
另外，作为开关sw8[1]至开关sw8[m]，例如可以使用可用于开关sw1、开关sw2、开关sw3[1]至开关sw3[n]等的开关。注意，在本说明书等中，与开关sw1、开关sw2、开关sw3[1]至开关sw3[n]同样，开关sw8[1]至开关sw8[m]的每一个在控制端子被输入高电平电位时成为开启状态且在被输入低电平电位时成为关闭状态。
[0337]
布线sl8[1]至布线sl8[m]的每一个例如被用作切换开关sw8[1]至开关sw8[m]的导通状态和非导通状态的布线。
[0338]
布线spl例如被用作对移位寄存器sr发送起始脉冲信号的布线。
[0339]
另外，布线scl例如被用作对移位寄存器sr发送时钟信号的布线。
[0340]
另外，布线dat例如被用作对电路lgc发送数据dt的布线。
[0341]
布线sel[1]至布线sel[m]、布线dl[1]至布线dl[m]以及布线dat的每一个可以为发送数字信号的布线。因此，布线sel[1]至布线sel[m]、布线dl[1]至布线dl[m]以及布线dat的每一个可以为总线。另外，布线sl8[1]至布线sl8[m]也可以为总线。
[0342]
移位寄存器sr例如具有根据输入到布线spl及布线scl的电位的变化而对布线sel[1]至布线sel[m]逐次输出高电平电位的功能。注意，移位寄存器sr不能对布线sel[1]至布线sel[m]中的两个以上输出高电平电位，在布线sel[1]至布线sel[m]中的任一个输出高电平电位时，布线sel[1]至布线sel[m]的其余布线输出低电平电位。
[0343]
例如，在以布线spl被输入高电平电位作为起始脉冲信号的状态电位由于从布线scl来的时钟信号而例如从低电平电位上升到高电平电位时，布线sel[1]输出高电平电位。接着，在以布线spl被输入低电平电位的状态电位由从布线scl来的时钟信号再从低电平电位上升到高电平电位时，布线sel[1]输出低电平电位且布线sel[2]输出高电平电位。并且，之后在以布线spl被输入低电平电位的状态由于从布线scl来的时钟信号而例如发生第三次电位上升时，布线sel[1]及布线sel[2]输出低电平电位且布线sel[3]输出高电平电位。
[0344]
如此，每次由从布线scl来的时钟信号发生电位的上升，移位寄存器sr都可以对布线sel[1]至布线sel[m]中的一个逐次输出高电平电位且对其他布线输出低电平电位。
[0345]
锁存电路lta[1]至锁存电路lta[m]以及锁存电路ltb[1]至锁存电路ltb[m]的每一个例如具有在控制端子被输入高电平电位时成为使能状态而保持输入到输入端子d的数据且将该数据输出到输出端子q的功能。另外，锁存电路lta[1]至锁存电路lta[m]以及锁存电路ltb[1]至锁存电路ltb[m]的每一个例如在控制端子被输入低电平电位时成为无效(disable)状态，不保持被输入到输入端子d的数据且不将该数据输出到输出端子q。
[0346]
在此，说明电路lgc的工作例子。
[0347]
图17a是示出电路lgc的工作例子的时序图。该时序图示出布线spl、布线scl、布线sel[1]、布线sel[2]、布线sel[m-1]、布线sel[m]、布线sl8[1]至布线sl8[m]及布线lat的电位变化，并且示出输入到布线dat、布线lxs[1]、布线lxs[2]、布线lxs[m-1]及布线lxs[m]的数据。另外，关于布线spl、布线scl、布线sel[1]、布线sel[2]、布线sel[m]、布线sel[m-1]、布线sl8[1]至布线sl8[m]及布线lat，将高电平电位记为high且将低电平电位记为low。
[0348]
另外，图17a的时序图示出电路lgc在时刻t31至时刻t40的期间及其附近的时刻对布线lxs[1]至布线lxs[m]的每一个同时输出数据dt的工作例子。该工作例子例如在图8的时序图中的时刻t14至时刻t15的期间进行。
[0349]
另外，在时刻t31之前的时刻，布线lat被输入低电平电位，布线sl8[1]至布线sl8[m]的每一个被输入低电平电位。另外，移位寄存器sr对布线sel[1]至布线sel[m]的每一个输出低电平电位。
[0350]
在时刻t31至时刻t32的期间，布线spl被输入高电平电位作为起始脉冲信号。另外，布线scl被输入脉冲电压作为时钟信号。移位寄存器sr在被输入时钟信号的脉冲电压的上升时取得高电平电位作为输入到布线spl的起始脉冲信号。
[0351]
在时刻t32至时刻t33的期间，布线dat被输入数据dt[1]。另外，布线scl被输入第二次脉冲电压作为时钟信号。移位寄存器sr在被输入时钟信号的第二次脉冲电压的上升时对布线sel[1]输出高电平电位。
[0352]
此时，因为成为使能状态，所以锁存电路lta[1]保持输入到输入端子d的数据dt[1]且对输出端子q输出数据dt[1]。数据dt[1]被输入到锁存电路ltb[1]的输入端子d。另外，此时锁存电路ltb[1]的控制端子被输入低电平电位，所以锁存电路ltb[1]不保持输入到锁存电路ltb[1]的输入端子d的数据dt[1]且不输出输入到锁存电路ltb[1]的输出端子q的数据dt[1]。
[0353]
在时刻t33至时刻t34的期间，布线dat被输入数据dt[2]。另外，布线scl被输入第三次脉冲电压作为时钟信号。移位寄存器sr在被输入时钟信号的第三次脉冲电压的上升时对布线sel[1]输出低电平电位且对布线sel[2]输出高电平电位。
[0354]
此时，因为成为无效(disable)状态，所以锁存电路lta[1]不保持输入到锁存电路lta[1]的输入端子d的数据dt[2]。另外，锁存电路lta[1]从时刻t33以前继续保持数据dt[1]且从输出端子q输出数据dt[1]。
[0355]
另外，因为成为使能状态，所以锁存电路lta[2]保持输入到输入端子d的数据dt[2]且对输出端子q输出数据dt[2]。数据dt[2]被输入到锁存电路ltb[2]的输入端子d。另外，此时锁存电路ltb[2]的控制端子被输入低电平电位，所以锁存电路ltb[2]不保持输入到锁存电路ltb[2]的输入端子d的数据dt[2]且不输出输入到锁存电路ltb[2]的输出端子q的数据dt[2]。
[0356]
在时刻t34至时刻t35的期间，对布线dat逐次输入数据dt[3]至dt[m-2]，并且由移位寄存器sr对布线sel[3]至布线sel[m-2]逐次输入高电平电位。由此，在锁存lta[3]至锁存电路lta[m-2]的每一个保持数据dt[3]至数据dt[m-2]。另外，从锁存lta[3]至锁存电路lta[m-2]的各输出端子q输出数据dt[3]至数据dt[m-2]。
[0357]
在时刻t35至时刻t36的期间，布线dat被输入数据dt[m-1]。另外，布线scl被输入
第m次脉冲电压作为时钟信号。移位寄存器sr在被输入时钟信号的第m次脉冲电压的上升时对布线sel[m-2]输出低电平电位且对布线sel[m-1]输出高电平电位。
[0358]
此时，因为成为无效(disable)状态，所以锁存电路lta[m-2]不保持输入到锁存电路lta[m-2]的输入端子d的数据dt[m-1]。另外，锁存电路lta[m-2]从时刻t35以前继续保持数据dt[m-2]且从输出端子q输出数据dt[m-2]。
[0359]
此外，因为成为使能状态，所以锁存电路lta[m-1]保持输入到输入端子d的数据dt[m-1]且对输出端子q输出数据dt[m-1]。数据dt[m-1]被输入到锁存电路ltb[m-1]的输入端子d。另外，此时锁存电路ltb[m-1]的控制端子被输入低电平电位，所以锁存电路ltb[m-1]不保持输入到锁存电路ltb[m-1]的输入端子d的数据dt[m-1]且不输出输入到锁存电路ltb[m-1]的输出端子q的数据dt[m-1]。
[0360]
在时刻t36至时刻t37的期间，布线dat被输入数据dt[m]。另外，布线scl被输入第m 1次脉冲电压作为时钟信号。移位寄存器sr在被输入时钟信号的第m 1次脉冲电压的上升时对布线sel[m-1]输出低电平电位且对布线sel[m]输出高电平电位。
[0361]
此时，因为成为无效(disable)状态，所以锁存电路lta[m-1]不保持输入到锁存电路lta[m-1]的输入端子d的数据dt[m]。另外，锁存电路lta[m-1]从时刻t36以前继续保持数据dt[m-1]且从输出端子q输出数据dt[m-1]。
[0362]
此时，因为成为使能状态，所以锁存电路lta[m]保持输入到输入端子d的数据dt[m]且对输出端子q输出数据dt[m]。数据dt[m]被输入到锁存电路ltb[m]的输入端子d。另外，此时，因为锁存电路ltb[m]的控制端子被输入低电平电位，所以锁存电路ltb[m]不保持输入到锁存电路ltb[m]的输入端子d的数据dt[m]且不输出输入到锁存电路ltb[m]的输出端子q的数据dt[m]。
[0363]
在时刻t38至时刻t39的期间，布线lat被输入高电平电位。由此，锁存电路ltb[1]至锁存电路ltb[m]的各控制端子被输入高电平电位，所以锁存电路ltb[1]至锁存电路ltb[m]的每一个成为使能状态。因此，锁存电路ltb[1]至锁存电路ltb[m]保持输入到各输入端子d的数据dt[1]至数据dt[m]且从各输出端子q输出数据dt[1]至数据dt[m]。
[0364]
在时刻t39至时刻t40的期间，布线sl8[1]至布线sl8[m]被输入高电平电位。由此，开关sw8[1]至开关sw8[m]成为开启状态，锁存电路ltb[1]至锁存电路ltb[m]的各输出端子q与布线lxs[1]至布线lxs[m]间成为导通状态。因此，电路lgc可以从布线lxs[1]至布线lxs[m]的每一个同时输出数据dt[1]至数据dt[m]。
[0365]
电路lgc通过进行图17a所示的时序图的工作而可以将逐次输入到电路lgc的数据dt[1]至数据dt[m]同时且并行输出到布线lxs[1]至布线lxs[m]。
[0366]
注意，在图17a的时序图中示出电路lgc同时对布线lxs[1]至布线lxs[m]的每一个输出数据dt的工作例子，但是电路lgc也可以对布线lxs[1]至布线lxs[m]的每一个逐次输出数据dt。图17b的时序图示出电路lgc对布线lxs[1]至布线lxs[m]的每一个逐次输出数据dt的工作例子。另外，作为图17b的时序图中的时刻t39之前的工作，进行图17a的时序图中的时刻t31之前至时刻t39的工作例子。
[0367]
图17b的时序图示出布线sl8[1]、布线sl8[2]、布线sl8[m-1]及布线sl8[m]的电位变化以及输入到布线lxs[1]、布线lxs[2]、布线lxs[m-1]及布线lxs[m]的数据。另外，关于布线sl8[1]、布线sl8[2]、布线sl8[m-1]及布线sl8[m]，将高电平电位记为high且将低电平
电位记为low。
[0368]
在时刻t39至时刻t40的期间，布线sl8[1]被输入高电平电位。由此，开关sw8[1]成为开启状态，锁存电路ltb[1]的输出端子q与布线lxs[1]间成为导通状态，所以从锁存电路ltb的输出端子q输出的数据dt[1]发送到布线lxs[1]。
[0369]
在时刻t40至时刻t41的期间，布线sl8[1]被输入低电平电位且布线sl8[2]被输入高电平电位。由此，开关sw8[1]成为关闭状态且开关sw8[2]成为开启状态。锁存电路ltb[1]的输出端子q与布线lxs[1]间成为非导通状态，所以从锁存电路ltb的输出端子q输出的数据dt[1]不发送到布线lxs[1]。另外，锁存电路ltb[2]的输出端子q与布线lxs[2]间成为导通状态，所以从锁存电路ltb的输出端子q输出的数据dt[2]发送到布线lxs[2]。
[0370]
在时刻t41至时刻t42的期间，布线sl8[3]至布线sl8[m-2]的每一个逐次被输入高电平电位而开关sw8[3]至开关sw8[m-2]依次成为开启状态。由此，输出到锁存电路ltb[3]至锁存电路ltb[m-2]的各输出端子q的数据dt[3]至数据dt[m-2]分别依次从布线lxs[3]至布线lxs[m-2]输出。
[0371]
在时刻t42至时刻t43的期间，布线sl8[m-2]被输入低电平电位且布线sl8[m-1]被输入高电平电位。由此，开关sw8[m-2]成为关闭状态且开关sw8[m-1]成为开启状态。锁存电路ltb[m-2]的输出端子q与布线lxs[m-2]间成为非导通状态，所以从锁存电路ltb的输出端子q输出的数据dt[m-2]不发送到布线lxs[m-2]。另外，锁存电路ltb[m-1]的输出端子q与布线lxs[m-1]间成为导通状态，所以从锁存电路ltb的输出端子q输出的数据dt[m-1]发送到布线lxs[m-1]。
[0372]
在时刻t43至时刻t44的期间，布线sl8[m-1]被输入低电平电位且布线sl8[m]被输入高电平电位。由此，开关sw8[m-1]成为关闭状态且开关sw8[m]成为开启状态。锁存电路ltb[m-1]的输出端子q与布线lxs[m-1]间成为非导通状态，所以从锁存电路ltb的输出端子q输出的数据dt[m-1]不发送到布线lxs[m-1]。另外，锁存电路ltb[m]的输出端子q与布线lxs[m]间成为导通状态，所以从锁存电路ltb的输出端子q输出的数据dt[m]发送到布线lxs[m]。
[0373]
电路lgc进行到图17a所示的时序图中的时刻t39的工作，然后进行图17b所示的时序图的工作，由此可以将逐次输入到电路lgc的数据dt[1]至数据dt[m]依次输出到布线lxs[1]至布线lxs[m]。
[0374]
注意，在图17b所示的时序图的工作例子中，示出依次使布线sl8[1]至布线sl8[m]的每一个成为开启状态而对布线lxs[1]至布线lxs[m]依次输出数据dt[1]至数据dt[m]的例子，但是也可以采用从布线sl8[1]至布线sl8[m]选择要成为开启状态的开关而对从布线lxs[1]至布线lxs[m]选择的布线输出数据dt的工作。
[0375]
通过上述工作例子，例如在图8的时序图中的时刻t14至时刻t15的期间可以对运算电路mac1、运算电路mac2或者运算电路mac3的布线xcl[1]至布线xcl[m]中的任一个供应对应于数据dt的电位。
[0376]
另外，包括在本发明的一个方式的半导体装置中的图6的电路lgc根据情况也可以不采用图16a所示的电路lgc而采用改变图16a的电路lgc的电路结构的结构。例如，图16a的电路lgc也可以采用在图16a所示的开关sw8[1]至开关sw8[m]的每一个与布线lxs[1]至布线lxs[m]的每一个间设置缓冲电路的结构。图16b所示的电路lgc具有在开关sw8[1]至开关
sw8[m]的每一个与布线lxs[1]至布线lxs[m]的每一个间设置缓冲电路bf[1]至缓冲电路bf[m]的结构。如图16b所示，通过在电路lgc中设置缓冲电路bf[1]至缓冲电路bf[m]，可以使从电路lgc输出到布线lxs[1]至布线lxs[m]的电信号(电位)稳定。
[0377]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0378]
(实施方式4)在本实施方式中，说明可以使用本发明的一个方式的半导体装置执行运算的分层神经网络的结构。
[0379]
分层神经网络例如包括一个输入层、一个或多个中间(隐藏层)及一个输出层，由共三个以上的层构成。图18a所示的分层神经网络100是其一个例子，神经网络100包括第一层至第r层(在此，r可以为4以上的整数)。尤其是，第一层相当于输入层，第r层相当于输出层，其他层相当于中间层。注意，在图18a中，作为中间层示出第(k-1)层、第k层(在此，k是3以上且r-1以下的整数)。
[0380]
神经网络100的各层包括一个或多个神经元。在图18a中，第一层包括神经元n
1(1)
至神经元n
p(1)
(在此，p是1以上的整数)，第(k-1)层包括神经元n
1(k-1)
至神经元n
m(k-1)
(在此，m是1以上的整数)，第k层包括神经元n
1(k)
至神经元n
n(k)
(在此，n是1以上的整数)，第r层包括神经元n
1(r)
至神经元n
q(r)
(在此，q是1以上的整数)。
[0381]
此外，图18a除了神经元n
1(1)
、神经元n
p(1)
、神经元n
1(k-1)
、神经元n
m(k-1)
、神经元n
1(k)
、神经元n
n(k)
、神经元n
1(r)
、神经元n
q(r)
以外，还摘要示出第(k-1)层的神经元n
i(k-1)
(在此，i是1以上且m以下的整数)、第k层的神经元n
j(k)
(在此，j是1以上且n以下的整数)。
[0382]
接着，说明从前一层的神经元向后一层的神经元的信号的传送以及向每个神经元输入或输出到每个神经元的信号。注意，在本说明中，着眼于第k层的神经元n
j(k)
。
[0383]
图18b示出第k层的神经元n
j(k)
、输入到神经元n
j(k)
的信号以及从神经元n
j(k)
输出的信号。
[0384]
具体而言，第(k-1)层的神经元n
1(k-1)
至神经元n
m(k-1)
的每一个的输出信号的z
1(k-1)
至z
m(k-1)
向神经元n
j(k)
输出。然后，神经元n
j(k)
根据z
1(k-1)
至z
m(k-1)
生成z
j(k)
而将z
j(k)
作为输出信号向第(k 1)层(未图示)的各神经元输出。
[0385]
从前一层的神经元向后一层的神经元输入的信号的传送强度根据使它们连接的神经突触的结合强度(以下称为权重系数)决定。在神经网络100中，从前一层的神经元输出的信号在乘以对应的权重系数之后输入到后一层的神经元。第(k-1)层的神经元n
i(k-1)
与第k层的神经元n
j(k)
之间的神经突触的权重系数设定为w
i(k-1)j(k)
时，输入到第k层的神经元n
j(k)
的信号可以由算式(4.1)表示。
[0386]
[算式20]
[0387]
换言之，在从第(k-1)层的神经元n
1(k-1)
至神经元n
m(k-1)
的每一个向第k层的神经元n
j(k)
传送信号时，作为该信号的z
1(k-1)
至z
m(k-1)
被乘以对应于各信号的权重系数(w
1(k-1)j(k)
至w
m(k-1)j(k)
)。然后，对第k层的神经元n
j(k)
输入w
1(k-1)j(k)
·z1(k-1)
至w
m(k-1)j(k)
·zm(k-1)
。此时，对第k层的神经元n
j(k)
输入的信号的总和u
j(k)
成为算式(4.2)。
[0388]
[算式21]
[0389]
另外，也可以对权重系数w
1(k-1)j(k)
至w
m(k-1)j(k)
及神经元的信号z
1(k-1)
至z
m(k-1)
的积和的结果作为偏差供应偏置。在偏置为b时，算式(4.2)可以改写为如下算式。
[0390]
[算式22]
[0391]
神经元n
j(k)
根据u
j(k)
生成输出信号z
j(k)
。在此，由以下算式定义来自神经元n
j(k)
的输出信号z
j(k)
。
[0392]
[算式23]
[0393]
函数f(u
j(k)
)是分层神经网络中的激活函数，可以使用阶梯函数、线性斜坡函数、sigmoid函数等。既可以在所有神经元中使用相同的激活函数，也可以在所有神经元中使用不同的激活函数。此外，神经元的激活函数也可以在各层中相同或不同。
[0394]
各层的神经元所输出的信号、权重系数w或偏置b既可以为模拟值又可以为数字值。作为数字值，例如既可以为2值又可以为3值。此外，也可以为更大的位数。作为一个例子，在信号为模拟值时，作为激活函数，例如使用线性斜坡函数、sigmoid函数等即可。在信号为数字值的2值时，例如，使用使输出为-1或1、或者0或1的阶梯函数即可。另外，各层的神经元所输出的信号也可以为3值以上，在此情况下，激活函数为3值以上，例如使用使输出为-1、0或1的阶梯函数，或者0、1或2的阶梯函数等即可。此外，例如，作为输出5值的激活函数，也可以使用-2、-1、0、1或2的阶梯函数等。通过作为各层的神经元所输出的信号、权重系数w和偏置b中的至少一个使用数字值，可以减少电路规模、降低功耗或提高运算速度。此外，通过作为各层的神经元所输出的信号、权重系数w和偏置b中的至少一个使用模拟值，可以提高运算的精度。
[0395]
神经网络100通过对第一层(输入层)输入输入信号，在从第一层(输入层)到最后层(输出层)的各层中，依次进行根据从前一层输入的信号使用算式(4.1)、算式(4.2)(或算式(4.3))、算式(4.4)生成输出信号而将该输出信号输出到后一层的工作。从最后层(输出层)输出的信号相当于神经网络100所计算的结果。
[0396]
在神经网络100所包括的第一层(输入层)、隐藏层、最后的层(输出层)中执行的运算可以利用实施方式1及实施方式2所说明的运算电路mac1至运算电路mac3执行。
[0397]
尤其是，在如算式(4.3)那样想要对积和的结果作为偏差供应偏置的情况下，可以使用实施方式2所说明的运算电路mac2。此时，算式(4.3)的偏置b相当于算式(2.1)及算式(2.2)的i
bias
[1]。
[0398]
实施方式1及实施方式2所说明的运算电路mac1至运算电路mac3的电路xld或电路sca例如可以作为本实施方式所说明的输入层使用。另外，在此考虑第二层包括神经元n
1(2)
至神经元n
r(2)
(r为1以上的整数)且从包括在第一层中的神经元向包括在第二层中的神经
元发送信号的情况。在此情况下，运算电路mac1至运算电路mac3所包括的存储单元阵列ca具有存储单元am配置为p行r列的矩阵状的结构。
[0399]
第一层(输入层)的神经元n
s[1](1)
(s[1]为1以上且p以下的整数)将所接收的信号z
s[1](1)
输出到第二层(隐藏层)的所有神经元。通过作为信号z
s[1](1)
使用从电路xld或电路sca输出的电位(第二数据)，可以将从第一层(输入层)输出的信号z
s[1](1)
通过布线xl[s[1]]输入到包括在存储单元阵列ca中的存储单元am[s[1]，1]至存储单元am[s[1]，r]以及存储单元amr[s[1]]。
[0400]
此时，在存储单元阵列ca的第s[2]列(s[2]为1以上且r以下的整数)的各存储单元am储存权重系数w
s[1](1)s[2](2)
作为第一数据时，可以执行第二层(隐藏层)的神经元n
s[2](2)
中的信号z
s[1](1)
与权重系数w
s[1](1)s[2](2)
的积和运算。具体而言，可以从通过电路ivtc流过的电流is[s[2]]求出信号z
s[1](1)
与权重系数w
s[1](1)s[2](2)
的积和。并且，通过使用电路actv从该积和的结果求出激活函数的值，可以从布线nil[s[2]]输出激活函数的值作为第二层的神经元n
s[2](2)
的输出信号z
s[2](2)
。
[0401]
另外，可以将实施方式1及实施方式2所说明的运算电路mac1至运算电路mac3用作上述隐藏层。另外，在此考虑信号从包括在第(k-1)层中的神经元发送到包括在第k层中的神经元的情况。在此情况下，运算电路mac1至运算电路mac3所包括的存储单元阵列ca具有存储单元am配置为m行n列的矩阵状的结构。
[0402]
第(k-1)层的神经元n
i(k-1)
将信号z
i(k-1)
输出到第k层的神经元n
1(k)
至神经元n
n(k)
。通过作为信号z
i(k-1)
使用从电路xld输出的电位(第二数据)，可以从第(k-1)层输出的信号z
i(k-1)
通过布线xl[i]输入到包括在存储单元阵列ca中的存储单元am[i，1]至存储单元am[i，n]以及存储单元amr[i]。
[0403]
此时，在存储单元阵列ca的第j列的各存储单元am储存权重系数w
i(k-1)j(k)
作为第一数据时，可以执行第k层的神经元n
j(k)
中的信号z
i(k-1)
与权重系数w
i(k-1)j(k)
的积和运算。具体而言，可以从通过电路ivtc流过的电流is[j]求出信号z
i(k-1)
与权重系数w
i(k-1)j(k)
的积和。并且，通过使用电路actv从该积和的结果求出激活函数的值，可以从布线nil[j]输出激活函数的值作为第k层的神经元n
j(k)
的输出信号(k)zj。
[0404]
另外，可以将实施方式1及实施方式2所说明的运算电路mac1至运算电路mac3用作上述输出层。另外，在此考虑第(r-1)层包括神经元n
1(r-1)
至神经元n
v(r-1)
(v为1以上的整数)且从包括在第(r-1)层中的神经元向包括在第r层中的神经元发送信号的情况。在此情况下，运算电路mac1至运算电路mac3所包括的存储单元阵列ca具有存储单元am配置为v行q列的矩阵状的结构。
[0405]
第(r-1)层的神经元n
s[r-1](r-1)
(s[r-1]为1以上且v以下的整数)将信号z
s[r-1](r-1)
输出到第r层的神经元n
1(r)
至神经元n
q(r)
。通过作为信号z
s[r-1](r-1)
使用从电路xld输出的电位(第二数据)，可以将从第(r-1)层输出的信号z
s[r-1](r-1)
通过布线xl[s[r-1]]输入到包括在存储单元阵列ca中的存储单元am[s[r-1]，1]至存储单元am[s[r-1]，n]以及存储单元amr[s[r-1]]。
[0406]
此时，在存储单元阵列ca的第s[r]列(s[r]为1以上且q以下的整数)的各存储单元am储存权重系数w
s[r-1](r-1)s[r](r)
作为第一数据时，可以执行第r层的神经元n
s[r](r)
中的信号zs[r-1](r-1)
与权重系数w
s[r-1](r-1)s[r](r)
的积和运算。具体而言，可以从通过电路ivtc流过的电流is[s[r]]求出信号z
s[r-1](r-1)
与权重系数w
s[r-1](r-1)s[r](r)
的积和。并且，通过使用电路actv从该积和的结果求出激活函数的值，可以从布线nil[s[r]]输出激活函数的值作为第r层的神经元n
s[r](r)
的输出信号z
s[r](r)
。
[0407]
另外，在本实施方式中说明的运算电路中，存储单元am的行数对应于前一层的神经元数。换言之，存储单元am的行数对应于输入到后一层的一个神经元的前一层的神经元的输出信号的个数。另外，在本实施方式中说明的运算电路中，存储单元am的列数对应于后一层的神经元数。换言之，存储单元am的列数对应于从后一层的神经元输出的输出信号的个数。换言之，前一层、后一层的各神经元的个数决定运算电路的存储单元阵列的行数及列数，因此，根据想要构成的神经网络，决定存储单元阵列的行数及列数而设计神经网络即可。
[0408]
例如，在将实施方式1所说明的运算电路mac1用作上述隐藏层时，通过将权重系数w
i(k-1)j(k)
用作第一数据而将对应于第一数据的电位依次储存于相同列的存储单元am，并且将从第(k-1)层的神经元n
i(k-1)
来的输出信号z
i(k-1)
用作第二数据而将对应于第二数据的电位从电路xld或电路sca向各行的布线xl供应，可以从通过电路ivtc流过的电流量is求出信号z
i(k-1)
与权重系数w
i(k-1)j(k)
的积和的值，由此可以利用电路actv求出对应于该值的激活函数的值。换言之，可以将激活函数的值作为信号用作第k层的神经元n
j(k)
的输出信号z
j(k)
。另外，通过使电路actv采用输出对应于激活函数的值的电位的结构且采用将第k层的神经元n
j(k)
的输出信号z
j(k)
输入到其他运算电路mac1的结构，可以利用其他运算电路mac1算出从第(k 1)层的神经元输出的神经元n
s[k 1](k 1)
(s[k 1]为1以上且第k 1层所包括的所有神经元的个数以下的整数)的输出信号z
s[k 1](k 1)
。
[0409]
具体而言，通过使用图19所示的运算电路mac4，可以执行上述运算。图19的运算电路mac4例如包括与图1的运算电路mac1同样的结构的运算电路mac1-1以及在图1的运算电路mac1中不设置电路xld、电路sca、电路swc的结构的运算电路mac1-2。另外，在运算电路mac1-1的存储单元阵列ca中m
×
n个存储单元am和m个存储单元amr配置为矩阵状，在运算电路mac1-2的存储单元阵列ca中n
×
t个(t为1以上的整数且相当于第(k 1)层所包括的所有神经元的个数)的存储单元am和n个存储单元amr配置为矩阵状。另外，运算电路mac1-1的布线nil[1]至布线nil[n]的每一个与运算电路mac1-2的布线xl[1]至布线xl[n]电连接。
[0410]
例如，通过在图19的运算电路mac1-1中将第(k-1)层的神经元和第k层的神经元间的权重系数作为第一数据保持在存储单元阵列ca的存储单元am[1，1]至存储单元am[m，n]中，并且将从第(k-1)层的神经元n
s[k-1](k-1)
来的输出信号z
s[k-1](k-1)
用作第二数据而使对应于第二数据的电位从电路xld或电路sca流过各行的布线xl，可以从布线bl[1]至布线bl[n]的每一个通过布线nil[1]至布线nil[n]的每一个输出第k层的神经元n
1(k)
至神经元n
n(k)
的输出信号z
1(k)
至z
n(k)
。另外，输出信号z
1(k)
至z
n(k)
的每一个的值可以表示为从电路actv向布线nil[1]至布线nil[n]的每一个输出的电位。
[0411]
在此，通过在图19的运算电路mac1-2中将第k层的神经元与第(k 1)层的神经元间的权重系数作为第一数据保持在存储单元阵列ca的存储单元am[1，1]至存储单元am[n，t]中，并且将供应到各行的布线xl的电位，即第k层的神经元n
1(k)
至神经元n
n(k)
的输出信号z
1(k)
至z
n(k)
用作第二数据，可以从布线bl[1]至布线bl[t]的每一个通过布线nil[1]至布线
nil[t]的每一个输出第(k 1)层的神经元n
1(k 1)
至神经元n
t(k 1)
的每一个的输出信号z
1(k 1)
至z
t(k 1)
。
[0412]
如上所述，运算电路mac1至运算电路mac3可以根据分层神经网络的规模决定存储单元阵列ca的行数及列数。另外，通过利用运算电路mac1至运算电路mac3中的至少一个像图19所示那样进行连接，可以执行根据分层神经网络的层数的运算。
[0413]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0414]
(实施方式5)在本实施方式中，说明上述实施方式所示的半导体装置的结构例子及可以应用于上述实施方式所示的半导体装置的晶体管的结构例子。
[0415]
《半导体装置的结构例子》例如，图20是上述实施方式所说明的运算电路mac1至运算电路mac4中的任一个的截面图，示出作为电路snc的光电二极管采用光电转换元件的结构。具体而言，图20所示的半导体装置包括晶体管300、晶体管500、电容元件600、光电转换元件700。图22a是晶体管500的沟道长度方向的截面图，图22b是晶体管500的沟道宽度方向的截面图，图22c是晶体管300的沟道宽度方向的截面图。
[0416]
晶体管500是在沟道形成区域中包含金属氧化物的晶体管(os晶体管)。晶体管500具有关态电流低且场效应迁移率在高温下也不变的特性。通过将晶体管500用作半导体装置，例如用作在上述实施方式中说明的运算电路mac1至运算电路mac4等中的晶体管，可以实现工作能力在高温下也不降低的半导体装置。尤其是，通过利用关态电流小的特性将晶体管500应用于晶体管tr11，可以长时间保持写入到存储单元am、存储单元amr等中的电位。另外，通过将晶体管500应用于晶体管tr41、晶体管tr42等，可以长时间保持写入到电路rpc的节点ns的电位。另外，通过将晶体管500应用于包括在开关sw1中的晶体管，可以长时间保持写入到电容器c6的第一端子的电位。另外，通过将晶体管500应用于包括在开关sw2中的晶体管，可以长时间保持写入到电容器c7的第一端子的电位。
[0417]
晶体管500例如设置在晶体管300上方，电容元件600例如设置在晶体管300及晶体管500上方。注意，电容元件600可以为包括在上述实施方式所说明的运算电路mac1至运算电路mac4等中的电容器等。此外，根据电路结构，不一定需要设置图20所示的电容元件600。
[0418]
光电转换元件700例如设置在电容元件600的上方。
[0419]
晶体管300设置在衬底311上，并包括：导电体316；绝缘体315；由衬底311的一部分构成的半导体区域313；以及被用作源区域或漏区域的低电阻区域314a及低电阻区域314b。此外，晶体管300例如可以被用作上述实施方式所示的运算电路mac1至运算电路mac4等所包括的晶体管等。具体而言，例如，晶体管300可以为图5a或图5b的电路ivtc所包括的运算放大器op[1]至运算放大器op[n]等中的晶体管。另外，例如，晶体管300可以为晶体管tr31、晶体管tr32[1]至晶体管tr32[n]、晶体管tr33、晶体管tr34、晶体管tr35、晶体管tr36[1]至晶体管tr36[n]。此外，图20示出晶体管300的栅极通过电容元件600的一对电极电连接于晶体管500的源极和漏极中的一个的结构，但是也可以根据运算电路mac1至运算电路mac4等的结构而具有如下结构：晶体管300的源极和漏极中的一个通过电容元件600的一对电极电连接于晶体管500的源极和漏极中的一个；晶体管300的源极及漏极中的一个通过电容元件600的一对电极电连接于晶体管500的栅极；晶体管300的各端子不分别电连接于晶体管500
的各端子及电容元件600的各端子。
[0420]
作为衬底311，优选使用半导体衬底(例如单晶衬底或硅衬底)。
[0421]
如图22c所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过采用fin型的晶体管300，实效的沟道宽度得到增大，从而能够提高晶体管300的通态特性。另外，由于可以增大栅电极的电场的影响，所以能够提高晶体管300的关态特性。
[0422]
另外，晶体管300可以为p沟道型晶体管或n沟道型晶体管。
[0423]
半导体区域313的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含ge(锗)、sige(硅锗)、gaas(砷化镓)、gaalas(镓铝砷)、gan(氮化镓)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用gaas和gaalas等的hemt(high electron mobility transistor：高电子迁移率晶体管)。
[0424]
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
[0425]
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
[0426]
此外，由于导电体的材料决定功函数，所以通过选择该导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和嵌入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
[0427]
此外，图20所示的晶体管300只是一个例子，本发明不局限于该结构，可以根据电路结构、驱动方法等而使用合适的晶体管。例如，当在半导体装置中使用只有os晶体管的单极性电路时，如图21所示，作为晶体管300的结构采用与使用氧化物半导体的晶体管500相同的结构即可。此外，将在后面说明晶体管500的详细内容。
[0428]
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
[0429]
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
[0430]
注意，在本说明书中，“氧氮化硅”是指在其组成中氧含量多于氮含量的材料，而“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，“氧氮化铝”是指氧含量多于氮含量的材料，“氮氧化铝”是指氮含量多于氧含量的材料。
[0431]
绝缘体322也可以被用作使因设置在其下方的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(cmp)法等的平坦化处理被平坦化。
[0432]
作为绝缘体324，优选使用能够防止氢、杂质从衬底311或晶体管300等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
[0433]
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过cvd法形成的氮化硅。在
此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
[0434]
氢的脱离量例如可以利用热脱附谱分析法(tds)等测量。例如，在tds分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10
×
10
15
atoms/cm2以下，优选为5
×
10
15
atoms/cm2以下，即可。
[0435]
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
[0436]
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入与电容元件600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一附图标记表示被用作插头或布线的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
[0437]
作为各插头及布线(导电体328及导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
[0438]
另外，也可以在绝缘体326及导电体330上形成布线层。例如，在图20中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料形成。
[0439]
另外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
[0440]
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。另外，通过层叠氮化钽和导电性高的钨，可以在保持作为布线的导电性的状态下抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
[0441]
另外，也可以在绝缘体354及导电体356上形成布线层。例如，在图20中，依次层叠有绝缘体360、绝缘体362及绝缘体364。另外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366被用作插头或布线。此外，导电体366可以使用与导电体328及导电体330同样的材料形成。
[0442]
另外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
[0443]
另外，也可以在绝缘体364及导电体366上形成布线层(未图示)。
[0444]
在上面说明包括导电体356的布线层、包括导电体366的布线层，但是根据本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为一层以下，与包括导电体356的布线层同样的布线层可以为三层以下。另外，与包括导电体366的布线层同样的布线层可以为两层以上。
[0445]
在绝缘体364上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任意个，优选使用对氧或氢等具有阻挡性的物质。
[0446]
例如，作为绝缘体510及绝缘体514，优选使用能够防止氢、杂质等从衬底311或设置有晶体管300的区域等扩散到设置有晶体管500的区域中的具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。
[0447]
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过cvd法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
[0448]
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
[0449]
尤其是，氧化铝的不使氧和导致晶体管的电特性变动的氢、水分等杂质的双方透过膜的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用作晶体管500的保护膜。
[0450]
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
[0451]
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中埋入有导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容元件600或晶体管300连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料形成。
[0452]
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
[0453]
在绝缘体516的上方设置有晶体管500。
[0454]
如图22a和图22b所示，晶体管500包括：嵌入在绝缘体514及绝缘体516中的导电体503；配置在绝缘体516及导电体503上的绝缘体520；配置在绝缘体520上的绝缘体522；配置在绝缘体522上的绝缘体524；配置在绝缘体524上的氧化物530a；配置在氧化物530a上的氧化物530b；配置在氧化物530b上且彼此隔开的导电体542a及导电体542b；配置在导电体542a及导电体542b上且形成有与导电体542a和导电体542b之间重叠的开口的绝缘体580；配置在开口的底面及侧面上的氧化物530c；配置在氧化物530c的形成面的绝缘体550；以及配置在绝缘体550的形成面上的导电体560。注意，在本说明书等中，将导电体542a及导电体542b总称为导电体542。
[0455]
另外，如图22a和图22b所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图22a和图22b所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及嵌入在导电体560a的内侧的导电体560b。此外，如图22a和图22b所示，绝缘体580、导电体560及绝缘体550上优选配置有绝缘体574。
[0456]
注意，以下有时将氧化物530a、氧化物530b及氧化物530c总称为氧化物530。
[0457]
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明的一个方式不局限于此。例如，可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。另外，在晶体管500中，导电体560具有两层结构，但是本发明的一个方式不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图20、图22a及图22b所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法等使用适当的晶体管。
[0458]
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。因此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
[0459]
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。因此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。由此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
[0460]
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压高于0v且可以减小关态电流。因此，与不对导电体503供应负电位时相比，在对导电体503供应负电位的情况下，可以减小对导电体560供应的电位为0v时的漏极电流。
[0461]
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(s-channel：围绕沟道)结构。
[0462]
另外，导电体503具有与导电体518同样的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。另外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明的一个方式不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
[0463]
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧
原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
[0464]
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
[0465]
另外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。另外，在可以保持高的该布线的导电性情况下，不一定需要设置导电体503a。在附图中，导电体503b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层。
[0466]
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
[0467]
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。
[0468]
作为具有过剩氧区域的绝缘体，具体而言，优选使用由于加热而一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在tds(thermal desorption spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0
×
10
18
atoms/cm3以上，优选为1.0
×
10
19
atoms/cm3以上，进一步优选为2.0
×
10
19
atoms/cm3以上，或者3.0
×
10
20
atoms/cm3以上的氧化物膜。此外，进行上述tds分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
[0469]
此外，也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或rf处理中的任一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中，发生voh的键合切断的反应，换言之，发生“v
oh→vo
h”的反应而可以实现脱氢化。此时产生的氢的一部分有时与氧键合并从氧化物530或氧化物530附近的绝缘体被去除作为h2o。另外，氢的一部分有时向导电体542a及导电体542b扩散或俘获(也称为被吸杂)。
[0470]
此外，作为上述微波处理，例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加rf的电源的装置。例如，通过使用包含氧的气体及高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加rf，可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。在上述微波处理中，压力为133pa以上，优选为200pa以上，更优选为400pa以上即可。此外，作为对进行微波处理的装置内导入的气体，例如使用氧及氩，并且氧流量比(o2/(o2 ar))为50％以下，优选为10％以上且30％以下。
[0471]
此外，在晶体管500的制造工序中，优选在氧化物530的表面露出的状态下进行加热处理。该加热处理例如以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行，即可。另外，在氮气体或惰性气体的气氛或包含10ppm以上，1％以上或10％以上的氧化性气体的气氛下进行加热处理。例如，优选在氧气氛下进行加热处理。由此，可以对氧化物530供应氧来减少氧空位(vo)。加热处理也可以在减压状态下进行。另外，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％
以上的氧化性气体的气氛下进行加热处理。另外，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后连续地在氮气体或惰性气体的气氛下进行加热处理。
[0472]
另外，通过对氧化物530进行加氧化处理，可以促进将氧化物530中的氧空位由所供应的氧填补的反应，换言之，“vo o
→
null”的反应。再者，在残留在氧化物530中的氢与所供应的氧起反应，可以将该氢作为h2o去除(进行脱水化)。由此，可以抑制残留在氧化物530中的氢与氧空位再结合而形成voh。
[0473]
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
[0474]
当绝缘体522具有抑制氧、杂质等的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。另外，可以抑制导电体503与绝缘体524、氧化物530等所包含的氧起反应。
[0475]
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(pzt)、钛酸锶(srtio3)或(ba，sr)tio3(bst)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
[0476]
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
[0477]
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
[0478]
另外，绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。另外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
[0479]
另外，在图22a及图22b的晶体管500中，作为由三层叠层结构构成的第二栅极绝缘膜使用绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层、两层或四层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
[0480]
在晶体管500中，优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。例如，作为氧化物530优选使用in-m-zn氧化物(元素m为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，能够应用于氧化物530的in-m-zn氧化物优选为caac-os(c-axis aligned crystalline oxide semiconductor)或cac-os(cloud-aligned composite oxide semiconductor)。此外，作为氧化物530，也可以使用in-ga氧化物、in-zn氧化物、in氧化物等。
[0481]
此外，作为晶体管500优选使用载流子浓度低的金属氧化物。在降低金属氧化物的载流子浓度时，只要降低金属氧化物中的杂质浓度及缺陷态密度即可。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，作为金属氧化物中的杂质，例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[0482]
特别是，由于金属氧化物所包含的氢与键合于金属原子的氧起反应而成为水，因此有时在金属氧化物中形成氧空位。另外，在氢进入氧化物530的氧空位时，有时氧空位与氢键合而形成voh。有时voh被用作供体而产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含多量的氢的金属氧化物的晶体管容易具有常开启特性。另外，金属氧化物中的氢受热、电场等的作用容易移动，所以在金属氧化物中包含较多的氢时，晶体管的可靠性有可能降低。在本发明的一个方式中，优选尽量降低氧化物530中的voh而成为高纯度本征或实质上高纯度本征。如此，为了获得充分降低voh的金属氧化物，去除金属氧化物中的水分、氢等杂质(有时记为脱水、脱氢化处理)以及将氧供应到金属氧化物而填补氧空位(有时记载为加氧化处理)是重要的。通过将voh等杂质十分降低的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定电特性。
[0483]
氢进入了氧空位的缺陷可能被用作金属氧化物的供体。然而，难以对该缺陷定量地进行评价。于是，在金属氧化物中，有时不是使用供体浓度而是使用载流子浓度进行评价。因此，在本说明书等中，作为金属氧化物的参数，有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子浓度。也就是说，有时也可以将本说明书等所记载的“载流子浓度”换称为“供体浓度”。
[0484]
因此，在将金属氧化物用作氧化物530时，优选尽量减少金属氧化物中的氢。具体而言，在金属氧化物中，通过二次离子质谱分析法(sims：secondary ion mass spectrometry)得到的氢浓度低于1
×
10
20
atoms/cm3，优选低于1
×
10
19
atoms/cm3，更优选低于5
×
10
18
atoms/cm3，进一步优选低于1
×
10
18
atoms/cm3。通过将氢等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定的电特性。
[0485]
此外，当在氧化物530中使用金属氧化物时，该金属氧化物优选是带隙高、本征(也称为i型)或实质上本征的半导体，并且沟道形成区域的金属氧化物的载流子浓度优选低于1
×
10
18
cm-3
，更优选低于1
×
10
17
cm-3
，进一步优选低于1
×
10
16
cm-3
，更进一步优选低于1
×
10
13
cm-3
，还进一步优选低于1
×
10
12
cm-3
。注意，对沟道形成区域的金属氧化物的载流子浓度的下限值没有特别的限制，例如可以为1
×
10-9
cm-3
。
[0486]
此外，在氧化物530中使用金属氧化物时，因导电体542a及导电体542b与氧化物530接触而氧化物530中的氧扩散到导电体542a及导电体542b中，由此导电体542a及导电体542b有时被氧化。导电体542a及导电体542b的导电率因导电体542a及导电体542b的氧化而下降的可能性变高。注意，也可以将氧化物530中的氧向导电体542a及导电体542b扩散的情况称为导电体542a及导电体542b吸收氧化物530中的氧。
[0487]
此外，在氧化物530中的氧扩散到导电体542a及导电体542b时，在导电体542a与氧化物530b之间及导电体542b与氧化物530b之间有可能形成另一层。因为该另一层包含比导电体542a及导电体542b多的氧，所以推测该另一层具有绝缘性。此时，可以认为导电体542a或导电体542b、该另一层和氧化物530b的三层结构是由金属-绝缘体-半导体构成的三层结构，有时也将其称为mis(metal-insulator-semiconductor)结构或以mis结构为主的二极
管连接结构。
[0488]
注意，上述另一层不局限于形成在导电体542a及导电体542b与氧化物530b之间，例如，另一层会形成在导电体542a及导电体542b与氧化物530c之间。
[0489]
作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2ev以上，优选为2.5ev以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
[0490]
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
[0491]
此外，氧化物530优选具有由各金属原子的原子个数比互不相同的多个氧化物层而成的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素m的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素m的原子个数比。另外，用于氧化物530a的金属氧化物中的相对于in的元素m的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于in的元素m的原子个数比。另外，用于氧化物530b的金属氧化物中的相对于元素m的in的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素m的in的原子个数比。另外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
[0492]
具体而言，作为氧化物530a使用in、ga、zn的原子个数比为in：ga：zn＝1：3：4或1：1：0.5的金属氧化物即可。作为氧化物530b使用in、ga、zn的原子个数比为in：ga：zn＝4：2：3或1：1：1的金属氧化物即可。作为氧化物530c使用in、ga、zn的原子个数比为in：ga：zn＝1：3：4、ga、zn的原子个数比为ga：zn＝2：1或者ga：zn＝2：5的金属氧化物即可。作为氧化物530c具有叠层结构的情况的具体例子，可以举出：in、ga、zn的原子个数比为in：ga：zn＝4：2：3、in：ga：zn＝1：3：4的叠层结构；ga、zn的原子个数比为ga：zn＝2：1、in、ga、zn的原子个数比为in：ga：zn＝4：2：3的叠层结构；ga、zn的原子个数比为ga：zn＝2：5、in、ga、zn的原子个数比为in：ga：zn＝4：2：3的叠层结构；氧化镓、in、ga、zn的原子个数比为in：ga：zn＝4：2：3的叠层结构等。
[0493]
此外，例如，在用于氧化物530a的金属氧化物中的相对于元素m的in的原子个数比比用于氧化物530b的金属氧化物中的相对于元素m的in的原子个数比小时，作为氧化物530b可以使用具有in、ga和zn的原子个数比为in：ga：zn＝5：1：6或其附近、in：ga：zn＝5：1：3或其附近、in：ga：zn＝10：1：3或其附近等的组成的in-ga-zn氧化物。
[0494]
作为上述以外的组成，在氧化物530b中例如可以使用具有in：zn＝2：1的组成、in：zn＝5：1的组成、in：zn＝10：1的组成、这些组成中的任一个附近的组成等的金属氧化物。
[0495]
优选将这些氧化物530a、氧化物530b、氧化物530c以满足上述原子个数比的关系的方式组合。例如，优选的是，作为氧化物530a及氧化物530c采用具有in：ga：zn＝1：3：4的组成及其附近的组成的金属氧化物，作为氧化物530b采用具有in：ga：zn＝4：2：3至4.1的组成及其附近的组成的金属氧化物。注意，上述组成表示形成在基体上的氧化物中的原子个数比或者溅射靶材中的原子个数比。另外，作为氧化物530b的组成，通过提高in的比率，可以提高晶体管的通态电流或场效应迁移率等，所以是优选的。
[0496]
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底
的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
[0497]
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
[0498]
具体而言，通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为in-ga-zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用in-ga-zn氧化物、ga-zn氧化物及氧化镓等。
[0499]
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
[0500]
氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。再者，氮化钽等金属氮化物膜对氢或氧具有阻挡性，所以是优选的。
[0501]
此外，虽然在图22a及图22b中示出单层结构的导电体542a及导电体542b，但是也可以采用两层以上的叠层结构。例如，可以层叠氮化钽膜和钨膜。另外，也可以层叠钛膜及铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
[0502]
另外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
[0503]
另外，如图22a所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域中的一个，区域543b被用作源区域和漏区域中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
[0504]
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。此外，在区域543a(区域543b)中有时形成含有包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子浓度增加，区域543a(区域543b)成为低电阻区域。
[0505]
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530及绝缘体524各自的侧面且与绝缘体522接触的方式设置。
[0506]
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧和镁等中的一种或两种以上的金属氧化物。另外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
[0507]
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。另外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
[0508]
通过包括绝缘体544，可以抑制绝缘体580所包含的水及氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
[0509]
绝缘体550被用作第一栅极绝缘膜。绝缘体550优选以与氧化物530c的内侧(顶面及侧面)接触的方式配置。绝缘体550优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
[0510]
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
[0511]
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以高效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
[0512]
另外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物530的过剩氧的减少。另外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
[0513]
此外，与第二栅极绝缘膜同样，绝缘体550也可以具有叠层结构。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题，所以通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
[0514]
在图22a及图22b中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
[0515]
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(n2o、no、no2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用可用于氧化物530的氧化物半导体。在此情况下，通过采
用溅射法沉积导电体560b，可以降低导电体560a的电阻值来使其成为导电体。可以将该导电体称为oc(oxide conductor)电极。
[0516]
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
[0517]
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
[0518]
绝缘体580优选具有过剩氧区域。通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。另外，优选降低绝缘体580中的水或氢等杂质的浓度。
[0519]
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。
[0520]
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560填埋于绝缘体580的开口，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
[0521]
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面接触的方式设置。通过利用溅射法沉积绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
[0522]
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
[0523]
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法沉积的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
[0524]
另外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
[0525]
另外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
[0526]
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
[0527]
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝
适合用作晶体管500的保护膜。
[0528]
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜、氧氮化硅膜等。
[0529]
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中埋入有导电体546及导电体548等。
[0530]
导电体546及导电体548被用作与电容元件600、晶体管500或晶体管300连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料设置。
[0531]
另外，也可以在形成晶体管500之后，以围绕晶体管500的方式形成开口，并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500，可以防止水分及氢从外部进入。或者，多个晶体管500都可以由对氢或水具有高阻挡性的绝缘体包裹。另外，在围绕晶体管500地形成开口的情况下，例如，当形成到达绝缘体514或绝缘体522的开口并接触于绝缘体514或绝缘体522地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分，所以是优选的。此外，作为对氢或水具有高阻挡性的绝缘体，例如使用与绝缘体522同样的材料即可。
[0532]
接着，在晶体管500的上方设置有电容元件600。电容元件600包括导电体610、导电体620及绝缘体630。
[0533]
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容元件600的电极。此外，可以同时形成导电体612及导电体610。
[0534]
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，作为导电体612及导电体610，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
[0535]
在图20中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成具有阻挡性的导电体以及与导电性高的导电体之间的紧密性高的导电体。
[0536]
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用同时实现耐热性和导电性的钨、钼等高熔点材料，尤其优选使用钨。当与导电体等其他结构同时形成导电体620时，使用低电阻金属材料的cu(铜)、al(铝)等即可。
[0537]
在导电体620及绝缘体630上设置有绝缘体650。绝缘体650可以使用与绝缘体320同样的材料形成。另外，绝缘体650也可以被用作覆盖其下方的凹凸形状的平坦化膜。
[0538]
通过采用本结构，在使用包含氧化物半导体的晶体管的半导体装置中，可以在抑制电特性变动的同时提高可靠性。此外，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
[0539]
接着，对在图20、图21中示出的os晶体管的其他结构例子进行说明。
[0540]
图23a及图23b是图22a及图22b所示的晶体管500的变形例子，图23a是晶体管500
的沟道长度方向的截面图，图23b是晶体管500的沟道宽度方向的截面图。注意，图23a及图23b所示的结构也可以用于晶体管300等的本发明的一个方式的半导体装置中的其他晶体管。
[0541]
图23a及图23b所示的结构的晶体管500与图22a及图22b所示的结构的晶体管500的不同之处在于包括绝缘体402及绝缘体404。此外，与图22a及图22b所示的结构的晶体管500的不同之处在于与导电体540a的侧面接触地设置绝缘体552，且与导电体540b的侧面接触地设置绝缘体552。再者，与图22a及图22b所示的结构的晶体管500的不同之处在于不包括绝缘体520。
[0542]
在图23a及图23b所示的结构的晶体管500中，绝缘体512上设置有绝缘体402。此外，绝缘体574上及绝缘体402上设置有绝缘体404。
[0543]
图23a及图23b所示的结构的晶体管500中设置有绝缘体514、绝缘体516、绝缘体522、绝缘体524、绝缘体544、绝缘体580及绝缘体574，绝缘体404覆盖它们。也就是说，绝缘体404分别与绝缘体574的顶面、绝缘体574的侧面、绝缘体580的侧面、绝缘体544的侧面、绝缘体524的侧面、绝缘体522的侧面、绝缘体516的侧面、绝缘体514的侧面、绝缘体402的顶面接触。由此，氧化物530等被绝缘体404及绝缘体402与外部隔开。
[0544]
优选的是，绝缘体402及绝缘体404的抑制氢(例如，氢原子、氢分子等中的至少一个)或水分子的扩散的功能高。例如，作为绝缘体402及绝缘体404，优选使用氢阻挡性较高的材料的氮化硅或氮氧化硅。由此，由于可以抑制氢等扩散到氧化物530中，因此可以抑制晶体管500的特性下降。因此，可以提高本发明的一个方式的半导体装置的可靠性。
[0545]
绝缘体552以与绝缘体581、绝缘体404、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如，作为绝缘体552优选使用氢阻挡性较高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是，氮化硅为氢阻挡性较高的材料，因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性较高的材料，可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。另外，可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此，可以提高本发明的一个方式的半导体装置的可靠性。
[0546]
图24是示出晶体管500及晶体管300为图23a及图23b所示的结构的情况的半导体装置的结构例子的截面图。导电体546的侧面设置有绝缘体552。
[0547]
另外，图23a及图23b所示的晶体管500也可以根据状况改变晶体管的结构。例如，图23a及图23b的晶体管500作为变形例子可以采用图25a及图25b所示的晶体管。图25a是晶体管的沟道长度方向的截面图，图25b是晶体管的沟道宽度方向的截面图。图25a及图25b所示的晶体管与图23a及图23b所示的晶体管的不同之处在于氧化物530c具有氧化物530c1及氧化物530c2的两层结构。
[0548]
氧化物530c1与绝缘体524的顶面、氧化物530a的侧面、氧化物530b的顶面及侧面、导电体542a及导电体542b的侧面、绝缘体544的侧面及绝缘体580的侧面接触。氧化物530c2与绝缘体550接触。
[0549]
作为氧化物530c1，例如可以使用in-zn氧化物。此外，作为氧化物530c2，可以使用与氧化物530c具有单层结构时能够用于氧化物530c的材料相同的材料。例如，作为氧化物530c2，可以使用in：ga：zn＝1：3：4[原子个数比]、ga：zn＝2：1[原子个数比]或ga：zn＝2：5
[原子个数比]的金属氧化物。
[0550]
通过使氧化物530c具有氧化物530c1及氧化物530c2的两层结构，与氧化物530c具有单层结构的情况相比，可以提高晶体管的通态电流。因此，晶体管例如可以作为功率mos晶体管使用。注意，图22a及图22b所示的结构的晶体管所包括的氧化物530c也可以具有氧化物530c1及氧化物530c2的两层结构。
[0551]
图25a及图25b所示的结构的晶体管例如可以用于图20、图21所示的晶体管300。此外，例如，如上所述，晶体管300可以用于包括在上述实施方式所说明的半导体装置，例如上述实施方式所说明的运算电路mac1至运算电路mac4中的晶体管等。注意，图25a、图25b所示的晶体管也可以用于本发明的一个方式的半导体装置所包括的晶体管300及晶体管500以外的晶体管。
[0552]
图26是示出晶体管500具有图22a所示的晶体管的结构且晶体管300具有图25a所示的晶体管的结构的情况下的半导体装置的结构例子的截面图。注意，与图24同样地，在导电体546的侧面设置绝缘体552。如图26所示，在本发明的一个方式的半导体装置中，晶体管300及晶体管500可以都是os晶体管，且晶体管300及晶体管500可以具有彼此不同的结构。
[0553]
接着，对能够用于图20、图21、图24及图26的半导体装置的电容元件进行说明。
[0554]
在图27中，作为能够应用于图20、图21、图24及图26所示的半导体装置的电容元件600的例子示出电容元件600a。图27a是电容元件600a的俯视图，图27b是电容元件600a的沿着点划线l3-l4的截面的立体图，图27c是电容元件600a的沿着点划线w3-l4的截面的立体图。
[0555]
导电体610被用作电容元件600a的一对电极中的一个，导电体620被用作电容元件600a的一对电极中的另一个。此外，绝缘体630被用作夹在一对电极之间的介电体。
[0556]
作为绝缘体630，例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪、氧化锆等，并且可以采用叠层结构或单层结构。
[0557]
另外，在本说明书中，“氧氮化铪”是指氧含量多于氮含量的材料，“氮氧化铪”是指氮含量多于氧含量的材料。
[0558]
另外，例如，绝缘体630也可以使用氧氮化硅等绝缘耐压力高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容元件600a可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括绝缘耐应力高的绝缘体来提高绝缘耐应力，从而可以抑制电容元件600a的静电破坏。
[0559]
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物或具有硅及铪的氮化物等。
[0560]
此外，作为绝缘体630，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(pzt)、钛酸锶(srtio3)或(ba，sr)tio3(bst)等high-k材料的绝缘体。例如，在绝缘体630具有叠层结构时，可以采用如下结构：依次层叠有氧化锆、氧化铝、氧化锆的三层叠层结构；依次层叠有氧化锆、氧化铝、氧化锆、氧化铝的四层叠层结构；等。另外，作为绝缘体630也可以使用包含铪、锆的化合物等。随着半导体装置微型化及高集成化，由于用于栅极绝缘体及电容元件的介电质薄膜化，有时发生晶体管或电容元件的泄漏电流等
的问题。通过作为被用作栅极绝缘体及电容元件的介电质的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位并确保电容元件的电容。
[0561]
电容元件600在导电体610下部与导电体546及导电体548电连接。导电体546及导电体548被用作与其他电路元件连接的插头或布线。此外，在图27a至图27c中，将导电体546及导电体548统记为导电体540。
[0562]
此外，在图27中，为了明确地示出附图，省略埋入有导电体546及导电体548的绝缘体586及覆盖导电体620及绝缘体630的绝缘体650。
[0563]
另外，图20、图21、图24、图26、图27a、图27b及图27c所示的电容元件600为平面型，但是电容元件的形状不局限于此。例如，电容元件600也可以为图28a至图28c所示的气缸型电容元件600b。
[0564]
图28a是电容元件600b的俯视图，图28b是电容元件600b的沿着点划线l3-l4的截面图，图28c是电容元件600b的沿着点划线w3-l4的截面的立体图。
[0565]
在图28b中，电容元件600b包括埋入有导电体540的绝缘体586上的绝缘体631、具有开口部的绝缘体651、被用作一对电极中的一个的导电体610及被用作一对电极中的另一个的导电体620。
[0566]
另外，在图28c中，为了明确地示出附图，省略绝缘体586、绝缘体650及绝缘体651。
[0567]
作为绝缘体631，例如可以使用与绝缘体586同样的材料。
[0568]
此外，绝缘体631以电连接到导电体540的方式埋入有导电体611。导电体611例如可以使用与导电体330、导电体518同样的材料。
[0569]
作为绝缘体651，例如可以使用与绝缘体586同样的材料。
[0570]
此外，如上所述，绝缘体651包括开口部，该开口部与导电体611重叠。
[0571]
导电体610形成于该开口部的底部及侧面。换言之，导电体610与导电体611重叠且与导电体611电连接。
[0572]
此外，导电体610的形成方法为如下：通过蚀刻法等在绝缘体651中形成开口部，接着通过溅射法、ald法等沉积导电体610。然后，通过cmp(chemichal mechanical polishing，化学机械抛光)法等以使沉积在开口部中的导电体610残留的方式去除沉积在绝缘体651上的导电体610。
[0573]
绝缘体630位于绝缘体651上及导电体610的形成面上。另外，绝缘体630在电容元件中被用作夹在一对电极之间的介电体。
[0574]
导电体620以埋入绝缘体651的开口部的方式形成在绝缘体630上。
[0575]
绝缘体650以覆盖绝缘体630及导电体620的方式形成。
[0576]
图28所示的气缸型的电容元件600b比平面型的电容元件600a可以提高静电电容的值。
[0577]
接着，说明设置在图20、图21、图24及图26的电容元件600的上方的光电转换元件700。
[0578]
光电转换元件700例如包括层767a、层767b、层767c、层767d、层767e。
[0579]
图20、图21、图24及图26所示的光电转换元件700是有机光导电膜的一个例子，层767a是下部电极，层767e是具有透光性的上部电极，层767b、层767c、层767d相当于光电转换部。另外，例如也可以使用pn结型光电二极管、雪崩光电二极管等代替图20、图21、图24及
图26所示的光电转换元件700。
[0580]
作为下部电极的层767a可以为阳极和阴极中的一方，作为上部电极的层767b可以为阳极和阴极中的另一方。注意，在本实施方式中，将层767a用作阴极且将层767b用作阳极。
[0581]
作为层767a，例如可使用低电阻的金属层等。具体而言，作为层767a例如可以使用铝、钛、钨、钽、银或它们的叠层。
[0582]
作为层767e，例如优选使用对可见光具有高透光性的导电层。具体而言，作为层767e例如可以使用铟氧化物、锡氧化物、锌氧化物、铟-锡氧化物、镓-锌氧化物、铟-镓-锌氧化物或石墨烯等。另外，也可以采用省略层767e的结构。
[0583]
光电转换部的层767b和层767d中的任一个可以被用作空穴传输层，另一个可以被用作电子传输层。另外，层767c可以被用作光电转换层。
[0584]
作为空穴传输层，例如可以使用氧化钼等。作为电子传输层，例如可以使用c
60
、c
70
等的富勒烯或其衍生物等。
[0585]
作为光电转换层，可以使用n型有机半导体和p型有机半导体的混合层(本体异质结结构)。
[0586]
在图20、图21、图24及图26的半导体装置中，绝缘体751设置在绝缘体650上，层767a设置在绝缘体751上。另外，绝缘体752设置在绝缘体751上及层767a上。层767b设置在绝缘体752上及层767a上。
[0587]
另外，层767b上依次层叠有层767c、层767d、层767e、绝缘体753。
[0588]
绝缘体751例如被用作层间绝缘膜。与绝缘体324同样，绝缘体751例如优选使用对氢具有阻挡性的绝缘体。通过作为绝缘体751使用对氢具有阻挡性的绝缘体，可以抑制氢扩散到晶体管500。因此，作为绝缘体751例如可以使用可应用于绝缘体324的材料。
[0589]
绝缘体752例如被用作元件分离层。虽然未图示，但是绝缘体752是为了防止与相邻的其他光电转换元件的短路而设置的。作为绝缘体752，例如优选使用有机绝缘体等。
[0590]
绝缘体753例如被用作具有透光性的平坦化膜。作为绝缘体753，例如优选使用氧化硅、氧氮化硅、氮氧化硅、氮化硅等的材料。
[0591]
绝缘体753的上方例如设置有遮光层771、光学转换层772及微透镜阵列773。
[0592]
设置在绝缘体753上的遮光层771可以抑制光进入到相邻的像素。作为遮光层771，可以使用铝、钨等的金属层。另外，也可以层叠该金属层与被用作抗反射膜的介电质膜。
[0593]
作为设置在绝缘体753上及遮光层771上的光学转换层772可以使用滤色片。通过按每个像素将r(红色)、g(绿色)、b(蓝色)、y(黄色)、c(青色)和m(品红色)等颜色分配给各滤色片，可以获得彩色图像。
[0594]
另外，在作为光学转换层772使用波长截止滤波片时，可以实现能够获得各种波长区域的图像的摄像装置。
[0595]
例如，当作为光学转换层772使用阻挡可见光线的波长以下的光的滤光片时，可以获得红外线摄像装置。另外，当作为光学转换层772使用阻挡近红外线的波长以下的光的滤光片时，可以获得远红外线摄像装置。另外，通过作为光学转换层772使用阻挡可见光线的波长以上的光的滤光片，可以形成紫外线摄像装置。
[0596]
另外，通过将闪烁体用于光学转换层772，可以形成用于x射线摄像装置等的获得
使辐射强度可视化的图像的摄像装置。当透过拍摄对象的x射线等辐射入射到闪烁体时，由于光致发光现象而转换为可见光线或紫外光线等的光(荧光)。通过由光电转换元件700检测该光来获得图像数据。另外，也可以将该结构的摄像装置用于辐射探测器等。
[0597]
闪烁体含有如下物质：当被照射x射线或伽马射线等辐射时吸收辐射的能量而发射可见光或紫外线等的物质。例如，可以使用将gd2o2s：tb、gd2o2s：pr、gd2o2s：eu、bafcl：eu、nai、csi、caf2、baf2、cef3、lif、lii、zno等分散到树脂或陶瓷中的材料。
[0598]
在遮光层771及光学转换层772上设置微透镜阵列773。经过微透镜阵列773所包括的各透镜的光经过正下的光学转换层772而照射到光电转换元件700。通过设置微透镜阵列773，可以将所集聚的光入射到光电转换元件700，所以可以高效地进行光电转换。微透镜阵列773优选由对可见光具有高透光性的树脂或玻璃等形成。
[0599]
注意，图20、图21、图24及图26示出在晶体管300及晶体管500的上方设置使用有机光导电膜的光电转换元件700的半导体装置的结构，但是本发明的一个方式的半导体装置不局限于此。例如，本发明的一个方式的半导体装置也可以采用设置背面照射型的pn结型光电转换元件代替光电转换元件700的结构。
[0600]
图29示出在晶体管300及晶体管500的上方设置背面照射型的pn结型光电转换元件700a的半导体装置的结构例子。图29所示的半导体装置具有在设置有晶体管300、晶体管500及电容元件600的衬底311的上方贴合有包括光电转换元件700a的结构体sa的结构。
[0601]
另外，结构体sa包括遮光层771、光学转换层772及微透镜阵列773，关于它们的说明，可以参照上述说明。
[0602]
光电转换元件700a是形成在硅衬底中的pn结型的光电二极管，包括相当于p型区域的层765b及相当于n型区域的层765a。光电转换元件700a是嵌入型光电二极管，可以使用设置在层765a的表面一侧(取出电流一侧)的较薄p型区域(层765b的一部分)抑制暗电流而减少噪声。
[0603]
绝缘体701、导电体741、导电体742被用作贴合层。绝缘体754被用作层间绝缘膜及平坦化膜。绝缘体755被用作元件分离层。绝缘体756具有抑制载流子的流出的功能。
[0604]
硅衬底设置有分离像素的槽，绝缘体756设置在硅衬底顶面及该槽中。通过设置绝缘体756，可以抑制在光电转换元件700a中产生的载流子向相邻的像素流出。另外，绝缘体756也具有杂散光的侵入的功能。因此，可以由绝缘体756抑制混色。另外，也可以在硅衬底的顶面与绝缘体756间设置抗反射膜。
[0605]
元件分离层可以利用locos(local oxidation of silicon：硅局部氧化)法形成。或者，也可以利用sti(shallow trench isolation：浅沟槽隔离)法等形成。绝缘体756例如可以使用氧化硅、氮化硅等无机绝缘膜、聚酰亚胺、丙烯酸树脂等有机绝缘膜。另外，绝缘体756也可以采用多层结构。
[0606]
光电转换元件700a的层765a(n型区域，相当于阴极)与导电体741电连接。层765b(p型区域，相当于阳极)与导电体742电连接。导电体741、导电体742具有埋入于绝缘体701的区域。另外，绝缘体701、导电体741、导电体742的表面以各高度一致的方式被平坦化。
[0607]
绝缘体650的上方依次层叠有绝缘体691、绝缘体692。另外，绝缘体691及绝缘体692设置有开口部，以填充该开口部的方式形成导电体743。
[0608]
作为绝缘体691，例如可以使用可用于绝缘体751的材料。
[0609]
另外，作为绝缘体692，例如可以使用可用于绝缘体650的材料。
[0610]
绝缘体693和绝缘体701的每一个被用作贴合层的一部分。另外，导电体741、导电体742及导电体743的每一个也被用作贴合层的一部分。
[0611]
作为绝缘体693及绝缘体701，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氮化钛等。尤其是，为了接合绝缘体693与绝缘体701，绝缘体693及绝缘体701优选由同一成分构成。
[0612]
作为导电体741、导电体742及导电体743，例如可以使用铜、铝、锡、锌、钨、银、铂或金等。尤其是，为了容易接合导电体741与导电体743以及导电体742与导电体743，优选使用铜、铝、钨或金。
[0613]
另外，导电体741、导电体742及导电体743也可以采用包括多个层的多层结构。例如，也可以在设置有导电体741、导电体742或导电体743的开口部的侧面形成第一导电体，然后以填充开口部的方式形成第二导电体。作为第一导电体例如可以使用氮化钽等对氢具有阻挡性的导电体，作为第二导电体例如可以使用导电性高的钨。
[0614]
作为贴合衬底311一侧的贴合层与结构体sa一侧的贴合层的前工序，在衬底311一侧以各高度一致的方式使绝缘体693与导电体743的表面平坦化。同样地，在结构体sa一侧以各高度一致的方式使绝缘体701、导电体741及导电体742的表面平坦化。
[0615]
当在贴合工序中进行绝缘体693与绝缘体701的接合，即进行绝缘层彼此的接合时，可以利用亲水性接合法等，在该方法中，在通过抛光等获得高平坦性之后，使利用氧等离子体等进行过亲水性处理的表面接触而暂时接合，利用热处理进行脱水，由此进行正式接合。亲水性接合法也发生原子级的结合，因此可以获得机械上优异的接合。
[0616]
另外，例如当使导电体741与导电体743接合且使导电体742与导电体743接合，即使导电体彼此接合时，可以利用表面活化接合法，在该方法中，通过溅射处理等去除表面的氧化膜及杂质吸附层等且使被清洁化及活化的表面彼此接触而接合。或者，可以利用并用温度及压力使表面接合的扩散接合法等。上述方法都可以发生原子级的结合，因此可以获得电气上和机械上都优异的接合。
[0617]
通过进行上述贴合工序，可以使衬底311侧的导电体743与结构体sa侧的导电体741及导电体742电连接。另外，可以以足够的机械强度使衬底311侧的绝缘体693与结构体sa侧的绝缘体701连接。
[0618]
在贴合衬底311与结构体sa的情况下，由于在各接合面上绝缘层与金属层是混在一起的，所以，例如，组合表面活化接合法及亲水性接合法即可。
[0619]
例如，可以采用在进行抛光之后使表面清洁化，对金属层的表面进行防氧处理，然后进行亲水性处理来进行接合的方法等。另外，也可以作为金属层的表面使用金等难氧化性金属，进行亲水性处理。另外，也可以使用上述方法以外的接合方法。
[0620]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0621]
(实施方式6)在本实施方式中，说明可用于上述实施方式中说明的os晶体管的金属氧化物(以下称为氧化物半导体)。
[0622]
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、
钨、镁及钴等中的一种或多种。
[0623]
《结晶结构的分类》首先，对氧化物半导体中的结晶结构的分类参照图30a进行说明。图30a是说明氧化物半导体，典型为igzo(包含in、ga、zn的金属氧化物)的结晶结构的分类的图。
[0624]
如图30a所示，氧化物半导体大致分为“amorphous(无定形)”、“crystalline(结晶性)”、“crystal(结晶)”。此外，completely amorphous包含在“amorphous”中。此外，在“crystalline”中包含caac(c-axis-aligned crystalline)、nc(nanocrystalline)及cac(cloud-aligned composite)。此外，在“crystalline”的分类中不包含single crystal、poly crystal及completely amorphous。此外，在“crystal”中包含single crystal及poly crystal。
[0625]
此外，图30a所示的外框线被加粗的部分中的结构是介于“amorphous(无定形)”与“crystal(结晶)”之间的中间状态，是属于新的边界区域(new crystalline phase)的结构。换言之，该结构与“crystal(结晶)”或在能量性上不稳定的“amorphous(无定形)”可以说是完全不同的结构。
[0626]
另外，可以使用x射线衍射(xrd：x-ray diffraction)谱对膜或衬底的结晶结构进行评价。在此，图30b示出被分类为“crystalline”的caac-igzo膜的通过gixd(grazing-incidence xrd)测量而得到的xrd谱(纵轴以任意单位(a.u.)表示强度(intensity))。此外，将gixd法也称为薄膜法或seemann-bohlin法。下面，将图30b所示的通过gixd测量而得到的xrd谱简单地记为xrd谱。此外，图30b所示的caac-igzo膜的组成是in：ga：zn＝4：2：3[原子个数比]附近。此外，图30b所示的caac-igzo膜的厚度为500nm。
[0627]
如图30b所示，在caac-igzo膜的xrd谱中检测出表示明确的结晶性的峰值。具体而言，在caac-igzo膜的xrd谱中，2θ＝31
°
附近检测出表示c轴取向的峰值。此外，如图30b所示那样，2θ＝31
°
附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
[0628]
此外，可以使用纳米束电子衍射法(nbed：nano beam electron diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图30c示出caac-igzo膜的衍射图案。图30c是将电子束向平行于衬底的方向入射的nbed观察的衍射图案。此外，图30c所示的caac-igzo膜的组成是in：ga：zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
[0629]
如图30c所示那样，在caac-igzo膜的衍射图案中观察到表示c轴取向的多个斑点。
[0630]
《《氧化物半导体的结构》》此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图30a不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述caac-os及nc-os。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like os(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
[0631]
在此，对上述caac-os、nc-os及a-like os的详细内容进行说明。
[0632]
[caac-os]caac-os是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指caac-os膜的厚度方向、caac-os膜的被形成面的法线方向或
者caac-os膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，caac-os具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，caac-os是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
[0633]
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
[0634]
此外，在in-m-zn氧化物(元素m为选自铝、镓、钇、锡及钛等中的一种或多种)中，caac-os有包括含有层叠有铟(in)及氧的层(以下，in层)、含有元素m、锌(zn)及氧的层(以下，(m，zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素m可以彼此置换。因此，有时(m，zn)层包含铟。此外，有时in层包含元素m。注意，有时in层包含zn。该层状结构例如在高分辨率tem图像中被观察作为晶格像。
[0635]
例如，当对caac-os膜使用xrd装置进行结构分析时，在使用θ/2θ扫描的out-of-plane xrd测量中，在2θ＝31
°
或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成caac-os的金属元素的种类、组成等变动。
[0636]
此外，例如，在caac-os膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
[0637]
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在caac-os的畸变附近观察不到明确的晶界(grainboundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于caac-os因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化而能够包容畸变。
[0638]
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为再结合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的caac-os是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成caac-os，优选为包含zn的结构。例如，与in氧化物相比，in-zn氧化物及in-ga-zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
[0639]
caac-os是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在caac-os中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说caac-os是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含caac-os的氧化物半导体的物理性质稳定。因此，包含caac-os的氧化物半导体具有高耐热性及良好可靠性。此外，caac-os对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在os晶体管中使用caac-os，可以扩大制造工序的自由度。
[0640]
[nc-os]
在nc-os中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-os具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-os在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-os在某些分析方法中与a-like os、非晶氧化物半导体没有差别。例如，在对nc-os膜使用xrd装置进行结构分析时，在使用θ/2θ扫描的out-of-plane xrd测量中，不检测出表示结晶性的峰值。此外，在对nc-os膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-os膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[0641]
[a-like os]a-like os是具有介于nc-os与非晶氧化物半导体之间的结构的氧化物半导体。a-like os包含空洞或低密度区域。也就是说，a-like os的结晶性比nc-os及caac-os的结晶性低。此外，a-like os的膜中的氢浓度比nc-os及caac-os的膜中的氢浓度高。
[0642]
《《氧化物半导体的结构》》接着，说明上述的cac-os的详细内容。此外，说明cac-os与材料构成有关。
[0643]
[cac-os]cac-os例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
[0644]
再者，cac-os是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(以下也称为云状)。就是说，cac-os是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
[0645]
在此，将相对于构成in-ga-zn氧化物的cac-os的金属元素的in、ga及zn的原子个数比分别记为[in]、[ga]及[zn]。例如，在in-ga-zn氧化物的cac-os中，第一区域是其[in]大于cac-os膜的组成中的[in]的区域。此外，第二区域是其[ga]大于cac-os膜的组成中的[ga]的区域。此外，例如，第一区域是其[in]大于第二区域中的[in]且其[ga]小于第二区域中的[ga]的区域。此外，第二区域是其[ga]大于第一区域中的[ga]且其[in]小于第一区域中的[in]的区域。
[0646]
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以in为主要成分的区域。此外，可以将上述第二区域称为以ga为主要成分的区域。
[0647]
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
[0648]
例如，在in-ga-zn氧化物的cac-os中，根据通过能量分散型x射线分析法(edx：energydispersive x-ray spectroscopy)取得的edx面分析(mapping)图像，可确认到具有以in为主要成分的区域(第一区域)及以ga为主要成分的区域(第二区域)不均匀地分布而
混合的结构。
[0649]
在将cac-os用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使cac-os具有开关功能(控制开启/关闭的功能)。换言之，在cac-os的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将cac-os用于晶体管，可以实现高通态电流(i
on
)、高场效应迁移率(μ)及良好的开关工作。
[0650]
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like os、cac-os、nc-os、caac-os中的两种以上。
[0651]
《包括氧化物半导体的晶体管》接着，说明将上述氧化物半导体用于晶体管的情况。
[0652]
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
[0653]
此外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度优选为1
×
10
17
cm-3
以下，更优选为1
×
10
15
cm-3
以下，进一步优选为1
×
10
13
cm-3
以下，更进一步优选为1
×
10
11
cm-3
以下，还进一步优选低于1
×
10
10
cm-3
且为1
×
10-9
cm-3
以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。此外，有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
[0654]
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
[0655]
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
[0656]
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[0657]
《杂质》在此，说明氧化物半导体中的各杂质的影响。
[0658]
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中的硅或碳的浓度、氧化物半导体的与界面附近的硅、碳的浓度(通过sims测得的浓度)设定为2
×
10
18
atoms/cm3以下，优选为2
×
10
17
atoms/cm3以下。
[0659]
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用sims测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1
×
10
18
atoms/cm3以下，优选为2
×
10
16
atoms/cm3以下。
[0660]
另外，当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增
高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用sims测得的氧化物半导体中的氮浓度设定为低于5
×
10
19
atoms/cm3，优选为5
×
10
18
atoms/cm3以下，更优选为1
×
10
18
atoms/cm3以下，进一步优选为5
×
10
17
atoms/cm3以下。
[0661]
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用sims测得的氢浓度设定为低于1
×
10
20
atoms/cm3，更优选低于1
×
10
19
atoms/cm3，进一步优选低于5
×
10
18
atoms/cm3，还进一步优选低于1
×
10
18
atoms/cm3。
[0662]
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
[0663]
本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0664]
(实施方式7)本实施方式示出形成上述实施方式所示的半导体装置等的半导体晶片及组装有该半导体装置的电子构件的一个例子。
[0665]
《半导体晶片》首先，使用图31a说明形成有半导体装置等的半导体晶片的例子。
[0666]
图31a所示的半导体晶片4800包括晶片4801及设置在晶片4801的顶面的多个电路部4802。在晶片4801的顶面上没设置有电路部4802的部分相当于空隙4803，其为用于切割的区域。
[0667]
半导体晶片4800可以通过在前工序中在晶片4801的表面上形成多个电路部4802来制造。此外，也可以之后对晶片4801的形成有多个电路部4802的面的背面进行抛光来减薄晶片4801。通过上述工序，可以减少晶片4801翘曲等而实现构件的小型化。
[0668]
下面进行切割工序。沿点划线所示的划分线scl1及划分线scl2(有时称为切割线或截断线)进行切割。为了容易进行切割工序，优选以多个划分线scl1平行，多个划分线scl2平行，且划分线scl1与划分线scl2垂直的方式设置空隙4803。
[0669]
通过进行切割工序，可以从半导体晶片4800切割出图31b所示的芯片4800a。芯片4800a包括晶片4801a、电路部4802以及空隙4803a。此外，空隙4803a优选尽可能小。在此情况下，相邻的电路部4802之间的空隙4803的宽度只要与划分线scl1的划分用部及划分线scl2的划分用部大致相等即可。
[0670]
此外，本发明的一个方式的元件衬底的形状不局限于图31a所示的半导体晶片4800的形状。例如，可以为矩形形状的半导体晶片。此外，可以根据元件的制造工序及制造用设备适当地改变元件衬底的形状。
[0671]
《电子构件》图31c示出电子构件4700及安装有电子构件4700的衬底(安装衬底4704)的立体图。图31c所示的电子构件4700在模子4711中包括芯片4800a。如图31c所示，芯片4800a可以具有层叠有电路部4802的结构。在图31c中，省略电子构件4700的一部分以表示其内部。电
leadedpackage：四侧j形引脚扁平封装)或qfn(quad flat non-leaded package：四侧无引脚扁平封装)等安装方法。
[0682]
接着，说明包括具有光电转换元件的图像传感器芯片(摄像装置)的电子构件。
[0683]
图32a是容纳图像传感器芯片的封装的顶面一侧的外观立体图。该封装包括使图像传感器芯片4550(参照图32c)固定的封装衬底4510、玻璃盖板4520及贴合它们的粘合剂4530等。
[0684]
图32b是该封装的底面一侧的外观立体图。在封装的底面包括以焊球为凸块4540的bga(ball gridarray：球栅阵列)。注意，不局限于bga，也可以包括lga(land gridarray：地栅阵列)、pga(pin grid array：针栅阵列)等。
[0685]
图32c是省略玻璃盖板4520及粘合剂4530的一部分而图示的封装的立体图。在封装衬底4510上形成电极焊盘4560，电极焊盘4560与凸块4540通过通孔电连接。电极焊盘4560通过引线4570与图像传感器芯片4550电连接。
[0686]
另外，图32d是将图像传感器芯片收纳在透镜一体型封装的相机模块的顶面一侧的外观立体图。该相机模块包括使图像传感器芯片4551(图32f)固定的封装衬底4511、透镜盖4521及透镜4535等。另外，在封装衬底4511与图像传感器芯片4551之间设置有具有摄像装置的驱动电路及信号转换电路等的功能的ic芯片4590(图32f)，具有作为sip(system in package：系统封装)的结构。
[0687]
图32e是该相机模块的底面一侧的外观立体图。封装衬底4511的底面及侧面具有设置有安装用连接盘4541的qfn(quad flat no-lead package：四侧无引脚扁平封装)的结构。注意，该结构仅为一个例子，也可以设置有qfp(quad flat package：四侧引脚扁平封装)或上述bga。
[0688]
图32f是省略透镜盖4521及透镜4535的一部分而图示的模块的立体图。连接盘4541与电极焊盘4561电连接，电极焊盘4561由引线4571与图像传感器芯片4551或ic芯片4590电连接。
[0689]
通过将图像传感器芯片容纳于上述方式的封装中，可以容易实现安装于印刷电路板等，将图像传感器芯片安装在各种半导体装置及电子设备中。
[0690]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0691]
(实施方式8)在本实施方式中，说明包括上述实施方式所说明的半导体装置的电子设备的一个例子。图33示出具有该半导体装置的电子构件4700包括在各电子设备中的情况。
[0692]
[移动电话机]图33所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括框体5510及显示部5511，作为输入接口在显示部5511中具备触控面板，并且在框体5510上设置有按钮。
[0693]
通过将上述实施方式所说明的半导体装置应用于信息终端5500，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5511上的应用程序、识别由使用者输入到显示部5511所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5511上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
[0694]
[可穿戴终端]此外，图33示出可穿戴终端的一个例子的手表型信息终端5900。手表型信息终端5900包括框体5901、显示部5902、操作按钮5903、表把5904、表带5905等。
[0695]
与上述信息终端5500同样，通过将上述实施方式所说明的半导体装置应用于可穿戴终端，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如可以举出管理戴上可穿戴终端的人的健康状态的应用程序、通过输入目的地选择适当的路径而带路的导航系统等。
[0696]
[信息终端]另外，图33示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示器5302及键盘5303。
[0697]
与上述信息终端5500同样，通过将上述实施方式所说明的半导体装置应用于台式信息终端5300，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用台式信息终端5300，可以研发新颖的人工智能。
[0698]
注意，在上述例子中，图33示出智能手机、台式信息终端、可穿戴终端作为电子设备的例子，但是也可以应用智能手机、台式信息终端、可穿戴终端以外的信息终端。作为智能手机、台式信息终端、可穿戴终端以外的信息终端，例如可以举出pda(personal digital assistant：个人数码助理)、笔记本式信息终端、工作站等。
[0699]
[电器产品]此外，图33示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括框体5801、冷藏室门5802及冷冻室门5803等。
[0700]
通过将上述实施方式所说明的半导体装置应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
[0701]
在上述例子中，作为电器产品说明电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、ih(感应加热)炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[0702]
[游戏机]此外，图33示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括框体5201、显示部5202、按钮5203等。
[0703]
此外，图33示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。此外，虽然在图33中未图示，但是控制器7522可以包括显示游戏的图像的显示部、作为按钮以外的输入接口的触摸面板及控制杆、旋转式抓手、滑动式抓手等。此外，控制器7522不局限于图33所示的形状，也可以根据游戏的种类改变控制器7522的形状。例如，在fps(first person shooter，第一人称射击类游戏)等射击游戏中，作为扳机使用按钮，可以使用模仿枪的形状的控制器。此外，例如，在音乐游戏等中，可以使用模仿乐器、音乐器件等的形状的控制器。再者，固定式游戏机也可以设置照相机、深度传感器、麦克风等，由游戏玩者的手势及/或声
音等操作以代替使用控制器操作。
[0704]
此外，上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
[0705]
通过将上述实施方式所说明的半导体装置用于便携式游戏机5200，可以实现低功耗的便携式游戏机5200。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0706]
并且，通过将上述实施方式所说明的半导体装置用于便携式游戏机5200，可以实现具有人工智能的便携式游戏机5200。
[0707]
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5200，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行变化等的表现。
[0708]
此外，当使用便携式游戏机5200玩需要多个人玩的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
[0709]
在图33中，作为游戏机的例子示出便携式游戏机，但是本发明的一个方式的电子设备不局限于此。作为本发明的一个方式的电子设备，例如可以举出家用固定式游戏机、设置在娱乐设施(游戏中心、游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[0710]
[移动体]上述实施方式所说明的半导体装置可以应用于作为移动体的汽车及汽车的驾驶座位附近。
[0711]
图33示出作为移动体的一个例子的汽车5700。
[0712]
汽车5700的驾驶座位附近设置有能够表示速度表、转速计、行驶距离、加油量、排档状态、空调的设定等的仪表板。此外，驾驶座位附近也可以设置有表示上述信息的显示装置。
[0713]
尤其是，通过将由设置在汽车5700上的摄像装置(未图示)拍摄的影像显示在上述显示装置上，可以补充被支柱等遮挡的视野、驾驶座位的死角等，从而可以提高安全性。也就是说，通过显示由设置在汽车5700外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。
[0714]
上述实施方式所说明的半导体装置可以应用于人工智能的构成要素，所以例如可以将该半导体装置应用于汽车5700的自动驾驶系统。此外，可以将该半导体装置应用于进行导航、危险预测等的系统。该显示装置可以表示导航、危险预测等的信息。
[0715]
虽然在上述例子中作为移动体的一个例子说明汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的电脑，以提供利用人工智能的系统。
[0716]
[照相机]上述实施方式所说明的半导体装置可以应用于照相机。
[0717]
图33示出摄像装置的一个例子的数码相机6240。数码相机6240包括框体6241、显示部6242、操作按钮6243、快门按钮6244等，并且安装有可装卸的透镜6246。在此，数码相机6240采用能够从框体6241拆卸下透镜6246的结构，但是透镜6246及框体6241被形成为一体。此外，数码相机6240还可以具备另外安装的闪光灯装置及取景器等。
[0718]
通过将上述实施方式所说明的半导体装置用于数码相机6240，可以实现低功耗的数码相机6240。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0719]
再者，通过将上述实施方式所说明的半导体装置用于数码相机6240，可以实现具有人工智能的数码相机6240。通过利用人工智能，数码相机6240可以具有如下功能：自动识别脸、物体等拍摄对象的功能；根据拍摄对象调节焦点、根据环境自动使用快闪的功能；对所拍摄的图像进行调色的功能；等。
[0720]
[视频摄像机]上述实施方式所说明的半导体装置可以应用于视频摄像机。
[0721]
图33示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一框体6301、第二框体6302、显示部6303、操作键6304、透镜6305、连接部6306等。操作键6304及透镜6305设置在第一框体6301上，显示部6303设置在第二框体6302上。第一框体6301与第二框体6302由连接部6306连接，第一框体6301与第二框体6302间的角度可以由连接部6306改变。显示部6303的图像也可以根据连接部6306中的第一框体6301与第二框体6302间的角度切换。
[0722]
当记录由视频摄像机6300拍摄的图像时，需要进行根据数据记录方式的编码。通过利用人工智能，视频摄像机6300可以在进行编码时进行利用人工智能的类型识别。通过该类型识别，可以算出包括在连续的摄像图像数据中的人、动物、物体等差异数据而进行数据压缩。
[0723]
[pc用扩展装置]上述实施方式所说明的半导体装置可以应用于pc(personal computer；个人计算机)等计算机、信息终端用扩展装置。
[0724]
图34a示出该扩展装置的一个例子的可以携带且安装有能够执行运算处理的芯片的设置在pc的外部的扩展装置6100。扩展装置6100例如通过由usb(universal serial bus；通用串行总线)等连接于pc，可以执行使用该芯片的运算处理。注意，虽然图34a示出可携带的扩展装置6100，但是根据本发明的一个方式的扩展装置不局限于此，例如也可以采用安装冷却风机等的较大结构的扩展装置。
[0725]
扩展装置6100包括框体6101、盖子6102、usb连接器6103及基板6104。基板6104被容纳在框体6101中。基板6104设置有驱动上述实施方式所说明的半导体装置等的电路。例如，基板6104安装有芯片6105(例如，上述实施方式所半导体装置、电子构件4700、存储器芯片等)、控制器芯片6106。usb连接器6103被用作连接于外部装置的接口。
[0726]
通过将扩展装置6100应用于pc等，可以提高该pc的运算处理能力。由此，例如没有充分的处理能力的pc也可以执行人工智能、动画处理等运算。
[0727]
[广播电视系统]上述实施方式所说明的半导体装置可以应用于广播电视系统。
[0728]
图34b示意性地示出广播电视系统中的数据传送。具体而言，图34b示出从广播电视台5680发送的电波(广播电视信号)到达每个家庭的电视接收机(tv)5600的路径。tv5600具备接收机(未图示)，由此天线5650所接收的广播电视信号通过该接收机输入到tv5600。
[0729]
虽然在图34b中示出uhf(ultra high frequency:超高频率)天线作为天线5650，但是可以使用bs及110度cs天线、cs天线等作为天线5650。
[0730]
电波5675a及电波5675b为地面广播电视信号，电波塔5670放大所接收的电波5675a并发送电波5675b。各家庭通过用天线5650接收电波5675b，就可以用tv5600收看地面tv播放。此外，广播电视系统可以为利用人造卫星的卫星广播电视、利用光路线的数据广播电视等而不局限于图34b所示的地面广播电视。
[0731]
上述广播电视系统可以使用上述实施方式中所说明的半导体装置而利用人工智能。当从广播电视台5680向每个家庭的tv5600发送广播电视数据时，利用编码器进行广播电视数据的压缩；当天线5650接收该广播电视数据时，利用包括在tv5600中的接收机的解码器进行该广播电视数据的恢复。通过利用人工智能，例如可以在编码器的压缩方法之一的变动补偿预测中识别包含在显示图像中的显示模式。此外，也可以进行利用人工智能的帧内预测等。例如，当tv5600接收低分辨率的广播电视数据而进行高分辨率的显示时，可以在解码器所进行的广播电视数据的恢复中进行上转换等图像的补充处理。
[0732]
上述利用人工智能的广播电视系统适合用于广播电视数据量增大的超高清晰度电视(uhdtv:4k、8k)播放。
[0733]
此外，作为tv5600一侧的人工智能的应用，例如，可以在tv5600内设置具备人工智能的录像装置。通过采用这种结构，可以使该具备人工智能的录像装置学习使用者的爱好，而可以自动对符合使用者的爱好的电视节目录像。
[0734]
[识别系统]上述实施方式所说明的半导体装置可以应用于识别系统。
[0735]
图34c示出掌纹识别装置，包括框体6431、显示部6432、掌纹读取部6433以及布线6434。
[0736]
图34c示出掌纹识别装置取得手6435的掌纹的情况。对所取得的掌纹进行利用人工智能的类型识别的处理，可以判断该掌纹是不是个人的掌纹。由此，可以构成进行安全性高的识别的系统。此外，根据本发明的一个实施方式的识别系统不局限于掌纹识别装置，而也可以是取得指纹、静脉、脸、虹膜、声纹、基因或体格等生物信息以进行生物识别的装置。
[0737]
[警报器]可以将上述实施方式所说明的半导体装置应用于警报器。
[0738]
图35a示出警报器6900，该警报器6900包括感测器6901、接收器6902、发送器6903。
[0739]
感测器6901包括传感器电路6904、通风孔6905、操作键6906等。穿过通风孔6905的检测对象物被传感器电路6904感测。传感器电路6904例如可以是以漏水、漏电、气体泄漏、火灾、可能会泛滥的河川的水位、地震烈度、辐射线等为检测对象物的检测器。
[0740]
感测器6901例如在由传感器电路6904感测规定值以上的检测对象物时将其信息发送到接收器6902。接收器6902包括显示部6907、操作键6908、操作键6909、布线6910等。接收器6902根据来自感测器6901的信息控制发送器6903的工作。发送器6903包括扬声器6911、照明装置6912等。发送器6903具有根据来自发送器6903的指令发送警报的功能。图
35a示出发送器6903发送使用扬声器6911的由声音的警报及使用红色灯等照明装置6912的由光的警报的例子，但是也可以利用发送器6903发出只有其中任一个警报或其他警报。
[0741]
此外，在传感器电路被用作火灾警报器时，接收器6902也可以伴随警报的发送对百叶窗等防火设备发送进行指定工作的指令。另外，图35a例示接收器6902和感测器6901之间以无线进行信号收发的情况，但是也可以通过布线等进行信号收发。此外，图35a例示从接收器6902到发送器6903通过布线6910进行信号收发的情况，但是也可以以无线进行信号收发。
[0742]
[机器人]可以将上面所说明的半导体装置应用于机器人。
[0743]
图35b示出机器人的一个例子。机器人6140包括各触觉传感器6141a至触觉传感器6141e。机器人6140可以使用触觉传感器6141a至触觉传感器6141e抓到对象物。触觉传感器6141a至触觉传感器6141e例如可以具有根据接触对象物时的接触面积而使电流流过对象物的功能，并且机器人6140可以根据流过的电流量认识抓着对象物。
[0744]
图35c示出工业机器人的一个例子。工业机器人优选包括多个驱动轴以致密地控制驱动范围。在此示出工业机器人6150包括功能部6151、控制部6152、驱动轴6153、驱动轴6154及驱动轴6155的例子。功能部6151优选包括图像测出模块等传感器。
[0745]
此外，功能部6151优选具有抓到、截断、熔接、涂敷、贴附对象物等的功能中的任一个或多个功能。当工业机器人6150的响应性提高时，其生产率比例地提高。为了工业机器人6150进行精密的工作，优选设置检测微小电流的传感器等。
[0746]
本实施方式可以与本说明书所示的其他实施方式适当地组合。[符号说明]
[0747]
mac1：运算电路、mac1-1：运算电路、mac1-2：运算电路、mac2：运算电路、mac3：运算电路、mac4：运算电路、ca：存储单元阵列、am[1，1]：存储单元、am[m，1]：存储单元、am[1，n]：存储单元、am[m，n]：存储单元、am[1，t]：存储单元、am[n，1]：存储单元、am[n，t]：存储单元、amr[1]：存储单元、amr[m]：存储单元、amr[n]：存储单元、amb[1]：存储单元、amb[n]：存储单元、cms：电路、cs1[1]：电路、cs1[n]：电路、cs2[1]：电路、cs2[n]：电路、cm：电路、wdd：电路、xld：电路、lgc：电路、ls：电路、mux：电路、sca：电路、rpc[1]：电路、rpc[m]：电路、snc：电路、swc：电路、swt[1]：电路、swt[m]：电路、wld：电路、ivtc：电路、actv：电路、bl[1]：布线、bl[n]：布线、bl[t]：布线、blr：布线、blo[1]：布线、blo[n]：布线、wd[1]：布线、wd[n]：布线、wd[t]：布线、wdr：布线、wl[1]：布线、wl[m]：布线、wl[n]：布线、wlb：布线、xl[1]：布线、xl[m]：布线、xl[n]：布线、xlb：布线、ol[1]：布线、ol[n]：布线、nil[1]：布线、nil[n]：布线、nil[t]：布线、lxs[1]：布线、lxs[m]：布线、dxs[1]：布线、dxs[m]：布线、vr：布线、vra：布线、vhe：布线、vle：布线、vdl：布线、and：布线、vbe：布线、vde：布线、vse：布线、vrs：布线、cvl：布线、sl1：布线、sl2：布线、sl3：布线、sl4：布线、sl5：布线、sl5b：布线、sl6：布线、sl8[1]：布线、sl8[m]：布线、txl：布线、rsl：布线、scl：布线、spl：布线、dat：布线、lat：布线、sel[1]：布线、sel[m]：布线、dl[1]：布线、dl[m]：布线、tr11：晶体管、tr12：晶体管、tr31：晶体管、tr32[1]：晶体管、tr32[n]：晶体管、tr33：晶体管、tr34：晶体管、tr35：晶体管、tr36[1]：晶体管、tr36[n]：晶体管、tr41：晶体管、tr42：晶体管、tr43：晶体管、tr44：晶体管、c1：电容器、c6：电容器、c7：电容器、c8：电容器、re[1]：电阻器、re[n]：电阻器、le[1]：负载、le[n]：
负载、sw1：开关、sw2：开关、sw3[1]：开关、sw3[n]：开关、sw4[1]：开关、sw4[n]：开关、sw5a：开关、sw5b：开关、sw6[1]：开关、sw6[n]：开关、sw8[1]：开关、sw8[m]：开关、op[1]：运算放大器、op[n]：运算放大器、pd：光电二极管、lta[1]：锁存电路、lta[m]：锁存电路、ltb[1]：锁存电路、ltb[m]：锁存电路、bf[1]：缓冲电路、bf[m]：缓冲电路、n[1，1]：节点、n[m，1]：节点、n[1，n]：节点、n[m，n]：节点、nr[1]：节点、nr[m]：节点、nb[1]：节点、nb[n]：节点、ns：节点、dt：数据、sa：结构体、scl1：划分线、scl2：划分线、100：神经网络、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、364：绝缘体、366：导电体、402：绝缘体、404：绝缘体、500：晶体管、503：导电体、503a：导电体、503b：导电体、510：绝缘体、512：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、530c1：氧化物、530c2：氧化物、540：导电体、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、546：导电体、548：导电体、550：绝缘体、552：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、600：电容元件、600a：电容元件、600b：电容元件、610：导电体、611：导电体、612：导电体、620：导电体、630：绝缘体、631：绝缘体、650：绝缘体、651：绝缘体、691：绝缘体、692：绝缘体、693：绝缘体、700：光电转换元件、700a：光电转换元件、701：绝缘体、741：导电体、742：导电体、743：导电体、751：绝缘体、752：绝缘体、753：绝缘体、754：绝缘体、755：绝缘体、756：绝缘体、765a：层、765b：层、767a：层、767b：层、767c：层、767d：层、767e：层、771：遮光层、772：光学转换层、773：微透镜阵列、4510：封装衬底、4511：封装衬底、4520：玻璃盖板、4521：透镜盖、4530：粘合剂、4535：透镜、4540：凸块、4541：连接盘、4550：图像传感器芯片、4551：图像传感器芯片、4560：电极焊盘、4561：电极焊盘、4570：引线、4571：引线、4590：ic芯片、4700：电子构件、4702：印刷电路板、4704：安装衬底、4710：半导体装置、4711：模子、4712：连接盘、4713：电极焊盘、4714：引线、4730：电子构件、4731：插板、4732：封装衬底、4733：电极、4735：半导体装置、4800：半导体晶片、4800a：芯片、4801：晶片、4801a：晶片、4802：电路部、4803：空隙、4803a：空隙、5200：便携式游戏机、5201：框体、5202：显示部、5203：按钮、5300：台式信息终端、5301：主体、5302：显示器、5303：键盘、5500：信息终端、5510：框体、5511：显示部、5600：tv、5650：天线、5670：电波塔、5675a：电波、5675b：电波、5680：广播电台、5700：汽车、5800：电冷藏冷冻箱、5801：框体、5802：冷藏室门、5803：冷冻室门、5900：信息终端、5901：框体、5902：显示部、5903：操作按钮、5904：表把、5905：表带、6100：扩展装置、6101：框体、6102：盖子、6103：usb连接器、6104：基板、6105：芯片、6106：控制器芯片、6140：机器人、6141a：触觉传感器、6141b：触觉传感器、6141c：触觉传感器、6141d：触觉传感器、6141e：触觉传感器、6150：工业机器人、6151：功能部、6152：控制部、6153：驱动轴、6154：驱动轴、6155：驱动轴、6240：数码相机、6241：框体、6242：显示部、6243：操作按钮、6244：快门按钮、6246：透镜、6300：视频摄像机、6301：第一框体、6302：第二框体、6303：显示部、6304：操作键、6305：透镜、6306：连接部、6431：框体、6432：显示部、6433：掌纹读取部、6434：布线、6435：手、6900：警报器、6901：感测器、6902：接收器、6903：发送器、6904：传感器电路、6905：通风孔、6906：操作键、6907：显示部、6908：操作键、6909：操作键、6910：布线、6911：扬声器、
6912：照明装置、7500：固定式游戏机、7520：主体、7522：控制器。