一种全局栅和局域栅协同调控的神经突触器件及其制备方法

技术特征：
1.一种全局栅和局域栅协同调控的神经突触器件，其特征在于，包括：衬底；背栅电极，形成在所述衬底上，铺满整个衬底，作为全局栅；背栅介质层，形成在所述背栅电极上；沟道层，其为二维半导体材料，形成在所述背栅介质层上；源电极和漏电极，形成在所述沟道层两侧；顶栅介质层，覆盖上述结构；顶栅电极，形成在所述顶栅介质层上，覆盖部分沟道区，作为局域栅，通过分别仅对局域栅施加正向电压，仅对全局栅施加正向电压，或对局域栅和全局栅共同施加正向电压，使得器件实现不等同权重的神经突触可塑性，获得特异性调制功能，实现多维复杂信息的传输。2.根据权利要求1所述的全局栅和局域栅协同调控的神经突触器件，其特征在于，所述背栅介质层或所述顶栅介质层为hfo2，zro2，tio2。3.根据权利要求1所述的全局栅和局域栅协同调控的神经突触器件，其特征在于，所述局域栅的长度为2μm～10μm；宽度为1μm～9μm。4.根据权利要求1所述的全局栅和局域栅协同调控的神经突触器件，其特征在于，所述二维半导体材料为mos2，ws2，res2，hfs2。5.根据权利要求1所述的全局栅和局域栅协同调控的神经突触器件，其特征在于，所述二维半导体材料的厚度为1nm～10nm。6.一种全局栅和局域栅协同调控的神经突触器件制备方法，其特征在于，包括以下步骤：在衬底上形成背栅电极，使其铺满整个衬底，作为全局栅；在所述背栅电极上形成背栅介质层；在所述背栅介质层上形成二维半导体材料，作为沟道层；在所述沟道层两侧形成源电极和漏电极；在上述结构上覆盖顶栅介质层；在所述顶栅介质层上形成顶栅电极，使之覆盖部分沟道区，作为局域栅，通过分别仅对局域栅施加正向电压，仅对全局栅施加正向电压，或对局域栅和全局栅共同施加正向电压，使得器件实现不等同权重的神经突触可塑性，获得特异性调制功能，实现多维复杂信息的传输。7.根据权利要求6所述的全局栅和局域栅协同调控的神经突触器件制备方法，其特征在于，所述背栅介质层或所述顶栅介质层为hfo2，zro2，tio2。8.根据权利要求6所述的全局栅和局域栅协同调控的神经突触器件制备方法，其特征在于，所述局域栅的长度为2μm～10μm；宽度为1μm～9μm。9.根据权利要求6所述的全局栅和局域栅协同调控的神经突触器件制备方法，其特征在于，
所述二维半导体材料为mos2，ws2，res2，hfs2。10.根据权利要求6所述的全局栅和局域栅协同调控的神经突触器件制备方法，其特征在于，所述二维半导体材料的厚度为1nm～10nm。

技术总结
本发明公开一种全局栅和局域栅协同调控的神经突触器件及其制备方法。该全局栅和局域栅协同调控的神经突触器件，包括：衬底；背栅电极，形成在所述衬底上，铺满整个衬底，作为全局栅；背栅介质层，形成在所述背栅电极上；沟道层，其为二维半导体材料，形成在所述背栅介质层上；源电极和漏电极，形成在所述沟道层两侧；顶栅介质层，覆盖上述结构；顶栅电极，形成在所述顶栅介质层上，覆盖部分沟道区，作为局域栅，通过分别仅对局域栅施加正向电压，仅对全局栅施加正向电压，或对局域栅和全局栅共同施加正向电压，使得器件实现不等同权重的神经突触可塑性，获得特异性调制功能，实现多维复杂信息的传输。的传输。的传输。


技术研发人员：孟佳琳 王天宇 陈琳 孙清清 张卫
受保护的技术使用者：复旦大学
技术研发日：2022.08.04
技术公布日：2022/10/18