叠构结构及触控感应器的制作方法

1.本发明关于一种叠构结构，尤指一种包含纳米银线层的叠构结构。本发明也关于一种触控感应器，尤指一种包含上述叠构结构的触控感应器。


背景技术：

2.包含纳米银线及金属层的叠构结构可应用于触控感测器中。传统上的叠构结构中，纳米银线的表面会有保护层覆盖着，其材质为不具导电性的树酯，主要提供防刮伤、防止纳米银线剥落及提高纳米银线与基材的附着性等功能，且此保护层会永久留在纳米银线表面与基板上，故为了满足触控感测器在可视区中光学特性的需求，保护层须具备高穿透、低雾度、低b*的光学特性。
3.一般保护层因永久留在纳米银线表面上，其保护层厚度对于蚀刻工艺中的纳米银线蚀刻效率扮演重要的关键因素，且对于蚀刻液的选择性要求较高，不具导电性的保护层材质易使得接触阻抗提高，以及对于静电放电(electrostatic discharge,esd)抑制能力不佳。


技术实现要素：

4.为改善先前技术的叠构结构中，使用不具导电性的树酯所造成的接触阻抗提高，以及对于esd抑制能力不佳的问题，本发明提供新颖的叠构结构及触控感应器。
5.为达上述目的及其他目的，本发明提供一种叠构结构，包含：
6.一基材；
7.一纳米银线层，其设置于该基材之上；以及
8.一金属层，其设置于该纳米银线层之上，
9.其中，该纳米银线层包含：
10.多个纳米银线；以及
11.铟锡氧化物，其覆盖该多个纳米银线，
12.其中，该纳米银线层的区间厚度：铟锡氧化物的厚度的比例介于2.35～24之间。
13.上述的叠构结构，其中，该纳米银线层的区间厚度可介于40～120nm之间。
14.上述的叠构结构，其中，该纳米银线层中所包含铟锡氧化物的厚度可介于5～17nm之间。
15.上述的叠构结构，其中，该纳米银线层的表面电阻可为5～100ops。
16.上述的叠构结构，其中，可进一步包含：
17.一第二纳米银线层，其设置于该基材之下；以及
18.一第二金属层，其设置于该第二纳米银线层之下，
19.其中，该第二纳米银线层包含：
20.多个纳米银线；以及
21.铟锡氧化物，其覆盖该多个纳米银线，
22.其中，该第二纳米银线层的区间厚度：铟锡氧化物的厚度的比例介于2.35～24之间。
23.为达上述目的及其他目的，本发明也提供一种触控感测器，包含：
24.上述的叠构结构。
25.上述的触控感测器，其中，该触控感测器中所包含的叠构结构中的该纳米银线层及该金属层可被图案化。
26.上述的触控感测器，其中，该触控感测器可包含2层上述的叠构结构，且其中该纳米银线层及该金属层可被图案化。
27.上述的触控感测器，其中，该触控感测器中所包含的叠构结构中的该纳米银线层、该第二纳米银线层、该金属层及该第二金属层可被图案化。
28.本发明的叠构结构及触控感应器，可在不影响光学情况下能降低接触阻抗、抑制esd影响及提升可靠度分析(reliability analysis,ra)下的耐受性。
附图说明
29.图1为本发明实施例1的叠构结构的示意图。
30.图2为本发明实施例2的叠构结构的示意图。
31.图3为本发明实施例3的触控感测器及其制备流程的示意图。
32.图4为本发明实施例4的触控感测器及其制备流程的示意图。
33.图5为本发明实施例5的触控感测器及其制备流程的示意图。
34.其中，附图标记：
35.10 叠构结构
36.10
’ꢀ
叠构结构
37.11 基材
38.11
’ꢀ
基材
39.12 纳米银线层
40.12
’ꢀ
纳米银线层
41.13 金属层
42.13
’ꢀ
金属层
43.20 叠构结构
44.22 第二纳米银线层
45.23 第二金属层
46.30 触控感测器
47.31 光阻
48.32 操作区域
49.33 走线区域
50.34 第二光阻
51.40 触控感测器
52.41 光阻
53.42 操作区域
54.43 走线区域
55.44 第二光阻
56.45 第三光阻
57.46 操作区域
58.47 走线区域
59.48 第四光阻
60.49 第一覆盖层
61.49
’ꢀ
第二覆盖层
62.50 触控感测器
63.51 光阻
64.52 操作区域
65.53 走线区域
66.54 第二光阻
67.rx 感应电极
68.tx 驱动电极
具体实施方式
69.以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的其他优点与功效。本发明也可通过其他不同的具体实施例加以实施或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
70.除非文中另有说明，否则说明书及所附权利要求书中所使用的单数形式“一”及“该”包括复数含义。
71.除非文中另有说明，否则说明书及所附权利要求书中所使用的术语“或”包括“及/或”的含义。
72.实施例1
73.图1为本发明实施例1的叠构结构10的示意图。如图1所示，实施例1的叠构结构10包含：一基材11；一纳米银线层12，其设置于该基材11之上；以及一金属层13，其设置于该纳米银线层12之上，其中，该纳米银线层12包含：多个纳米银线部分；以及铟锡氧化物，其覆盖该多个纳米银线。
74.实施例1的叠构结构中，纳米银线层的区间厚度：铟锡氧化物的厚度的比例为8(40nm:5nm)，但本发明并不限于此，该比例只要介于2.35～24之间即可。本文中，纳米银线层的区间厚度是指纳米银线层的总体厚度，其包含多个纳米银线部分及铟锡氧化物。
75.实施例1的叠构结构中，基材的材料选用pet，但本发明并不限于此，其他合适的材料包含但不限于：cop、cpi及utg。
76.实施例1的叠构结构中，纳米银线层的区间厚度为40nm，但本发明并不限于此，较佳地，纳米银线层的区间厚度介于40～120nm之间。
77.实施例1的叠构结构中，纳米银线层的表面电阻控制在50ops，但本发明并不限于此，较佳地，纳米银线层的表面电阻介于5～100ops之间。
78.实施例1的叠构结构中，金属层的材料选用铜，但本发明并不限于此，其他合适的材料包含但不限于：钼及铝。
79.实施例1的叠构结构可通过下列流程制备，但本发明并不限于此：
80.(1)取一基材；
81.(2)于该基材上涂布纳米银线；
82.(3)将铟锡氧化物溅镀在经涂布纳米银线的基材上，以形成一纳米银线层；以及
83.(4)于该纳米银线层上方覆盖一金属层。
84.实施例2
85.图2为本发明实施例2的叠构结构20的示意图。如图2所示，实施例2的叠构结构与实施例1的叠构结构同样地包含：一基材11；一纳米银线层12，其设置于该基材11之上；以及一金属层13，其设置于该纳米银线层12之上，其中，该纳米银线层12包含：多个纳米银线；以及铟锡氧化物，其覆盖该多个纳米银线。
86.相较于实施例1，实施例2的叠构结构20进一步包含：一第二纳米银线层22，其设置于该基材11之下；以及一第二金属层23，其设置于该第二纳米银线层22之下，其中，该第二纳米银线层22包含：多个纳米银线；以及铟锡氧化物，其覆盖该多个纳米银线。
87.实施例2的叠构结构20中，第二纳米银线层22的区间厚度：铟锡氧化物的厚度的比例、第二纳米银线层22的区间厚度以及第二金属层23的材料与实施例1的纳米银线层12以及金属层13相同，于此不再赘述。
88.实施例2的叠构结构20中，第二纳米银线层22及第二金属层23可以依照上述实施例1中所示例的方法制备。
89.实施例3
90.图3为本发明实施例3的触控感测器30及其制备流程的示意图。如图3所示，实施例3的触控感测器30包含如实施例1所述的叠构结构10，且该叠构结构10被图案化，以符合触控感测器的需求。
91.如图3所示，实施例3的触控感测器30的制备流程包含：
92.1.取实施例1的叠构结构10；
93.2.涂布光阻31与光蚀刻，其中通过所涂布的光阻31的图案于该叠构结构10中定义位于中心的操作区域32以及位于二侧的走线区域33；
94.3.蚀刻金属层13；
95.4.去除光阻31；
96.5.蚀刻纳米银线层12；
97.6.涂布第二光阻34；
98.7.第二次光蚀刻；
99.8.第二次蚀刻金属层13；以及
100.9.去除第二光阻34，以完成实施例3的触控感测器30。
101.实施例4
102.图4为本发明实施例4的触控感测器40及其制备流程的示意图。如图4所示，实施例4的触控感测器40包含二层如实施例1所述的叠构结构10、10’，且该等叠构结构10、10’被图案化，以符合触控感测器的需求。
103.如图4所示，实施例4的触控感测器40的制备流程包含：
104.1-1.取实施例1的叠构结构10；
105.1-2.涂布光阻41与光蚀刻，其中通过所涂布的光阻41的图案于该叠构结构10中定义位于中心的操作区域42以及位于二侧的走线区域43；
106.1-3.蚀刻金属层13；
107.1-4.去除光阻41；
108.1-5.蚀刻纳米银线层12；
109.1-6.涂布第二光阻44；
110.1-7.第二次光蚀刻；
111.1-8.第二次蚀刻金属层13；
112.1-9.去除第二光阻44，以完成实施例4的触控感测器40中的驱动电极tx；
113.2-1.取另一实施例1的叠构结构10’；
114.2-2.涂布第三光阻45与光蚀刻，其中通过所涂布的第三光阻45的图案于该叠构结构10’中定义位于中心的操作区域46以及位于二侧的走线区域47；
115.2-3.蚀刻金属层13’；
116.2-4.去除第三光阻45；
117.2-5.蚀刻纳米银线层12’；
118.2-6.涂布第四光阻48；
119.2-7.第二次光蚀刻；
120.2-8.第二次蚀刻金属层13’；
121.2-9.去除第四光阻48，以完成实施例4的触控感测器40中的感应电极rx；
122.3.分别于步骤1-9所制得的驱动电极tx及步骤2-9所制得的感应电极rx上设置第一覆盖层49及第二覆盖层49’，以及叠合经设置第一覆盖层49及第二覆盖层49’的驱动电极tx及感应电极rx，以完成实施例4的触控感测器40。
123.实施例5
124.图5为本发明实施例5的触控感测器50及其制备流程的示意图。如图5所示，实施例5的触控感测器50包含如实施例2所述的叠构结构20，且该叠构结构20被图案化，以符合触控感测器的需求。
125.如图5所示，实施例5的触控感测器50的制备流程包含：
126.1.取实施例2的叠构结构20；
127.2.双面涂布光阻51与光蚀刻，其中通过所涂布的光阻51的图案于该叠构结构20中定义位于中心的操作区域52以及位于二侧的走线区域53；
128.3.蚀刻金属层13及第二金属层23；
129.4.去除光阻51；
130.5.蚀刻纳米银线层12及第二纳米银线层22；
131.6.双面涂布第二光阻54；
132.7.第二次光蚀刻；
133.8.第二次蚀刻金属层13及第二金属层23；以及
134.9.去除第二光阻54，以完成实施例5的触控感测器50。
135.比较例1
136.为对照本发明的叠构结构中的纳米银线层中所包含的铟锡氧化物对于该叠构结构的抑制esd能力的影响，比较例1依照实施例1所述制备叠构结构，但将纳米银线层中所包含的铟锡氧化物替换为传统的不具导电性的树脂压克力树脂。
137.测试例1
138.测试例1分别取实施例1及比较例1的叠构结构，经去除金属层后，以利用静电放电模拟装置对经去除金属层的实施例1与比较例1的叠构结构进行静电轰击，若叠构结构的抗静电能力较好，则静电轰击造成的损伤较小(阻值变化较小)，反之，若叠构结构的抗静电能力较差，则静电轰击造成的损伤较大，使叠构结构的阻值上升甚至造成其中所包含的纳米银线断裂。
139.测试例1的测试结果如下列表1所示(测量单位为ohm)：
140.表1
[0141][0142]
由表1的测试结果可见，实施例1的叠构结构的抗静电放电(electrostatic discharge,esd)能力明显优于比较例1，其由于实施例1的叠构结构的纳米银线层中使用了铟锡氧化物来取代传统的不具导电性的树脂所致。
[0143]
测试例2
[0144]
测试例2依实施例1所示的方式设置叠构结构，但将纳米银线层的区间厚度控制在40nm，且将纳米银线层的表面电阻控制在50ops。测试例2中，各样本的差异仅在于纳米银线层的区间厚度：铟锡氧化物的厚度的比例。
[0145]
表2
[0146][0147]
如表2所示，在纳米银线层的区间厚度相同的情况下，铟锡氧化物的厚度只要大于5nm即可提供良好的抗静电放电(electrostatic discharge,esd)能力。进一步考量铟锡氧化物的厚度对于该叠构结构的可视性的影响，当铟锡氧化物的厚度介于5nm～17nm之间时，可兼顾良好的抗静电放电(electrostatic discharge,esd)能力以及可视性，若铟锡氧化物的厚度大于17nm，将对于可视性产生不良的影响。
[0148]
整体而言，本发明的叠构结构中该纳米银线层的区间厚度介于40～120nm之间，且
铟锡氧化物的厚度介于5nm～17nm。因此，本发明的叠构结构中该纳米银线层的区间厚度：铟锡氧化物的厚度的比例介于40:17～120:5，即2.35～24之间。
[0149]
综合上述，本发明的叠构结构及触控感应器至少具有下列优异的技术效果：
[0150]
1.本发明的叠构结构的纳米银线层中使用了铟锡氧化物来取代传统的不具导电性的树脂，使其蚀刻液选择性较容易，使其可于金属的蚀刻工艺中，使用可蚀刻金属层，但不会伤害到纳米银线及铟锡氧化物的蚀刻液，并于纳米银线及铟锡氧化物的蚀刻液的蚀刻工艺中，使用可蚀刻纳米银线及铟锡氧化物的蚀刻液，但不会蚀刻金属层的蚀刻液。
[0151]
2.通过纳米银线所构成的网络的延展特性并结合铟锡氧化物连续导电的特性，使本发明的叠构结构可在不影响光学情况下能降低接触阻抗、抑制esd影响及提升可靠度分析下的耐受性。
[0152]
3.因应现今市场主流铟锡氧化物导电薄膜，在不过于影响改变产线工艺状态下，可快速将纳米银线薄膜技术导入现有的铟锡氧化物光学薄膜工艺，结合两种材料优势同时能拥有更佳的光学及导电特性。
[0153]
上述实施例仅例示性说明本发明，而非用于限制本发明。本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如后述的权利要求书所载。