一种高光谱用红外探测器读出电路的制作方法

1.本发明属于高光谱用红外探测器读出电路设计领域，涉及一种高光谱用红外探测器读出电路，具体涉及一种具有任意行选择功能和每行增益独立配置功能的高光谱用红外探测器读出电路，用于满足高光谱探测器的需求。


背景技术：

2.高光谱遥感是窄波段连续的光谱通道对地物持续遥感成像的技术，它是在光谱学的基础上发展起来的。相对于传统遥感技术，高光谱成像光谱仪成像通道更多，能获得更多的光谱空间信息来提高识别能力，在环境监测、大气探测、地球资源普查、自然灾害、天文观测等诸多领域中得到广泛的应用。
3.例如，高光谱综合观测卫星可用于获取从紫外到长波红外谱段的高光谱分辨率遥感数据。高光谱设备通过高数量光谱通道来成像。同其他常用的遥感手段相比，成像光谱获得的数据具有波段多、光谱分辨率和空间分辨率高等特点。高数量光谱通道一般有几十个到上百个覆盖连续的光谱的通道，例如高光谱探测器有256个谱段；高光谱分光在关注的波段范围内具有高分辨率，通常为纳米数量级。
4.高光谱成像原理如图1所示。探测器在行方向上分为n个光谱维度，对应读出电路由n行。每个光谱维度波段不同，所携带的地物信息不同，根据不同波段的信息最终判断目标性质。应用于高光谱成像的读出电路，光谱维度决定了读出电路阵列的行数。
5.由于分光引起的某些行的光谱信息比较重要，读出电路要有任意行选择的功能；由于通常高光谱探测器具有高分辨率，即每行波段窄，且由于每行携带的光谱信息不同，光电流不同，因此读出电路需要多级增益，且每行可单独配置增益。
6.传统的方式将电路数据信息传送到成像电路，读出电路需要将每行信息下的任意增益数据都传送给成像电路，由成像电路对每行数据进行筛选处理，成像电路的设计难度增加。本专利提供一种方法，将行任选功能和每行增益独立配置功能在读出电路内完成，降低了读出电路的帧频，降低了成像电路的复杂度。


技术实现要素：

7.本发明要解决的技术问题是克服上述现有技术的不足，提供一种高光谱用红外探测器读出电路，具体为一种具有任意行选择功能和每行增益独立配置功能的高光谱用红外探测器读出电路，通过行任选电路以及每行增益独立配置电路的设计，解决了跳行信息输出和不同行增益配置的问题，满足高光谱探测器的需求。
8.本发明是通过如下技术方案实现的：
9.一种高光谱用红外探测器读出电路，包括行任选电路以及每行增益独立配置电路；所述行任选电路包括：计数器、译码器、串并转换电路、行选地址存储电路、行选择电路、触发脉冲产生电路、第一级逻辑电路、锁存器以及第二级逻辑电路。
10.所述计数器的输出接译码器的输入；所述串并转换电路的输入端接用户输入，其
输出接行选地址存储电路以及增益地址存储电路；所述行选地址存储电路的输出与行选默认输入一同接至行选择电路，行选择电路输出接第一级逻辑电路；所述译码器的输出接第一级逻辑电路；第一级逻辑电路将行选择电路的输出与译码器的输出一同进行逻辑计算后，将计算结果通过触发脉冲产生电路所生成的脉冲反馈到计数器的使能引脚ena上；所述第一级逻辑电路的输出接锁存器，锁存器的输出接第二级逻辑电路；所述第二级逻辑电路的输出接至像元阵列。
11.所述每行增益独立配置电路包括：增益地址存储电路以及增益选择电路；所述的增益地址存储电路输出接增益选择电路；增益选择电路的另一个输入为增益默认输入。
12.进一步地，所述第一级逻辑电路包括逻辑加运算和逻辑异或/同或运算；所述第一级逻辑电路用于对用户输入信息与译码器结果进行逻辑计算，当译码到某一行时，第一级逻辑电路判断该行是否被用户选择，若该行被选择，则第一级逻辑电路发出指令，通过触发脉冲产生电路生成的触发脉冲，命令计数器停止计数，计数器将保持当前计数；若该行未被选择，则计数器继续计数，直到找到用户指定行。
13.进一步地，所述第二级逻辑电路为逻辑门电路，用于将行选结果与外部时序进行计算，满足时序要求时，所述第二级逻辑电路将计算的结果送入像元阵列。
14.进一步地，所述译码器的输入与计数器的输出连接，用于对计数数值进行译码，随着计数的增加或减少，所述译码器顺序输出高电平。
15.进一步地，所述触发脉冲产生电路包括开关阵列和逻辑运算模块，所述触发脉冲产生电路生成的触发脉冲信号反馈到计数器使能端，控制计算器保持或计数。
16.所述的锁存器，当外部信号来临时，锁存器在line_pulse信号的控制下，将所述第一级逻辑电路的计算结果保存下来，并传递给所述第二级逻辑电路。
17.进一步地，所述增益选择电路用于将增益默认输入和增益地址存储电路的值进行选择并输出至像元；所述的行选择电路作用是对行选地址存储电路和行选默认输入进行选择，并送入第一级逻辑电路进行运算。
18.进一步地，行选默认输入和增益默认输入的作用在于，当用户输入为缺省值时，行选和每行增益选择可以通过默认值进行控制。
19.进一步地，所述计数器的输入引脚包括时钟引脚clk、清零引脚clr以及使能引脚ena；每个时钟引脚clk的下降沿或上升沿来临，所述计数器计数一次；使能引脚ena有效时，所述计数器保持当前计数。
20.进一步地，所述锁存器的同步信号line_pulse滞后于主时钟mc，用于避免mc下降沿处产生的毛刺进入像元阵列造成误触发。
21.进一步地，所述高光谱用红外探测器读出电路的数据输出采样为行读出的方式，用户向电路送入行读出信号line_pulse，每当line_pulse来临时输出一行。
22.进一步地，在时序上，积分结束后，所述的行任选电路先进行电路的初始配置，初始配置结束后，寻址第一行的位置。行任选电路找到用户设定的第一行地址后，将地址保存，并反馈给计数器停止计数，等待指令将行地址送入像元阵列。像元阵列得到地址信息后，打开相应的行开关，并将该行的所有列上的信息送入列级电路，完成列级数据采样。列上保存的数据在下一个行选信号作用下进行输出。
23.本发明的有益效果：
24.本发明的读出电路具有每行增益独立配置功能和行任意选择输出功能，通过行任选电路以及每行增益独立配置电路的设计，解决了跳行信息输出和不同行增益配置的问题，满足高光谱探测器的需求。本发明避免了将读出数据送入后续的成像电路，通过成像电路完成上述两种功能的行为，因此具有降低读出电路帧频以及减少成像电路的电路复杂度等优势，并增加了整机的可靠性。本发明经过用于实际的探测器组件进行成像验证，证实其行任选功能和每行增益独立配置功能的结果完全符合设计预期。
附图说明
25.图1是本发明高光谱应用场景示意图。
26.图2是本发明的行任选电路和每行增益独立配置电路的组成框图。
27.图3是本发明数据存储电路的设计原理框图。
28.图4是本发明行任选电路的原理图。
29.图5是本发明的读出电路工作流程图。
30.图6是本发明的电路时序图。
具体实施方式
31.实施例
32.一种高光谱用红外探测器读出电路具体实施，本例中，光谱维度有256个。
33.如图2所示，读出电路包括行任选电路以及每行增益独立配置电路；行任选电路包括计数器、译码器、串并转换电路、行选地址存储电路、行选择电路、触发脉冲产生电路、第一级逻辑电路、锁存器以及第二级逻辑电路；每行增益独立配置电路包括：增益地址存储电路以及增益选择电路。
34.图2为电路框架，图3和图4为图2的细化。图3中产生的q1,q2,q3
…
q256为行选择信息，当qn(n＝1，2，3
…
256)值为高电平时，表明第n行被选中需要输出；低电平时，表明第n行未被选中，不需要输出。另外，图3的q1-q256接至图4逻辑电路1的输入端。图3中的gn《0:2》(n为行地址，n＝1，2，3
…
256。《0:2》为每个像元的增益位数，共有6种可选增益)。
35.如图3所示，为存储电路设计原理图，该电路作用是产生最终的行选信息和增益选择信息。gn《0:2》(其中，n为1，2，3
…
256)直接连接至像元内部。q1,q2,q3
…
q256连接至如图4所示的逻辑电路1的输入端，经过图4的电路，连接至像元。在图3中，计数器计数后通过波形发生器产生使能信号ena1和ena2。在使能信号为高电平时，串并转换电路开始工作。本实施例中串并转换器有1024位，其中有256位行选地址位，有768位是增益选择位(每个像元有6档增益可选，每行需要3位的位数去控制。则256行需要768位。)使能信号ena1拉低后，串并转换器不在传递数据，保持当前值。寄存器单元在clk下降沿来临时将串并转换器的结果存储在寄存器单元内。电路允许不使用配置字(即无用户串口输入)时电路依然能工作。引脚gain《0:2》的作用是，如果增益选择模块选择gain《0:2》输出，则用户输入串口数据无效，电路的增益每行相同，增益具体值由引脚gain《0:2》决定。同理，行选择电路选择size时，电路的输出行由size决定，用户输入无效。当增益选择电路和行选择电路选择寄存器单元时，电路的增益与需要输出的行由用户输出的串行字决定。
36.如图4所示，为行任选电路原理图，由图可以看出，每行像元由一组电路控制，各个
行控制电路相同。控制电路由计数器、译码器单元、逻辑运算模块以及锁存器构成。译计数器位数与总行数有关，为二进制关系，对于256行的高光谱电路，计数器位数为8位。码器单元作用是对计数器的输出进行译码，可以是n输入与非门(或非门)构成，对所有行顺序寻址。译码器的输出有256位，每一位对应一行。计数器每增加一位，译码器的对应位输出高电平。图4中逻辑电路1为运算电路，作用是判断当前行是否是用户指定的行，当某行译码器单元输出高电平，但该行的qn为低电平，说明用户没有选中该行，计数器继续计数。当某行译码器单元输出为高电平，同时对应该行的qn也为高电平，这种情况说明该行需要输出，则开关阵列对应行开关打开，row_ena为高电平，计数器使能信号为高电平，计数器将停止工作，保持当前计数。line_pulse下降沿到来时，逻辑电路1中的信息将送入到锁存器内，同时，line_pulse脉冲将通过逻辑运算模块控制计数器的使能端，使计数器重新计数，寻找下一个有效行。逻辑电路2的作用是判断当前行是否为最后一行，若不是最后一行，则根据锁存器的结果打开指定行，若是最后一行，则最后一行输出后，将关闭所有像元的行选开关，锁存器内的数据将失效。
37.如图5和图6所示，为读出电路流程图和时序图，具体描述如下：
38.1)初始复位状态：读出电路积分完成后，读出电路需要将寄存器、开关阵列、时序电路进行复位，为读取做准备。
39.2)寻址第一个需要输出的行地址：时序发生器给计数器信号，计数器开始计数，每个时钟周期进行一次计数，每计数一次，行地址增加一行。逻辑电路对行地址进行判断，如果当前行没有被选中，下个时钟周期，计数器增加一位，送给逻辑电路进行判断，如果当前行被选中，则反馈电路反馈一个脉冲信号，传送给计数器，计数器收到该脉冲信号后，将停止计数。行脉冲信号到来，行信息被送入触发器，由逻辑电路计算后将行信息送入像元阵列。
40.3)列级电路取样：像元阵列收到行信息后，打开对应的行开关，此时该行上的数据信息与读出电路列级电路相连，并将信息传递到列级电容上。
41.4)数据输出：当行脉冲line_pulse再次到来后，读出电路输出级放大器将3)所述信号驱动输出。
42.例如，用户送入的行信息如图6所示，需要输出的行是第3行，第4行，第8行，第10行等。int下降沿来临后，读出电路进行初始化操作，将电路内部的寄存器，放大器等进行复位；复位后，进行初始行寻址的工作，当找到初始行第3行后，将打开这一行的行开关，像元内的信息将存入列级电容，随后进行下一行的寻址工作，找到第4行后等待指令。当电路外部引脚送入line_pulse脉冲信号后，即第一个line_pulse信号来临后，列放大器将存储的第3行信息送给输出放大器进行驱动输出，于此同时，电路进行第4行的采样和第8行的寻址工作，当下一个脉冲line_pulse信号来临后，电路输出第4行，同时进行第8行的采样工作，以此类推。