基于级联开关和响应筛选电路的APUF电路结构

基于级联开关和响应筛选电路的apuf电路结构
技术领域
1.本技术涉及物联网技术领域，尤其涉及一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数apuf电路结构。


背景技术：

2.随着物联网技术的发展，其安全问题逐渐成为关键，物理不可克隆函数(physical unclonable function，puf)是近年来提出的一种基于硬件的安全解决方案。puf利用集成电路在生产制造过程中产生的微小偏差，在电路中体现出来的传输延迟，电阻值等差异，提取出属于该电路实体特有的硬件特征。体现puf的这些物理特征需要首先向其输入激励(challenge)，激励信号经过puf电路实体转换成为特定的输出信号，称为响应(response)，输入激励和输出响应之间会经过什么变化是由puf电路实体的工艺偏差特性决定的。因此，若向不同的puf输入相同的激励，会得到不同的响应，这体现了硬件实体之间在物理上唯一特性，并且由于生产过程中的工艺偏差是难以复制的，利用这种原理的puf技术在理论上具有极高的安全性和不可克隆性。同时这种技术还具有消耗资源少，功耗低、能够长期储存等优点，无疑是目前最适应物联网安全应用的技术之一。
3.随着puf技术的不断发展，目前已经有很多种puf技术被提出。例如，静态随机存储器puf(static random access memory puf，srampuf)，环形振荡器puf(ring oscillator puf，ropuf)和仲裁puf(arbiter puf，apuf)。
4.其中，仲裁器puf(arbiter puf，apuf)是利用晶体管之间延迟不同原理的puf，这种puf结构具有结构设计简单、激励-响应空间较大的特点。在实际使用过程中，apuf由于其采用的触发器或锁存器的仲裁结构容易出现输出响应错误，造成puf稳定性降低的问题，一些针对稳定性改进的研究也引起了唯一性降低的问题；同时由于apuf较为简单的延迟结构，激励与响应间存在着线性关系，攻击者容易对其进行建模攻击。因此，研究如何在保证唯一性、均匀性前提下提升apuf的稳定性的问题和提升apuf的抗攻击性能的研究，都具有重要的价值，也是目前apuf研究的热点问题。


技术实现要素：

5.本技术旨在至少在一定程度上解决相关技术中的技术问题之一。
6.为此，本技术的第一个目的在于提出一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数apuf电路结构，通过分级实现交换行为，保证了整个级联开关路径对称性，达到提高唯一性的效果；设计了亚稳态检测电路，通过对响应产生过程中的亚稳态现象进行检测，达到提高稳定性效果。
7.为达上述目的，本技术第一方面实施例提出了一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数apuf电路结构，包括：
8.基于级联结构的多值apuf开关单元、亚稳态检测电路和apuf电路；
9.所述多值apuf开关单元包括将多个小交换单元进行级联形成三个交换级，每个所
述小交换单元内部和所述交换级之间的延时路径均相同，以使所述多值apuf开关单元内部所有的延时路径对称；
10.所述亚稳态检测电路与所述apuf电路的仲裁器连接，检测所述仲裁器的输出是否存在振荡情况，通过上升下降沿触发器将所述振荡情况转化为数字信息，并根据所述数字信息确定所述仲裁器响应是否稳定，通过所述亚稳态检测电路的筛选电路筛选不稳定响应。
11.本技术实施例的基于级联开关和响应筛选电路的仲裁物理不可克隆函数apuf电路结构，通过每个交换单元内部和交换级之间的相同延时路径、筛选后的输出响应来提升apuf电路的唯一性和稳定性，以及该种级联开关设计将多个小交换单元级联，形成三个交换级，从而使开关单元内部所有的延时路径对称，另外还包括亚稳态检测电路，通过检测puf仲裁器的输出是否存在振荡现象，筛选掉不稳定的输出响应，以此提升puf的稳定性。
12.可选地，在本技术的一个实施例中，所述亚稳态检测电路中的筛选电路输入端与所述仲裁器输出相连，所述筛选电路输入端向内分别与一个上升沿触发的触发器和一个下降沿触发的触发器相连，触发器的数字输入端输入高电平；
13.将所述上升沿触发的触发器和下降沿沿触发的触发器的值合并作为所述筛选电路的输出。
14.可选地，在本技术的一个实施例中，通过所述小交换单元的选择端选择所述交换单元内部的平行路径或交叉路径。
15.可选地，在本技术的一个实施例中，各个所述小交换单元之间由相同长度的导线相连。
16.可选地，在本技术的一个实施例中，所述小交换单元包括两个多路调制器mux组成，所述小交换单元的输入端分别与两个mux连接的导线长度相同。
17.可选地，在本技术的一个实施例中，在使用所述筛选电路时，获取所述仲裁器的输出值、上升沿触发器输出值和下降沿触发器输出值；或，
18.当所述仲裁器的输出值、上升沿触发器输出值和下降沿触发器输出值都为0时，则确定为稳定响应。
19.可选地，在本技术的一个实施例中，当所述仲裁器的输出值为零、上升沿触发器输出值和下降沿触发器输出值为1时，则确定为不稳定响应；或，
20.当所述仲裁器的输出值、上升沿触发器输出值和下降沿触发器输出值都为1时，则确定为不稳定响应。
21.本技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
22.本技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
23.图1为本技术实施例一所提供的一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数apuf电路结构的结构示意图；
24.图2为本技术实施例多级级联开关示意图；
25.图3为本技术实施例小交换单元示意图；
26.图4为本技术实施例亚稳态筛选电路示意图。
具体实施方式
27.下面详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本技术，而不能理解为对本技术的限制。
28.下面参考附图描述本技术实施例的基于级联开关和响应筛选电路的仲裁物理不可克隆函数apuf电路结构。
29.图1为本技术实施例一所提供的一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数apuf的结构示意图。
30.本技术针对现有的apuf和多值apuf在唯一性和稳定性方面的相关问题以及造成这些问题的原因之后，提出一种基于级联开关和响应筛选电路的apuf，通过每个交换单元内部和交换级之间的相同延时路径、筛选后的输出响应来提升apuf电路的唯一性和稳定性。该种级联开关设计将多个小交换单元级联，形成三个交换级，从而使开关单元内部所有的延时路径对称。该种亚稳态检测电路，通过检测puf仲裁器的输出是否存在振荡现象，筛选掉不稳定的输出响应，以此提升puf的稳定性。
31.如图1所示，该基于级联开关和响应筛选电路的仲裁物理不可克隆函数apuf电路结构包括：基于级联结构的多值apuf开关单元、亚稳态检测电路和apuf电路。
32.具体地，多值apuf开关单元包括将多个小交换单元进行级联形成三个交换级，每个小交换单元内部和交换级之间的延时路径均相同，以使所述多值apuf开关单元内部所有的延时路径对称。
33.在本技术实施例中，通过小交换单元的选择端选择交换单元内部的平行路径或交叉路径。
34.在本技术实施例中，各个小交换单元之间由相同长度的导线相连。
35.具体地，提出了基于级联结构的多值apuf开关单元，该结构主要将多个小交换单元级联，形成三个交换级，每个交换单元内部和交换级之间的延时路径均相同，从而使开关单元内部所有的延时路径对称；该结构使得多值apuf不需要屏蔽非对称路径保证唯一性，又可使用仲裁后处理方案提升puf稳定性，能让多值apuf同时具有较高稳定性和唯一性；基于多级级联结构的多值开关电路设计出唯一性稳定性较高的新型多值puf，并且研究通过亚稳态检测电路筛选不稳定响应，进一步提升稳定性。
36.多级级联开关示意图和电路图如图2所示，此开关电路由6个小交换单元组成，各个交换单元内部有“平行”(图中交换单元内部实线表示，如输入0-a，输入1-b)和“交叉”(图中交换单元内部虚线表示，如输入0-b，输入1-a)两种路径选择，通过交换单元选择端选择。各个开关单元间由相同长度的导线相连，这些等长的导线保证了在各个交换单元间信号经过相同长度的延迟路径.
37.从图2中可知，多级级联开关包含三级级联，第一级和第二级，第二级和第三级的四个输入输出节点之间的四条导线的长度均相同，如节点间导线a-e和节点间导线b-g长度相等，这种布线方式是为了让两级之间信号传播的路径长度相等，若小交换单元内部的延
迟路径长度一致,就可以保证多值开关电路输入端(输入0，输入1，输入2，输入3)和输出端(输出0，输出1，输出2，输出3)之间存在的所有信号传播路径的长度相等。因此信号传播路径长度不相等的问题就不复存在。
38.级联开关电路内部的小交换单元电路如图3所示，其结构与传统apuf开关电路基本一致，同样有两个二选一mux组成，区别在于小交换单元的输入端分别与两个mux连接的导线长度相同，这是为了使交换单元内“平行”和“交叉”的路径长度相同。这样保证了两个设计完全相同的小交换单元，无论输入激励是否相同，路径长度始终相等，即整个级联开关的每一级内部路径长度均相等。不同路径的延迟偏差就取决于工艺偏差，满足作为puf的基本要求。
39.具体地，亚稳态检测电路与apuf电路的仲裁器连接，检测仲裁器的输出是否存在振荡情况，通过上升下降沿触发器将振荡情况转化为数字信息，并根据数字信息确定仲裁器响应是否稳定，通过亚稳态检测电路的筛选电路筛选不稳定响应。
40.在本技术实施例中，亚稳态检测电路中的筛选电路输入端与所述仲裁器输出相连，筛选电路输入端向内分别与一个上升沿触发的触发器和一个下降沿触发的触发器相连，触发器的数字输入端输入高电平；将上升沿触发的触发器和下降沿沿触发的触发器的值合并作为筛选电路的输出。
41.在本技术实施例中，在使用筛选电路时，获取仲裁器的输出值、上升沿触发器输出值和下降沿触发器输出值；当仲裁器的输出值、上升沿触发器输出值和下降沿触发器输出值都为0时，则确定为稳定响应；或，当仲裁器的输出值为1、上升沿触发器输出值为1和下降沿触发器输出值为0时，则确定为稳定响应。
42.在本技术实施例中，当仲裁器的输出值为零、上升沿触发器输出值和下降沿触发器输出值为1时，则确定为不稳定响应；或，当仲裁器的输出值为1、上升沿触发器输出值为1和下降沿触发器输出值为0时，则确定为不稳定响应。
43.具体地，检测puf仲裁器的输出是否存在振荡现象，筛选掉不稳定的输出响应，以此提升puf的稳定性；通过上升下降沿触发器将亚稳态的振荡情况转化为数字信息；筛选电路输入端与仲裁器输出相连，输入端向内分别直接与一个上升沿触发的触发器和一个下降沿触发的触发器相连，触发器的输入d端直接输入高电平；将仲裁器的输出(r)，上升沿触发器输出(r0)和下降沿触发器输出(r1)的值合在一起作为筛选电路的输出。最终经过仲裁后处理和亚稳态检测的响应稳定性为99.24％，唯一性为48.05％，相比其他多值apuf有了较大提升。
44.具体地，亚稳态检测电路，通过对响应产生过程中的亚稳态现象进行检测，达到提高稳定性效果。
45.为了将多值apuf的输出响应中不稳定的响应筛选出来，可以使用如图4所示的亚稳态筛选电路，其基本原理是通过上升下降沿触发器将亚稳态的振荡情况转化为数字信息。图中筛选电路输入端与仲裁器输出相连，输入端向内分别直接与一个上升沿触发的触发器和一个下降沿触发的触发器相连，触发器的输入d端直接输入高电平。
46.将仲裁器的输出(r)，上升沿触发器输出(r0)和下降沿触发器输出(r1)的值合在一起作为筛选电路的输出，由(r，r0，r1)表示，其中后两位为亚稳态的检测位。在使用筛选电路时，当输出为(r，r0，r1)＝(0，0，0)时，说明两个触发器没有被触发，响应是稳定的；当
输出为(r，r0，r1)＝(0，1，1)时，响应中存在上升沿和下降沿，是亚稳态振荡的表现，此时响应为不稳定响应；当输出为(r，r0，r1)＝(1，1，0)时，说明只有上升沿触发器被触发，下降沿触发器未被触发，响应未产生振荡，此时输出了稳定的响应；当输出为(r，r0，r1)＝(1，1，1)时，可以看出响应输出存在振荡，响应是不稳定的。
47.由此，将多个小交换单元级联，形成三个交换级，每个交换单元内部和交换级之间的延时路径均相同，从而使开关单元内部所有的延时路径对称。该结构使得多值apuf不需要屏蔽非对称路径保证唯一性，又可使用仲裁后处理方案提升puf稳定性，能让多值apuf同时具有较高稳定性和唯一性。与此同时，本发明提出了亚稳态检测电路，检测puf仲裁器的输出是否存在振荡现象，筛选掉不稳定的输出响应，以此提升puf的稳定性。
48.本技术实施例的基于级联开关和响应筛选电路的仲裁物理不可克隆函数apuf电路结构，通过每个交换单元内部和交换级之间的相同延时路径、筛选后的输出响应来提升apuf电路的唯一性和稳定性，以及该种级联开关设计将多个小交换单元级联，形成三个交换级，从而使开关单元内部所有的延时路径对称，另外还包括亚稳态检测电路，通过检测puf仲裁器的输出是否存在振荡现象，筛选掉不稳定的输出响应，以此提升puf的稳定性。
49.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
50.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
51.流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本技术的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本技术的实施例所属技术领域的技术人员所理解。
52.在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(ram)，只读存储器(rom)，可擦除可编辑只读存储器(eprom或闪速存储器)，光纤装置，以及便携式光盘只读存
储器(cdrom)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
53.应当理解，本技术的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。
54.本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
55.此外，在本技术各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
56.上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本技术的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本技术的限制，本领域的普通技术人员在本技术的范围内可以对上述实施例进行变化、修改、替换和变型。