测试结构和测试方法与流程

技术特征：
1.一种测试结构，其特征在于，所述测试结构用于对闪存器件的浮栅缺陷进行检测，所述测试结构形成于衬底上，所述测试结构包括：掺杂区，所述掺杂区形成于所述衬底中，所述掺杂区从下而上依次包括第一掺杂区、第二掺杂区和第三掺杂区，所述衬底中掺杂有第一类型的杂质，所述第一掺杂区中掺杂有第二类型的杂质，所述第二掺杂区中掺杂有所述第一类型的杂质，所述第三掺杂区中掺杂有所述第二类型的杂质，所述第三掺杂区中形成有sti结构；浮栅，所述浮栅形成于所述衬底上方和所述sti结构之间，所述浮栅和所述衬底之间形成有栅介质层；控制栅，所述控制栅形成于所述浮栅上；从俯视角度观察，多个所述浮栅和多个所述控制栅位于所述第三掺杂区内，所述浮栅和所述控制栅为条形，所述浮栅和所述控制栅相互垂直，所述多个浮栅之间的间距相同，所述多个控制栅之间的间距相同；所述第三掺杂区内还形成有第一金属层和第二金属层，所述第一金属层和所述第二金属层位于所述多个浮栅和所述多个控制栅所占据的区域的两侧，所述多个控制栅的两端分别与所述第一金属层和所述第二金属层连接；所述第二掺杂区的面积大于所述第三掺杂区的面积，所述衬底上还形成有第三金属层和第四金属层，所述第三金属层与所述第二金属层连接，所述第四金属层与所述第二掺杂区连接且不与所述第三掺杂区接触。2.根据权利要求1所述的测试结构，其特征在于，所述第一掺杂区为所述闪存器件的漂移区，所述第二掺杂区为所述闪存器件的阱区，所述第三掺杂区为所述闪存器件的阈值电压调节区。3.根据权利要求2所述的测试结构，其特征在于，所述衬底上还包括元胞区域，所述元胞区域用于集成所述闪存器件，所述闪存器件的浮栅和所述测试结构的浮栅的关键尺寸相同，所述闪存器件的浮栅之间的距离与所述测试结构中浮栅之间的距离相同。4.根据权利要求3所述的测试结构，其特征在于，当通过所述测试结构对闪存器件的浮栅缺陷进行检测时，通过所述第三金属层输入高电平，通过所述第四金属层输入低电平。5.根据权利要求1至4任一所述的测试结构，其特征在于，所述闪存器件为nor闪存器件。6.一种测试方法，其特征在于，所述方法通过如权利要求1至5任一所述的测试结构执行，所述测试方法包括：通过所述测试结构的第三金属层输入高电平，通过所述测试结构的第四金属层输入低电平；测量所述测试结构的第二掺杂区的电流；根据所述第二掺杂区的电流确定闪存器件是否存在浮栅缺陷。7.根据权利要求6所述的方法，其特征在于，所述根据所述第二掺杂区的电流确定闪存器件是否存在浮栅缺陷，包括：检测所述第二掺杂区的电流是否高于目标电流；若所述第二掺杂区的电流高于所述目标电流，则确定所述闪存器件存在浮栅缺陷。

技术总结
本申请公开了一种测试结构和测试方法，该测试结构包括：形成于衬底中的第一掺杂区、第二掺杂区和第三掺杂区，第三掺杂区中形成有STI结构；浮栅，形成于衬底上方且在横向上位于STI结构之间，浮栅和衬底之间形成有栅介质层；控制栅，形成于浮栅上；多个浮栅和多个控制栅位于第三掺杂区内，浮栅和所述控制栅为条形；第三掺杂区内还形成有第一金属层和第二金属层，第一金属层和第二金属层位于多个浮栅和多个控制栅所占据的区域的两侧，多个控制栅的两端分别与第一金属层和第二金属层连接；衬底上还形成有第三金属层和第四金属层，第三金属层与第二金属层连接，第四金属层与第二掺杂区连接且不与第三掺杂区接触。接且不与第三掺杂区接触。接且不与第三掺杂区接触。


技术研发人员：杜怡行 王壮壮 王虎 顾林 姚春 杨耀华
受保护的技术使用者：华虹半导体（无锡）有限公司
技术研发日：2022.04.28
技术公布日：2022/8/30