面向通用SoC的JESD204B接口缓存结构及其数据传输方法

面向通用soc的jesd204b接口缓存结构及其数据传输方法
技术领域
1.本发明属于高速数据传输技术领域，具体涉及一种面向通用soc的jesd204b接口缓存结构及其数据传输方法。


背景技术：

2.jesd204b接口主要作为高速adc(模数转换器)和dac(数模转换器)的逻辑设备之间的数据接口，该接口遵从jesd204b协议标准。作为高速差分串行接口，jesd204b可实现高达12.5gbps的数据传输速率，又因该接口在芯片尺寸、pcb布局布线、功耗方面相较于传统的cmos、lvds具有相当的优势，目前已经成为高速adc和dac事实上的标准数据接口。相应地，为对接高速adc/dac的芯片，常使用fpga平台烧写jesd204b接口的硬件逻辑，目前相关技术较成熟。不同于fpga平台对jesd204b接口读写的数据通常采用硬件并行流水处理的方法，在通用soc(systemon chip，系统级芯片)平台上应用jesd204b接口时，为了保持足够的软件处理灵活性，对jesd204b接口读写的数据往往不会做过多的硬件处理，因此在通用soc平台上集成jesd204b接口首先要应对的挑战是庞大的数据传输；另外，通用soc平台还有内部互联结构和时钟域关系相对复杂的特点，多重因素导致目前面向通用soc平台的jesd204b接口技术的不成熟，存在数据传输易过载、数据处理速度低的问题。


技术实现要素：

3.为解决上述现有技术中存在的部分或全部技术问题，本发明提供了一种面向通用soc的jesd204b接口缓存结构及其数据传输方法。
4.在本发明的一个方面，提供了一种面向通用soc的jesd204b接口缓存结构，包括：ahb总线模块、通信连接于所述ahb总线模块的jesd204b接口发送端、通信连接于所述ahb总线模块的jesd204b接口接收端，所述jesd204b接口发送端通信连接于所述jesd204b接口接收端，其中：
5.所述jesd204b接口发送端包括发送端dma模块、发送端数据转换模块、fifo push模块、tx buffer模块、de-addressingfifo pop模块、发送端数据传输模块；所述jesd204b接口接收端包括接收端dma模块、接收端数据转换模块、fifo pop模块、rx buffer模块、addressing fifo push模块、接收端数据传输模块；
6.所述发送端dma模块与所述ahb总线模块交互并内置有内部存储器，所述发送端数据转换模块与所述ahb总线模块交互，所述fifo push模块通信连接于所述发送端数据转换模块，所述tx buffer模块通信连接于所述fifo push模块，所述de-addressingfifo pop模块通信连接于所述tx buffer模块和所述fifo push模块并且与所述ahb总线模块交互，所述发送端数据传输模块通信连接于所述de-addressingfifo pop模块；
7.所述接收端dma模块与所述ahb总线模块交互并内置有内部存储器，所述接收端数据转换模块与所述ahb总线模块交互，所述fifo pop模块通信连接于所述接收端数据转换模块，所述rx buffer模块通信连接于所述fifo pop模块，所述addressing fifo push模块
通信连接于所述rx buffer模块和所述fifo pop模块并且与所述ahb总线模块交互，所述接收端数据传输模块通信连接于所述addressing fifo push模块。
8.进一步地，在上述面向通用soc的jesd204b接口缓存结构中，所述发送端数据传输模块包含传输层、链路层和物理层，所述接收端数据传输模块包含传输层、链路层和物理层，所述发送端数据传输模块的物理层通信连接于所述接收端数据传输模块的物理层。
9.在本发明的另一个方面，提供了一种面向通用soc的jesd204b接口缓存结构的数据传输方法，包括：
10.步骤s1：发送端dma模块发起读传输，与de-addressingfifo pop模块交互数据传输信息，发送端数据转换模块转换数据位宽后将数据发送到fifo push模块，fifo push模块将数据以fifo形式发送到tx buffer模块；
11.步骤s2：fifo push模块向de-addressingfifo pop模块发出fifo控制信息以直接启动pop进程，tx buffer模块将数据以fifo形式发送到de-addressingfifo pop模块，de-addressingfifo pop模块将数据转换为有效数据和控制数据并发送到发送端数据传输模块；
12.步骤s3：发送端数据传输模块发送数据到接收端数据传输模块；
13.步骤s4：接收端数据传输模块发送数据到addressing fifo push模块，addressing fifo push模块整合数据，接收端dma模块发起写传输，与addressing fifo push模块交互数据传输信息，addressing fifo push模块将整合后数据以fifo形式发送到rx buffer模块；
14.步骤s5：addressing fifo push模块向fifo pop模块发出fifo控制信息以直接启动pop进程，rx buffer模块将数据以fifo形式发送到fifo pop模块，接收端数据转换模块将来自fifo pop模块的数据转换位宽后发送到ahb总线模块，接收端dma模块将数据写入到其内部存储器。
15.进一步地，在上述面向通用soc的jesd204b接口缓存结构的数据传输方法中，所述步骤s1包括：
16.s11：发送端dma模块通过ahb总线模块向de-addressingfifo pop模块发出数据传输请求；
17.s12：de-addressingfifo pop模块响应发送端dma模块的数据传输请求；
18.s13：发送端dma模块从其内部存储器存储数据的固定地址中读取设定大小的数据，通过ahb总线模块传输到发送端数据转换模块，开始一次读传输；
19.s14：发送端数据转换模块将所传输数据的位宽由总线位宽转换为匹配于jesd204b接口的数据位宽；
20.s15：转换位宽后的数据发送到fifo push模块，fifo push模块将数据以fifo形式写入tx buffer模块中。
21.进一步地，在上述面向通用soc的jesd204b接口缓存结构的数据传输方法中，在所述步骤s14中，转换后的数据位宽由有效数据位宽和控制数据位宽计算得出，有效数据位宽＝m*n*s，控制数据位宽＝m*3*s，数据位宽＝有效数据位宽 控制数据位宽＝(3 n)*m*s，其中，m为与jesd204b接口对接的adc/dac转换器的芯片应用的通道数、n为转换器的分辨率、s为每帧每转换器的采样次数。
22.进一步地，在上述面向通用soc的jesd204b接口缓存结构的数据传输方法中，所述步骤s2包括：
23.s21：fifo push模块发送fifo控制信息到de-addressingfifo pop模块，de-addressingfifo pop模块根据fifo控制信息启用tx buffer模块的数据读取使能，启动数据pop进程；
24.s22：de-addressingfifo pop模块以fifo形式从tx buffer模块读取数据；
25.s23：de-addressingfifo pop模块提取出所读取数据中的lsb低位控制数据，将数据转为有效数据和控制数据，完成一次读传输，其中，控制数据在所读取数据中的位宽根据jesd204b接口协议的cs参数配置确定为0到3；
26.s24：de-addressingfifo pop模块将有效数据和控制数据分别发送到发送端数据传输模块的传输层。
27.进一步地，在上述面向通用soc的jesd204b接口缓存结构的数据传输方法中，所述步骤s3包括：
28.发送端数据传输模块的传输层接收到数据后映射为帧，按照发送端数据传输模块的链路层和物理层、接收端数据传输模块的物理层和链路层的顺序，将帧数据发送到接收端数据传输模块的传输层进行解帧，解帧后的数据转为有效数据和控制数据。
29.进一步地，在上述面向通用soc的jesd204b接口缓存结构的数据传输方法中，所述步骤s4包括：
30.s41：接收端数据传输模块的传输层将解帧后的有效数据和控制数据发送到addressing fifo push模块，addressing fifo push模块将有效数据和控制数据进行整合，所述整合具体包括：将有效数据置于传输数据的高位，并根据jesd204b接口协议的cs参数配置确定控制数据的位宽为0～3，相应地将控制数据置于传输数据的lsb的0～3位；
31.s42：接收端dma模块通过ahb总线模块向addressing fifo push模块发出数据传输请求，addressing fifo push模块响应接收端dma模块的数据传输请求，开始一次写传输；
32.s43：addressing fifo push模块将整合后的数据以fifo形式发送到rx buffer模块。
33.进一步地，在上述面向通用soc的jesd204b接口缓存结构的数据传输方法中，所述步骤s5包括：
34.s51：addressing fifo push模块发送fifo控制信息到fifo pop模块，fifo pop模块根据fifo控制信息启用rx buffer模块的数据读取使能，启动数据pop过程；
35.s52、fifo pop模块以fifo形式从rx buffer模块读取数据，并将数据发送到接收端数据转换模块；
36.s53：接收端数据转换模块将所传输数据的由有效数据位宽和控制数据位宽组成的位宽转换为总线位宽，并将数据发送到ahb总线模块；
37.s54：接收端dma模块将ahb总线模块接收到的设定大小的数据写入到其内部存储器存储数据的固定地址，完成一次写传输。
38.与现有技术相比，本发明的面向通用soc的jesd204b接口缓存结构及其数据传输方法具有如下主要优点和有益效果：通过dma模块辅助jesd204b接口数据的存储和访问，并
同时配合缓存结构进行降速和选取数据，对于jesd204b接口的高速数据，不仅能有效降低数据过载的冲击，还提升数据处理速度，减少cpu占用，更好地配合soc内各部件的运行，为面向通用soc的jesd204b接口应用提供了一种可靠、可行且有效的数据缓存结构，有效解决了现有技术中数据传输易过载、数据处理速度低的问题。
附图说明
39.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
40.图1是本发明的面向通用soc的jesd204b接口缓存结构的构成框图。
41.图2是本发明的面向通用soc的jesd204b接口缓存结构中的发送端数据传输模块和接收端数据传输模块的数据传输示意图。
具体实施方式
42.为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
43.如图1和图2所示，本发明的面向通用soc的jesd204b接口缓存结构包括：ahb总线(advanced high-performance bus，先进高性能总线)模块、通信连接于ahb总线模块的jesd204b接口发送端、通信连接于ahb总线模块的jesd204b接口接收端，jesd204b接口发送端通信连接于jesd204b接口接收端，其中，jesd204b接口发送端包括发送端dma(direct memory access，直接存储访问)模块、发送端数据转换模块、fifo push模块(先进先出入队模块)、tx buffer模块(发送缓冲模块)、de-addressingfifo pop模块(直接寻址先进先出出队模块)、发送端数据传输模块；jesd204b接口接收端包括接收端dma模块、接收端数据转换模块、fifo pop模块(先进先出出队模块)、rx buffer模块(接收缓冲模块)、addressing fifo push模块(寻址先进先出入队模块)、接收端数据传输模块。
44.发送端dma模块与ahb总线模块交互并内置有内部存储器，发送端数据转换模块与ahb总线模块交互，fifo push模块通信连接于发送端数据转换模块，tx buffer模块通信连接于fifo push模块，de-addressingfifo pop模块通信连接于tx buffer模块和fifo push模块并且与ahb总线模块交互，发送端数据传输模块通信连接于de-addressingfifo pop模块。
45.接收端dma模块与ahb总线模块交互并内置有内部存储器，接收端数据转换模块与ahb总线模块交互，fifo pop模块通信连接于接收端数据转换模块，rx buffer模块通信连接于fifo pop模块，addressing fifo push模块通信连接于rx buffer模块和fifo pop模块并且与ahb总线模块交互，接收端数据传输模块通信连接于addressing fifo push模块。
46.发送端数据传输模块包含传输层、链路层和物理层，接收端数据传输模块包含传输层、链路层和物理层，发送端数据传输模块的物理层通信连接于接收端数据传输模块的
物理层。
47.本发明的面向通用soc的jesd204b接口缓存结构的数据传输方法包括：
48.步骤s1：发送端dma模块发起读传输，与de-addressingfifo pop模块交互数据传输信息，发送端数据转换模块转换数据位宽后将数据发送到fifo push模块，fifo push模块将数据以fifo形式发送到tx buffer模块；
49.步骤s2：fifo push模块向de-addressingfifo pop模块发出fifo控制信息以直接启动pop进程，tx buffer模块将数据以fifo形式发送到de-addressingfifo pop模块，de-addressingfifo pop模块将数据转换为有效数据和控制数据并发送到发送端数据传输模块；
50.步骤s3：发送端数据传输模块发送数据到接收端数据传输模块；
51.步骤s4：接收端数据传输模块发送数据到addressing fifo push模块，addressing fifo push模块整合数据，接收端dma模块发起写传输，与addressing fifo push模块交互数据传输信息，addressing fifo push模块将整合后数据以fifo形式发送到rx buffer模块；
52.步骤s5：addressing fifo push模块向fifo pop模块发出fifo控制信息以直接启动pop进程，rx buffer模块将数据以fifo形式发送到fifo pop模块，接收端数据转换模块将来自fifo pop模块的数据转换位宽后发送到ahb总线模块，接收端dma模块将数据写入到其内部存储器。
53.进一步地，所述步骤s1具体包括：
54.s11：发送端dma模块通过ahb总线模块向de-addressingfifo pop模块发出数据传输请求；
55.s12：de-addressingfifo pop模块响应发送端dma模块的数据传输请求；
56.s13：发送端dma模块从其内部存储器存储数据的固定地址中读取设定大小的数据，通过ahb总线模块传输到发送端数据转换模块，开始一次读传输；
57.s14：发送端数据转换模块将所传输数据的位宽由总线位宽转换为匹配于jesd204b接口的数据位宽，转换后的数据位宽可由有效数据位宽和控制数据位宽计算得出，其中，有效数据位宽根据jesd204b接口的链路参数决定，具体由与jesd204b接口对接的adc/dac转换器的芯片应用的通道数m、转换器的分辨率n、每帧每转换器的采样次数s决定，有效数据位宽由以下公式计算：
58.有效数据位宽＝m*n*s
59.控制数据位宽根据jesd204b协议中关于cs(每转换器每个样本的控制位宽)参数配置为0～3位，其中在soc上应用时为满足cs的最大配置数值应设定宽度取最大值3，即每段有效数据对应于3位控制数据，控制数据位宽由以下公式计算：
60.控制数据位宽＝m*3*s
61.根据上述两个公式可得到数据位宽的计算公式如下：
62.数据位宽＝有效数据位宽 控制数据位宽＝(3 n)*m*s
63.s15：转换位宽后的数据发送到fifo push模块，fifo push模块将数据以fifo形式写入tx buffer模块中。
64.进一步地，所述步骤s2具体包括：
65.s21：fifo push模块发送fifo控制信息到de-addressingfifo pop模块，de-addressingfifo pop模块根据fifo控制信息启用tx buffer的数据读取使能，启动数据pop进程；
66.s22：de-addressingfifo pop模块以fifo形式从tx buffer模块读取数据；
67.s23：de-addressingfifo pop模块提取出所读取数据中的lsb(最低有效位)控制数据，将数据转为有效数据和控制数据，完成一次读传输，其中，控制数据在所读取数据中的位宽根据jesd204b接口协议的cs参数配置确定为0到3；
68.s24：de-addressingfifo pop模块将有效数据和控制数据分别发送到发送端数据传输模块的传输层。
69.进一步地，所述步骤s3具体包括：发送端数据传输模块的传输层接收到数据后映射为帧，按照发送端数据传输模块的链路层和物理层、接收端数据传输模块的物理层和链路层的顺序，将帧数据发送到接收端数据传输模块的传输层进行解帧，解帧后的数据转为有效数据和控制数据。
70.进一步地，所述步骤s4具体包括：
71.s41：接收端数据传输模块的传输层将解帧后的有效数据和控制数据发送到addressing fifo push模块，addressing fifo push模块将有效数据和控制数据进行整合，所述整合具体包括：将有效数据置于传输数据的高位，并根据jesd204b接口协议的cs参数配置确定控制数据的位宽为0～3，相应地将控制数据置于传输数据的lsb的0～3位；
72.s42：接收端dma模块通过ahb总线模块向addressing fifo push模块发出数据传输请求，addressing fifo push模块响应接收端dma模块的数据传输请求，开始一次写传输；
73.s43：addressing fifo push模块将整合后的数据以fifo形式发送到rx buffer模块。
74.进一步地，所述步骤s5具体包括：
75.s51：addressing fifo push模块发送fifo控制信息到fifo pop模块，fifo pop模块根据fifo控制信息启用rx buffer模块的数据读取使能，启动数据pop过程；
76.s52、fifo pop模块以fifo形式从rx buffer模块读取数据，并将数据发送到接收端数据转换模块；
77.s53：接收端数据转换模块将所传输数据的由有效数据位宽和控制数据位宽组成的位宽转换为总线位宽，并将数据发送到ahb总线模块；
78.s54：接收端dma模块将ahb总线模块接收到的设定大小的数据写入到其内部存储器存储数据的固定地址，完成一次写传输。
79.本发明的面向通用soc的jesd204b接口缓存结构及其数据传输方法，通过dma模块辅助jesd204b接口数据的存储和访问，并同时配合缓存结构进行降速和选取数据，对于jesd204b接口的高速数据，不仅能有效降低数据过载的冲击，还提升数据处理速度，减少cpu占用，更好地配合soc内各部件的运行，为面向通用soc的jesd204b接口应用提供了一种可靠、可行且有效的数据缓存结构，有效解决了现有技术中数据传输易过载、数据处理速度低的问题。
80.需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一
个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。此外，本文中“前”、“后”、“左”、“右”、“上”、“下”均以附图中表示的放置状态为参照。
81.还需要说明的是，以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明技术方案的精神和范围。