信号处理方法、电子设备、计算机可读介质与流程

1.本公开涉及计算机技术领域，特别涉及一种信号处理方法、一种电子设备、一种计算机可读介质。


背景技术：

2.常见的时频变换包括离散傅里叶变换(dft，discrete fourier transform)、离散余弦变换(dct，discrete cosine transform)、快速傅里叶变换(fft，fast fourier transform)、z变换(czt，chirp z-transform)等。
3.在一些相关技术中，采用传统的高效率时频变换装置实现时频变换的灵活性较差。


技术实现要素：

4.本公开提供一种信号处理方法、一种电子设备、一种计算机可读介质。
5.第一方面，本公开提供了一种信号处理方法，包括：
6.根据时频变换类型确定变换核矩阵；
7.将所述变换核矩阵映射到众核芯片的多个处理核；
8.将时域信号映射到多个所述处理核，以使多个所述处理核根据所述变换核矩阵与所述时域信号确定所述时域信号对应的频域信号。
9.第二方面，本公开提供了一种电子设备，包括：
10.多个处理核；以及
11.片上网络，被配置为交互所述多个处理核间的数据和外部数据；
12.一个或多个所述处理核中存储有一个或多个指令，一个或多个所述指令被一个或多个所述处理核执行，以使一个或多个所述处理核能够执行本公开实施例第一方面所述的信号处理方法。
13.第三方面，本公开实施例提供一种计算机可读介质，其上存储有计算机程序，其中，所述计算机程序在被处理核执行时实现本公开实施例第一方面所述的信号处理方法。
14.本公开实施例中，根据时频变换类型确定变换核矩阵，通过将变换核矩阵配置到众核芯片的多个处理核、将时域信号输入众核芯片的多个处理核，使得众核芯片能够根据时域信号和变换核矩阵确定频域信号，时频变换类型包括但不限于dft、dct、fft、czt，从而使众核芯片能够实现多种时频变换；配置到众核芯片的多个处理核还可以是变换核矩阵对应于任意区间的部分，众核芯片能够针对任意区间实现时频变换，从而能够显著节省运算量，提高时频变换效率。
15.应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
16.附图用来提供对本公开的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其他特征和优点对本领域技术人员将变得更加显而易见，在附图中：
17.图1是本公开实施例中一种信号处理方法的流程图；
18.图2是本公开实施例中另一种信号处理方法中部分步骤的流程图；
19.图3是本公开实施例中利用众核芯片实现时频变换的示意图；
20.图4是本公开实施例中又一种信号处理方法中部分步骤的流程图；
21.图5是本公开实施例中再一种信号处理方法中部分步骤的流程图；
22.图6是本公开实施例中时频变换流水作业的示意图；
23.图7是本公开实施例中再一种信号处理方法中部分步骤的流程图；
24.图8是本公开实施例中乘法簇的一种可选实施方式的示意图；
25.图9是本公开实施例中再一种信号处理方法中部分步骤的流程图；
26.图10是本公开实施例中再一种信号处理方法中部分步骤的流程图；
27.图11是本公开实施例中再一种信号处理方法中部分步骤的流程图；
28.图12为本公开实施例提供的一种电子设备的组成框图。
具体实施方式
29.为使本领域的技术人员更好地理解本公开的技术方案，以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
30.在不冲突的情况下，本公开各实施例及实施例中的各特征可相互组合。
31.如本文所使用的，术语“和/或”包括一个或多个相关列举条目的任何和所有组合。
32.本文所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由
……
制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
33.除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。
34.经本公开的发明人研究发现，在一些相关技术中，高效率时频变换装置通常采用专用集成电路实现，每一种时频变换装置只能实现固定的时频变换算法，例如，能够实现dct的时频变换装置或能够实现fft的时频变换装置。此外，实现时频变换的专用集成电路还存在较多限制，例如，输入专用集成电路的数据必须是2的n次方或者质数与2的n次方的
乘积。因此，相关技术中时频变换的灵活性较差。
35.有鉴于此，参照图1，本公开实施例提供一种信号处理方法，包括：
36.在步骤s100中，根据时频变换类型确定变换核矩阵；
37.在步骤s200中，将所述变换核矩阵映射到众核芯片的多个处理核；
38.在步骤s300中，将时域信号映射到多个所述处理核，以使多个所述处理核根据所述变换核矩阵与所述时域信号确定所述时域信号对应的频域信号。
39.本公开实施例旨在提供一种基于众核芯片实现时频变换的方案。众核芯片模拟的是人脑的神经网络，能够实现人脑的部分功能。本公开实施对众核芯片不做特殊限定，例如，众核芯片可以由单个芯片构成；众核芯片也可以由多个子芯片构成，其中，每个子芯片具有多个计算单元，每个子芯片中可独立调度并拥有完整计算能力的最小计算单元称为核心。在众核芯片中，多个核心可以联合工作，各个核心可以分别独立运行程序指令，利用并行计算的能力加快程序的运行速度，并提供多任务处理能力。
40.在本公开实施例中，对时频变换的类型不做特殊限定。例如，时频变换类型可以是dft、dct、fft、czt中的任意一者。即，本公开实施例中的众核芯片能够实现多种类型的时频变换。不同时频变换类型对应不同的变换核矩阵。在本公开实施例中，众核芯片实现时频变换可重构，即，通过确定不同时频变换类型的变换核矩阵，并将变换核矩阵映射到相应的处理核，即可实现对应类型的时频变换。
41.在本公开实施例的步骤s200中，将变换核矩阵映射到众核芯片的多个处理核，是指将变换核矩阵作为权重参数配置到多个众核核的本地存储中。其中，变换核矩阵可以是动态计算得到的，也可以是静态存储的，还可以以静态存储值为基础进行计算得到的。本公开实施例对此不做特殊限定。在本公开实施例的步骤s300中，将时域信号映射到多个处理核，是指将时域信号输入多个处理核的输入缓冲区。在本公开实施例中，时域信号存储为一维向量。多个处理核能够根据变换核矩阵和一维向量计算得到时域信号对应的频域信号。
42.需要说明的是，在本公开实施例中，在步骤s200中，可以将变换核矩阵全部映射到多个处理核中，也可以将对应目标区间的变换核矩阵映射到多个处理核中。本公开实施例对此不做特殊限定。在将对应目标区间的变换核矩阵映射到多个处理核的场景中，通过步骤s100至步骤s200能够针对目标区间进行时频转换，得到对应目标区间的频域信号。
43.本公开实施例提供的信号处理方法中，根据时频变换类型确定变换核矩阵，通过将变换核矩阵配置到众核芯片的多个处理核、将时域信号输入众核芯片的多个处理核，使得众核芯片能够根据时域信号和变换核矩阵确定频域信号，时频变换类型包括但不限于dft、dct、fft、czt，从而使众核芯片能够实现多种时频变换；配置到众核芯片的多个处理核还可以是变换核矩阵对应于任意区间的部分，众核芯片能够针对任意区间实现时频变换，从而能够显著节省运算量，提高时频变换效率。
44.在本公开实施例中，频域信号可以用复数表示，例如，频域信号xk＝x
k，r
jx
k，i
，k∈[0，n-1]，即频域信号可以分解为频域实部向量和频域虚部向量。作为一种可选的实施方式，在进行时频变换确定时域信号对应的频域信号时，分别确定频域信号对应的频域实部向量和频域虚部向量，最终得到时域信号对应的频域信号。在本公开实施例中，众核芯片包含多个处理核，多个处理核能够组合成用于确定频域实部向量的处理核分组、以及用于确定频域虚部向量的处理核分组。
[0045]
相应地，在一些实施例中，所述频域信号能够分解为频域实部向量和频域虚部向量；参照图2，步骤s200包括：
[0046]
在步骤s210中，根据所述变换核矩阵确定用于确定所述频域实部向量的第一处理核分组、用于确定所述频域虚部向量的第二处理核分组；所述第一处理核分组包括至少一个处理核，所述第二处理核分组包括至少一个处理核；
[0047]
在步骤s220中，将所述变换核矩阵分别映射到所述第一处理核分组和所述第二处理核分组。
[0048]
需要说明的是，在通过步骤s210至步骤s220确定第一处理核分组、第二处理核分组、并将变换核矩阵分别映射到第一处理核分组和第二处理核分组之后，步骤s300包括：
[0049]
将所述时域信号分别映射到所述第一处理核分组和所述第二处理核分组。
[0050]
在本公开实施例中，第一处理核分组和第二处理核分组能够并行运行，第一处理核分组中的多个处理核也能够并行运行，第二处理核分组中的多个处理核也能够并行运行，从而能够发挥众核芯片的海量并行运算能力，实现高效率时频变换。
[0051]
在本公开实施例中，时域信号可以用复数表示，例如，时域信号xn＝x
n，r
jx
n，i
，n∈[0，n-1]。变换核也可以用复数表示，例如，变换核本公开实施例中，频域信号xk的实部x
k，r
与时域信号xn、变换核w
nk
满足公式(1)：
[0052][0053]
频域信号xk的虚部x
k，i
与时域信号xn、变换核w
nk
满足公式(2)：
[0054][0055]
在本公开实施例中，将频域信号分解为频域实部向量和频域虚部向量，将变换核矩阵分解为变换核实部矩阵和变换核虚部矩阵，将时域信号分解为时域实部向量和时域虚部向量。由公式(1)可得，频域实部向量＝时域实部向量
×
变换核实部矩阵-时域虚部向量
×
变换核虚部矩阵；由公式(2)可知，频域虚部向量＝时域虚部向量
×
变换核实部矩阵 时域实部向量
×
变换核虚部矩阵。
[0056]
作为一种可选的实施方式，如图3所示，在众核芯片中的第一处理核分组中，通过第一乘法簇计算时域实部向量
×
变换核实部矩阵，通过第二乘法簇计算时域虚部向量
×
变换核虚部矩阵，通过第一加法簇执行点对点减法，计算第一乘法簇输出的乘积向量与第二乘法簇输出的乘积向量的差，得到频域实部向量。在众核芯片中的第二处理核分组中，通过第三乘法簇计算时域虚部向量
×
变换核实部矩阵，通过第四乘法簇计算时域实部向量
×
变换核虚部矩阵，通过第二加法簇执行点对点加法，计算第三乘法簇输出的乘积向量与第四乘法簇输出的乘积向量的差，得到频域虚部向量。
[0057]
如图3所示，变换核实部矩阵分别配置到第一乘法簇和第三乘法簇中的处理核，变换核虚部矩阵分别配置到第二乘法簇和第四乘法簇中的处理核；相应地，时域实部向量分别输入第一乘法簇和第四乘法簇，时域虚部向量分别输入第二乘法簇和第三乘法簇。
[0058]
需要说明的是，在本公开实施例中，第一乘法簇计算时域实部向量
×
变换核实部矩阵得到的第一乘积、第二乘法簇计算时域虚部向量
×
变换核虚部矩阵得到的第二乘积，通过众核芯片的片上网络传输到第一加法簇。其中，第一乘积和第二乘积为一维向量。第一加法簇能够执行点对点减法得到频域实部向量。第三乘法簇计算时域虚部向量
×
变换核实
部矩阵得到的第三乘积、第四乘法簇计算时域实部向量
×
变换核虚部矩阵得到的第四乘积，通过众核芯片的片上网络传输到第二加法簇。其中，第三乘积和第四乘积为一维向量。第二加法簇能够执行点对点加法得到频域实部向量。
[0059]
相应地，在一些实施例中，所述变换核矩阵能够分解为变换核实部矩阵和变换核虚部矩阵；参照图4，步骤s210包括：
[0060]
在步骤s211中，划分乘法簇，所述乘法簇包括第一乘法簇、第二乘法簇、第三乘法簇、第四乘法簇；所述第一乘法簇和所述第三乘法簇对应所述变换核实部矩阵；所述第二乘法簇和所述第四乘法簇对应所述变换核虚部矩阵；
[0061]
在步骤s212中，划分加法簇，所述加法簇包括与所述第一乘法簇和所述第二乘法簇对应的第一加法簇、所述第三乘法簇和所述第四乘法簇对应的第二加法簇；所述第一乘法簇、所述第二乘法簇、所述第一加法簇组成所述第一处理核分组；所述第三乘法簇、所述第四乘法簇、所述第二加法簇组成所述第二处理核分组；
[0062]
其中，每一个所述乘法簇包括至少一个处理核，每一个所述加法簇包括至少一个处理核。
[0063]
本公开实施例对如何将变换核矩阵分解为变换核实部矩阵和变换核虚部矩阵不做特殊限定。例如，对于dft(或fft)，频域信号和时域信号满足公式(3)：
[0064][0065]
因此，变换核实部矩阵可以用公式(4)表示：
[0066][0067]
变换核虚部矩阵可以用公式(5)表示：
[0068][0069]
例如，对于dct-ii，频域信号和时域信号满足公式(6)：
[0070][0071]
变换核实部矩阵可以用公式(7)表示：
[0072][0073]
例如，对于czt，频域信号和时域信号满足公式(8)：
[0074][0075]
变换核矩阵可以用公式(9)表示：
[0076]wnk
＝(aw-k
)-n
ꢀꢀ
(9)
[0077]
相应地，在一些实施例中，参照图4，步骤s220包括：
[0078]
在步骤s221中，将所述变换核实部矩阵加载到所述第一乘法簇中至少一个处理核的本地存储中、所述第三乘法簇中至少一个处理核的本地存储中；
[0079]
在步骤s222中，将所述变换核虚部矩阵加载到所述第二乘法簇中至少一个处理核的本地存储中、所述第四乘法簇中至少一个处理核的本地存储中。
[0080]
相应地，在一些实施例中，所述时域信号能够分解为时域实部向量和时域虚部向
量；参照图5，步骤s300包括：
[0081]
在步骤s311中，将所述时域实部向量输入所述第一乘法簇中至少一个处理核，以使所述第一乘法簇中的至少一个处理核计算所述变换核实部矩阵与所述时域实部向量的第一乘积；
[0082]
在步骤s312中，将所述时域虚部向量输入所述第二乘法簇中至少一个处理核，以使所述第二乘法簇中的至少一个处理核计算所述变换核虚部矩阵与所述时域虚部向量的第二乘积；
[0083]
在步骤s313中，将所述第一乘积和所述第二乘积传输到所述第一加法簇，以使所述第一加法簇根据所述第一乘积和所述第二乘积确定所述频域实部向量；
[0084]
在步骤s321中，将所述时域虚部向量输入所述第三乘法簇中至少一个处理核，以使所述第三乘法簇中的至少一个处理核计算所述变换核实部矩阵与所述时域虚部向量的第三乘积；
[0085]
在步骤s322中，将所述时域实部向量输入所述第四乘法簇中至少一个处理核，以使所述第四乘法簇中的至少一个处理核计算所述变换核虚部矩阵与所述时域实部向量的第四乘积；
[0086]
在步骤s323中，将所述第三乘积和所述第四乘积传输到所述第二加法簇，以使所述第二加法簇根据所述第三乘积和所述第四乘积确定所述频域虚部向量。
[0087]
在本公开实施例中，可以在片内确定时域实部向量和时域虚部向量对应的处理核的地址，然后通过片上网络将时域实部向量和时域虚部向量路由到对应的处理核；也可以在片外确定时域实部向量和时域虚部向量对应的处理核的地址，众核芯片接收到时域信号后，则根据相应的地址通过片上网络将时域实部向量和时域虚部向量路由到对应的处理核。
[0088]
在本公开实施例中，众核芯片能够进行流水作业。如图6所示，流水作业是指，第一乘法簇将第一乘积输出给第一加法簇之后，第一乘法簇可以接收新的时域实部向量，继续计算变换核实部矩阵与时域实部向量的向量-矩阵乘运算；第二乘法簇将第二乘积输出给第一加法簇之后，第二乘法簇可以接收新的时域虚部向量，继续计算变换核虚部矩阵与时域虚部向量的向量-矩阵乘运算；第三乘法簇将第三乘积输出给第二加法簇之后，第三乘法簇可以接收新的时域虚部向量，继续计算变换核实部矩阵与时域虚部向量的向量-矩阵乘运算；第四乘法簇将第四乘积输出给第二加法簇之后，第四乘法簇可以接收新的时域实部向量，继续计算变换核虚部矩阵与时域实部向量的向量-矩阵乘运算。图6中，样本1对应于时域实部向量或时域虚部向量，样本2对应于时域虚部向量或时域实部向量，用于说明数据在各计算步中的流动。
[0089]
在本公开实施例中，可以根据变换核矩阵和单个处理核的本地存储大小、处理能力、对时频转换的运算速率的需求等至少一个因素，确定乘法簇中处理核的数量，以及加法簇中处理核的数量。本公开实施例对此不做特殊限定。例如，当单个处理核无法完成时域信号与变换核矩阵对应的向量-矩阵乘计算时，乘法簇包括多个处理核；当单个处理核能够完成时域信号与变换核矩阵对应的向量-矩阵乘计算时，乘法簇包括一个处理核，也可以包括多个处理核。
[0090]
相应地，在一些实施例中，参照图7，步骤s211包括：
[0091]
在步骤s211a中，根据所述变换核矩阵确定目标数量，所述目标数量为所述乘法簇中处理核的数量；
[0092]
在步骤s211b中，根据所述目标数量划分所述乘法簇。
[0093]
在本公开实施例中，当乘法簇包括多个处理核时，需要将变换核实部矩阵划分为多个变换核实部子矩阵，在乘法簇中，每一个变换核实部子矩阵对应一个处理核；将变换核虚部矩阵划分为多个变换核虚部子矩阵，在乘法簇中，每一个变换核虚部子矩阵对应一个处理核。
[0094]
图8示出了乘法簇中包括多个处理核的示意图。如图8所示，乘法簇中包括a
×
b个处理核，a
×
b个处理核构成a
×
b阵列。变换核矩阵划分为a
×
b个子矩阵，a
×
b个子矩阵构成a
×
b阵列，a
×
b个子矩阵与a
×
b个处理核一一对应。时域向量划分为a个子向量，每一个子向量被多播到图8所示的阵列中同一行的各个处理核接收相同的子向量。同一个处理单元分组中，不同乘法簇中的处理核的计算结果在加法簇中按列进行点对点加法。
[0095]
相应地，在一些实施例中，将所述变换核矩阵分别映射到所述第一处理核分组和所述第二处理核分组的步骤之前，所述信号处理方法还包括：
[0096]
将所述变换核实部矩阵划分为多个变换核实部子矩阵；
[0097]
将所述变换核虚部矩阵划分为多个变换核虚部子矩阵。
[0098]
相应地，在一些实施例中，将所述变换核实部矩阵加载到所述第一乘法簇中至少一个处理核的本地存储中、所述第三乘法簇中至少一个处理核的本地存储中的步骤包括：
[0099]
将多个所述变换核实部子矩阵加载到所述第一乘法簇中多个处理核的本地存储中，所述第一乘法簇中的每一个处理核对应一个所述变换核实部子矩阵；
[0100]
将多个所述变换核实部子矩阵加载到所述第三乘法簇中多个处理核的本地存储中，所述第三乘法簇中的每一个处理核对应一个所述变换核实部子矩阵；
[0101]
将所述变换核虚部矩阵加载到所述第二乘法簇中多个处理核的本地存储中、所述第四乘法簇中多个处理核的本地存储中的步骤包括：
[0102]
将多个所述变换核虚部子矩阵加载到所述第二乘法簇中多个处理核的本地存储中，所述第二乘法簇中的每一个处理核对应一个所述变换核虚部子矩阵；
[0103]
将多个所述变换核虚部子矩阵加载到所述第四乘法簇中多个处理核的本地存储中，所述第四乘法簇中的每一个处理核对应一个所述变换核虚部子矩阵。
[0104]
需要说明的是，在本公开实施例中，对应于将变换核实部矩阵划分为多个变换核实部子矩阵、将变换核虚部矩阵划分为多个变换核虚部子矩阵，还需要将时域实部向量划分为多个时域实部子向量、将时域虚部向量划分为多个时域虚部子向量。
[0105]
相应地，将时域信号映射到多个所述处理核的步骤之前，所述信号处理方法还包括：
[0106]
将所述时域实部向量划分为多个时域实部子向量；
[0107]
将所述时域虚部向量划分为多个时域虚部子向量。
[0108]
将时域信号映射到多个所述处理核的步骤具体包括：
[0109]
在每一个乘法簇中，根据多个时域实部子向量与多个变换核实部子矩阵的对应关系、多个时域实部子向量与多个变换核虚部子矩阵的对应关系、多个时域虚部子向量与多个变换核实部子矩阵的对应关系、多个时域虚部子向量与多个变换核虚部子矩阵的对应关
系中的一者，将多个时域实部子向量或多个时域虚部子向量输入乘法簇中的多个处理核。
[0110]
在本公开实施例中，变换核矩阵可以是动态计算得到的，也可以是静态存储的，还可以以静态存储值为基础进行计算得到的。本公开实施例对此不做特殊限定。需要说明的是，时频变换类型不同，变换核矩阵也不同。
[0111]
相应地，在一些实施例中，参照图9，步骤s100包括：
[0112]
在步骤s110中，根据所述时频变换类型和静态存储值，确定所述变换核矩阵。
[0113]
本公开实施例对用于计算变换核矩阵的静态存储值不做特殊限定。例如，静态存储值可以为泰勒级数，通过计算泰勒展开确定变换核矩阵；静态存储值也可以为旋转因子，根据旋转因子能够计算得到变换核矩阵；还可以存储表一，根据表一中存储的数据确定变换核矩阵。
[0114]
表一
[0115]
w0w0w0w0…
w0w0w1w2w3…wn-1
w0w2w4w6…w2(n-1)
w0w3w6w9…w3(n-1)
………………
w0w
n-1w2(n-1)w3(n-1)
…w(n-1)(n-1)
[0116]
在本公开实施例中，可以将变换核矩阵全部映射到多个处理核中，也可以将对应目标区间的变换核矩阵映射到多个处理核中。本公开实施例对此不做特殊限定。在将对应目标区间的变换核矩阵映射到多个处理核的场景中，能够针对目标区间进行时频转换，得到对应目标区间的频域信号。
[0117]
相应地，在一些实施例中，参照图10，步骤s100包括：
[0118]
在步骤s121中，确定目标区间；
[0119]
在步骤s122中，根据所述时频变换类型确定对应于所述目标区间的所述变换核矩阵。
[0120]
本公开实施例还可以用于窗函数滤波，窗函数滤波包括低通滤波和带通滤波。
[0121]
相应地，在一些实施例中，参照图11，所述信号处理方法还包括：
[0122]
在步骤s410中，对对应于所述目标区间的所述频域信号进行加窗计算，得到加窗计算结果；
[0123]
在步骤s420中，根据所述加窗计算结果确定完整频域信号；
[0124]
在步骤s430中，对所述完整频域信号进行反变换。
[0125]
在本公开实例中，得到加窗计算结果后，通过在目标区间两侧补零得到完整频域信号。
[0126]
需要说明的是，在本公开实施例中，通过步骤s100至步骤s300计算对应于目标区间的频域信号，并通过步骤s410至步骤s420得到完整频域信号，相当于在一些相关技术中先计算完整频域信号再加窗的方式。本公开实施例能够显著节省运算量。
[0127]
第二方面，参照图12，本公开实施例提供了一种电子设备，该电子设备包括多个处理核101以及片上网络102，其中，多个处理核101均与片上网络102连接，片上网络102用于交互多个处理核间的数据和外部数据。
[0128]
其中，一个或多个处理核101中存储有一个或多个指令，一个或多个指令被一个或多个处理核101执行，以使一个或多个处理核101能够执行上述的信号处理方法。
[0129]
在一些实施例中，所述电子设备为众核芯片。
[0130]
第三方面，本公开实施例提供一种计算机可读介质，其上存储有计算机程序，其中，所述计算机程序在被处理核执行时实现上述的信号处理方法。
[0131]
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字多功能盘(dvd)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
[0132]
本文已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其他实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本公开的范围的情况下，可进行各种形式和细节上的改变。