场效应晶体管器件的制作方法

1.本发明涉及一种场效应晶体管(field effect transistor，fet)器件，尤其涉及一种高电子迁移率晶体管(high electron mobility transistor，hemt)器件。本发明还涉及一种制造此类fet器件的方法。


背景技术：

2.场效应晶体管(field effect transistor，fet)是许多电子器件的关键组件。fet通常包括三个组件：源极、栅极和漏极。通过向栅极施加电压，可以控制源极与漏极之间的电流。
3.高电子迁移率晶体管(high-electron-mobility transistor，hemt)是一种特殊类型的fet，其沟道由异质结(即，具有不同带隙的两种材料之间的结)形成。可以使用不同的材料组合形成异质结，例如algaas/gaas或algan/gan。
4.hemt市场由两个技术概念主导：欧姆栅极概念和肖特基栅极概念。因此，术语“欧姆栅极”和“肖特基栅极”是指hemt的栅极结构与金属栅极接触之间的界面。这两个概念都存在固有的局限性和技术问题。这两个概念之间的主要区别是栅极电流，在肖特基接触的情况下，栅极电流小，而在欧姆接触的情况下，栅极电流大。选择这些概念中的一个对hemt的电气特性具有很大的影响，例如其电压等级、电阻等级或可靠性要求，因此限制了可以用某种hemt制造的器件类型。
5.图1示出了常规示例提供的氮化镓(gallium nitride，gan)hemt结构的示例。该hemt结构包括基板顶部的氮化铝镓(aluminum gallium nitride，algan)层。氮化镓(gallium nitride，gan)层布置在algan层的顶部，并与栅极金属层接触。gan层和algan层形成hemt的特定部分，该部分可以建模以形成欧姆接触或肖特基接触。
6.图2a示出了具有欧姆接触的图1所示gan hemt的栅极的等效电路图。具有此类欧姆栅极的hemt具有以下优点：中间节点的电压(vm)由施加的栅极电压(vg)直接控制，因此，gan层中不存在浮置区。此外，可以在正偏压和负偏压下疏散载流子，从而实现具有良好动态和长期性能的坚固稳定的栅极。然而，驱动栅极所需的电流可能很大，这导致整个系统的电流消耗很大，需要复杂的驱动设计方案。
7.图2b示出了具有肖特基接触的图1所示gan hemt的栅极的等效电路图。具有此类肖特基栅极的hemt具有以下优点：由于可能会在施加的栅极电压(vg)与中间节点电压(vm)之间对肖特基接触进行反向偏置，因此可能会减小栅极电流。因此，可以选择更简单的驱动模式，并且增强电压等级和电阻等级等方面的可扩展性。然而，中间节点电压(vm)是电浮置的，这可能导致动态性能较差。进一步地，肖特基接触处的耗尽可能导致栅极可靠性降低。
8.综上所述，欧姆栅极对于高压级器件来说是一个稳健可靠的概念，但不太适合低压和/或低导通电阻(r
on
)器件。另一方面，肖特基栅极更适合低压和/或低r
on
器件，但具有固有的弱点。同时开发具有这两种技术和特性的不同类型的hemt十分困难，而且成本高昂。因此，需要改进型fet器件，尤其是改进型hemt器件。


技术实现要素：

9.鉴于上述问题和缺点，本发明旨在改进场效应晶体管器件(尤其是hemt器件)及其制造方法。因此，本发明的目的在于提供一种改进型场效应晶体管器件。
10.本发明的目的通过所附独立权利要求中提供的实施例来实现。本发明的有利实现方式在从属权利要求中进一步定义。
11.根据第一方面，提供了一种场效应晶体管(field effect transistor，fet)器件，所述fet器件包括：基板；氮化镓(gallium nitride，gan)结构，覆盖所述基板的一部分；栅极金属层，位于所述gan结构的顶部；其中，所述gan结构包括：至少一个第一部分，具有第一高度；第二部分，具有小于所述第一高度的第二高度；其中，所述gan结构的所述至少一个第一部分与所述栅极金属层之间的第一界面具有欧姆接触特性；所述gan结构的所述第二部分与所述栅极金属层之间的第二界面具有非欧姆接触特性。
12.这具有以下优点：形成具有混合栅极的fet器件，所述fet器件具有结合欧姆栅极和非欧姆栅极(例如，肖特基栅极)的各方面的电学特性。具体地，栅极电流电平等栅极特性可以通过所述gan结构的所述至少一个第一部分与所述gan结构的所述第二部分之间的纵横比进行控制，即，通过具有欧姆接触特性的界面与具有非欧姆接触特性的界面之间的纵横比进行控制。
13.所述基板可以包括顶部具有一层或多层的基底结构。具体地，所述基板包括氮化铝镓(aluminum gallium nitride，algan)顶层。所述gan结构可以布置在所述algan层的顶部。可以在所述gan结构下面的区域中的所述algan层下方形成沟道。
14.进一步地，所述fet器件的源极结构和漏极结构可以布置在所述gan结构的两端。
15.在所述第一方面的一种实现方式中，所述第一界面形成欧姆接触，所述第二界面形成肖特基结或p-n结。
16.具体地，所述第一界面的所述欧姆接触也可以由所述gan结构与所述栅极金属层之间的隧道结或准欧姆接触形成。
17.在所述第一方面的一种实现方式中，所述第一界面占所述gan结构与所述栅极金属层之间的总界面面积的10％以下，尤其是5％以下，更具体地，1％以下；所述总界面面积包括所述第一界面和所述第二界面。这具有以下优点：可以高效地调整所述栅极的电学特性，例如栅极电流。
18.例如，通过减少所述总界面上的欧姆界面部分，减小所述fet器件的栅极电流。
19.替代地，所述第一界面可以占所述总界面面积的10％以上。通过这种方式，可以增加所述fet器件的所述栅极电流。
20.在所述第一方面的一种实现方式中，所述gan结构包括彼此分离的多个第一部分。
21.具体地，所述多个第一部分可以分布在栅极区域。
22.在所述第一方面的一种实现方式中，在所述gan结构的所述第一界面周围布置分离层，以将所述第一界面与所述第二界面物理分离。
23.具体地，在所述gan结构的所述至少一个第一部分周围布置所述分离层。更具体地，在所述gan结构的所述第一部分中的每一个周围布置相应的分离层。所述分离层可以由绝缘材料形成。例如，所述分离层是电介质。
24.在所述第一方面的一种实现方式中，所述gan结构包括从所述第一部分到所述第
二部分的倾斜过渡区。
25.替代地，从所述gan结构的所述至少一个第一部分到所述第二部分的过渡可以是突然过渡，即所述gan结构的高度以90
°
角下降。
26.在所述第一方面的一种实现方式中，所述gan结构还包括：第三部分，具有不同于所述第一高度和所述第二高度的第三高度。这具有以下优点：所述fet器件可以包括在所述第三部分和所述栅极金属层之间形成的第三界面。具体地，所述第三界面的电学特性可以是欧姆特性或非欧姆特性。
27.在所述第一方面的一种实现方式中，所述gan结构包括p型掺杂gan(p-doped gan，pgan)层；就所述pgan层中p型掺杂剂的浓度而言，所述第一界面下方的区域比所述第二界面下方的区域高。这具有以下优点：可以调整所述第一界面和/或所述第二界面的电学特性。
28.具体地，所述gan结构的所述第一部分和所述第二部分至少部分由所述pgan层形成。
29.通过增加所述第一界面下方区域中的掺杂，所述第一界面可以变为欧姆界面。可以通过靠近所述界面的所述pgan层中掺杂剂(例如，镁)的浓度进一步调整所述第一界面的确切电学特性。
30.在所述第一方面的一种实现方式中，所述gan结构包括：n型掺杂gan(n-doped gan，ngan)层，布置在所述pgan层上方；其中，所述ngan层至少部分覆盖所述pgan层。
31.具体地，通过添加所述ngan层，可以进一步调整所述第一界面和/或所述第二界面的电学特性。例如，如果所述ngan层布置在所述gan结构的所述第二部分中的所述pgan层的顶部，则由所述第二界面形成的肖特基结可以变为p-n结。如果所述ngan层布置在所述gan结构的所述第一部分中的所述pgan层的顶部，则所述第一界面可以形成隧道结，所述隧道结主要具有欧姆接触特性。
32.所述gan结构的所述第一部分和所述第二部分可以各自包括所述pgan层和所述ngan层的部分。
33.在所述第一方面的一种实现方式中，所述ngan层仅布置在所述gan结构的所述至少一个第一部分中的所述pgan层上方；或者，所述ngan层仅布置在所述gan结构的所述第二部分中的所述pgan层上方。这具有以下优点：仅通过所述ngan层进一步调整所述两个界面中的一个的电学特性，而另一个界面不受影响。
34.在所述第一方面的一种实现方式中，所述ngan层布置在所述gan结构的所述第一部分和所述第二部分中的所述pgan层上方。这具有以下优点：可以通过所述ngan层调整两个界面的电学特性。
35.在所述第一方面的一种实现方式中，所述ngan层在所述gan结构的所述第一部分中的厚度大于在所述第二部分中的厚度。这具有以下优点：可以通过所述ngan层调整两个界面的电学特性。
36.在所述第一方面的一种实现方式中，所述ngan层仅覆盖所述gan结构的所述第一部分和/或所述第二部分中的所述pgan层的一部分。这具有以下优点：只需用所述ngan层部分地覆盖所述第一部分和/或所述第二部分中的所述pgan层，便可生成混合栅极结构。
37.在所述第一方面的一种实现方式中，就所述ngan层中n型掺杂剂的浓度而言，所述
gan结构的所述第一部分比所述第二部分高。这具有以下优点：可以进一步调整所述第一界面和/或所述第二界面的电学特性。
38.在所述第一方面的一种实现方式中，所述gan结构还包括未掺杂gan层。例如，所述未掺杂gan层可以形成所述gan结构的基层。所述pgan层和/或所述ngan层可以布置在所述基层上。
39.在所述第一方面的一种实现方式中，所述栅极金属层由金属叠层形成，其中，所述金属叠层包括以下材料组合中的任何一种：ni/au、ni/ag、pd/au、cr/au、pt/au、ti/pt/au、ni/si、w/si、ti/al、ti/al/ti或tin/al/tin。
40.在所述第一方面的一种实现方式中，所述fet器件是gan栅高电子迁移率晶体管(high electron mobility transistor，hemt)器件。
41.根据第二方面，提供了一种制造fet器件的方法，所述方法包括以下步骤：
[0042]-设置基板；
[0043]-在所述基板的顶部形成gan结构，其中，所述gan结构包括：至少一个第一部分，
[0044]
具有第一高度；第二部分，具有小于所述第一高度的第二高度；
[0045]-在所述gan结构的顶部形成栅极金属层；
[0046]
其中，所述gan结构的所述至少一个第一部分与所述栅极金属层之间的第一界面具有欧姆接触特性；所述gan结构的所述第二部分与所述栅极金属层之间的第二界面具有非欧姆接触特性。
[0047]
这具有以下优点：形成具有混合栅极的fet器件，所述fet器件具有结合欧姆栅极和非欧姆栅极(例如，肖特基栅极)的各方面的电学特性。具体地，栅极电流电平等栅极特性可以通过所述gan结构的所述至少一个第一部分与所述gan结构的所述第二部分之间的纵横比进行控制，即，通过具有欧姆接触特性的界面与具有非欧姆接触特性的界面之间的纵横比进行控制。
[0048]
在所述第二方面的一种实现方式中，所述第一界面形成欧姆接触，并且/或者所述第二界面形成肖特基结或p-n结。
[0049]
在所述第二方面的一种实现方式中，所述第一界面占所述gan结构与所述栅极金属层之间的总界面面积的10％以下，尤其是5％以下，更具体地，1％以下；所述总界面面积包括所述第一界面和所述第二界面。
[0050]
在所述第二方面的一种实现方式中，所述gan结构包括彼此分离的多个第一部分。
[0051]
在所述第二方面的一种实现方式中，在所述gan结构的所述第一界面周围布置分离层，以将所述第一界面与所述第二界面物理分离。
[0052]
在所述第二方面的一种实现方式中，所述gan结构包括从所述第一部分到所述第二部分的倾斜过渡区。
[0053]
在所述第二方面的一种实现方式中，所述gan结构还包括：第三部分，具有不同于所述第一高度和所述第二高度的第三高度。
[0054]
在所述第二方面的一种实现方式中，所述gan结构包括pgan层；就所述pgan层中p型掺杂剂的浓度而言，所述第一界面下方的区域比所述第二界面下方的区域高。
[0055]
在所述第二方面的一种实现方式中，所述gan结构包括：ngan层，布置在所述pgan层上方；其中，所述ngan层至少部分覆盖所述pgan层。
[0056]
在所述第二方面的一种实现方式中，所述ngan层仅布置在所述gan结构的所述至少一个第一部分中的所述pgan层上方；或者，所述ngan层仅布置在所述gan结构的所述第二部分中的所述pgan层上方。
[0057]
在所述第二方面的一种实现方式中，所述ngan层布置在所述gan结构的所述第一部分和所述第二部分中的所述pgan层上方。
[0058]
在所述第二方面的一种实现方式中，所述ngan层在所述gan结构的所述第一部分中的厚度大于在所述第二部分中的厚度。
[0059]
在所述第二方面的一种实现方式中，所述ngan层仅覆盖所述gan结构的所述第一部分和/或所述第二部分中的所述pgan层的一部分。
[0060]
在所述第二方面的一种实现方式中，就所述ngan层中n型掺杂剂的浓度而言，所述gan结构的所述第一部分比所述第二部分高。
[0061]
在所述第二方面的一种实现方式中，所述gan结构还包括未掺杂gan层。
[0062]
在所述第二方面的一种实现方式中，所述栅极金属层由金属叠层形成，其中，所述金属叠层包括以下材料组合中的任何一种：ni/au、ni/ag、pd/au、cr/au、pt/au、ti/pt/au、ni/si、w/si、ti/al、ti/al/ti或tin/al/tin。
[0063]
在所述第二方面的一种实现方式中，所述fet器件是gan栅高电子迁移率晶体管(high electron mobility transistor，hemt)器件。
[0064]
需要说明的是，本技术中描述的所有设备、元件、单元和模块可以在软件或硬件元件或其任何类型的组合中实现。本技术中描述的各种实体执行的所有步骤以及所描述的将由各种实体执行的功能旨在表明相应的实体适于或用于执行相应的步骤和功能。虽然在以下具体实施例的描述中，由外部实体执行的特定功能或步骤没有在执行该特定步骤或功能的该实体的具体详述元件的描述中反映，但是技术人员应该清楚，这些方法和功能可以在相应的硬件或软件元件或其任何组合中实现。
附图说明
[0065]
结合所附附图，下面具体实施例的描述阐述上述本发明的各方面及实现方式，其中：
[0066]
图1示出了常规示例提供的hemt结构的示例；
[0067]
图2a和图2b示出了图1所示hemt结构的栅极的等效电路图；
[0068]
图3a至图3e示出了不同实施例提供的fet器件的示意图；
[0069]
图4a和图4b示出了一个实施例提供的fet器件的透视图和俯视图；
[0070]
图5示出了一个实施例提供的fet器件的等效电路图；
[0071]
图6示出了一个实施例提供的fet器件的栅极电流与相应栅极的界面特性之间的关系图；
[0072]
图7a至图7d示出了不同实施例提供的fet器件的栅极区域的俯视图；
[0073]
图8a至图8c示出了一个实施例提供的用于制造fet器件的方法的各步骤。
具体实施方式
[0074]
图3a至图3e示出了不同实施例提供的fet器件10的示意图。
[0075]
根据图3a至图3e所示的实施例，所述fet器件10包括：基板11；gan结构15，覆盖所述基板11的一部分；栅极金属层17，位于所述gan结构15的顶部。所述gan结构15包括：至少一个第一部分，具有第一高度；第二部分，具有小于所述第一高度的第二高度；其中，所述gan结构15的所述至少一个第一部分与所述栅极金属层17之间的第一界面具有欧姆接触特性；所述gan结构15的所述第二部分与所述栅极金属层之间的第二界面具有非欧姆接触特性。
[0076]
所述基板11可以包括顶部具有一层或多层的基底结构。具体地，所述基板包括algan顶层13。所述gan结构15可以布置在所述algan层13的顶部。
[0077]
所述基板11可以包括gan-on-soi、蓝宝石基gan或gan-on-sic等异质外延基体材料。所述基板11还可以包括gan-on-gan材料。具体地，所述基板11包括通过外延生长工艺形成的层。
[0078]
可以在所述gan结构15下面的区域中的所述algan层13下方，尤其是在所述algan层13与所述基板11的底层之间的界面上，形成所述fet器件10的沟道。
[0079]
进一步地，所述fet器件10的源极结构和漏极结构可以布置在所述gan结构15的两端(图3a至图3e中未示出)。
[0080]
通过在一个栅极内采用两个不同的界面，形成具有混合栅极的fet器件10。此类fet器件10可以具有结合欧姆栅极和非欧姆栅极的各方面的栅极特性。例如，所述第一界面形成欧姆接触，所述第二界面形成肖特基结(即，肖特基势垒)或p-n结。所述栅极的电学特性，例如栅极电流、栅极可靠性或导通电阻(r
on
)，是所述栅极的欧姆部分和肖特基部分或p-n部分的特性的组合。通过控制这些部分的设计参数，尤其是这些部分的纵横比和/或材料成分，可以调整所述fet器件10的所述栅极的电学特性。因此，欧姆接触可以指表现得像欧姆接触的任何接触，即表现出欧姆接触的电学特性的接触。
[0081]
具体地，具有欧姆接触特性的界面比具有非欧姆接触特性的界面具有更大的漏电流。
[0082]
所述gan结构15可以在平面上形成，如图3a至图3e所示，或在衬层上形成，例如，在沟槽栅中再生所述gan结构15的情况下。
[0083]
所述gan结构15还可以包括p型掺杂gan(pgan)层15-1。在图3a所示的实施例中，所述gan结构15由所述pgan层15-1形成，而在图3b至图3e所示的实施例中，所述gan结构15包括所述pgan层15-1及其顶部的附加n型掺杂gan层15-2。通过所述pgan层15-1的p型掺杂，可以进一步调整所述gan结构15的所述第一部分和所述第二部分与所述栅极金属层17之间的界面特性。例如，通过调整所述pgan层15-1的掺杂浓度，任何一个界面处的p-n结均可变为欧姆接触。
[0084]
所述pgan层15-1的掺杂可以是不均匀的。例如，在所述gan结构15的所述第一部分中的所述pgan层15-1的顶部，靠近与所述栅极金属层17的界面处，所述pgan层15-1中p型掺杂剂(例如，镁(magnesium，mg))的浓度增加。因此，就所述pgan层15-1中p型掺杂剂的浓度而言，所述第一界面下方的区域比所述第二界面下方的区域高。
[0085]
图3a和图3b包含示出所述pgan层15-1中p型掺杂剂的掺杂浓度(镁浓度)随距所述第一界面的距离(深度)变化的图表。掺杂浓度在所述第一界面处最高，在离所述栅极金属层17更远的位置下降到较低水平。进一步地，在图3a至图3e中，靠近所述第一界面的掺杂浓
度增加由所述pgan层15-1的较暗阴影表示。
[0086]
例如，由于所述第一部分中所述栅极金属层17下方的所述pgan层15-1的镁浓度较高，因此所述第一界面是欧姆界面；由于所述第二部分中所述栅极金属层17下方的所述pgan层的镁浓度降低，因此所述第二界面是肖特基界面。
[0087]
如图3a和图3b所示，所述gan结构15的所述第一部分中的所述pgan层15-1具有第一高度t，所述第一高度t通常在50nm至1000nm之间，但不是唯一的。所述gan结构的所述第二部分中的所述pgan层15-1具有t1《t的第二高度，其中，t＝t1 t2。可以优化两个厚度t1和t2，使得所述gan层15-1在所述第一界面处具有非常高的mg掺杂程度(例如，》5e19)，在所述第二界面处具有中低掺杂程度(例如，《5e19)。
[0088]
所述pgan层可以由任何p型gan形成，而不考虑其掺杂元素(例如，镁(magnesium，mg))及其形成方法(例如，金属有机化学气相沉积(metalorganic chemical vapor deposition，mocvd)生长、分子束外延(molecular-beam epitaxy，mbe)、delta掺杂或其它沉积/掺杂技术)。
[0089]
如图3a至图3e中描述的示例所示，从所述gan结构的所述至少一个第一部分到所述第二部分的过渡可以是突然过渡，即所述gan结构的高度以90
°
角下降。替代地，所述gan结构15可以包括从所述第一部分到所述第二部分的倾斜过渡，例如以过渡区的形式。
[0090]
所述gan结构15还可以包括：第三部分，具有不同于所述第一高度和所述第二高度的第三高度(图3a至图3e中未示出)。例如，所述第三部分可以具有与所述栅极金属层17的第三界面，所述第三界面具有欧姆接触特性或非欧姆接触特性。
[0091]
所述栅极金属层17可以由至少一个金属叠层形成。所述金属叠层与所述gan结构15接触，以分别形成所述第一界面和所述第二界面。例如，所述金属叠层包括以下材料组合中的任何一种：ni/au、ni/ag、pd/au、cr/au、pt/au、ti/pt/au、ni/si、w/si、ti/al、ti/al/ti或tin/al/tin。然而，也可以采用其它合适的材料组合。
[0092]
具体地，所述栅极金属层17可以包括由不同材料形成的不同部分，即具有不同的材料成分。例如，与所述gan结构15的所述第一部分接触的所述栅极金属层17的第一部分由第一金属叠层形成，与所述gan结构15的所述第二部分接触的所述栅极金属层17的第二部分由第二金属叠层形成。从x-y平面的横截面看，这些金属叠层的边缘可以是直边、倾斜边或v形边。所述金属叠层的形状可以取决于金属特性以及用于制造所述fet器件10的蚀刻方法。所述金属叠层还可以自对准或非自对准，例如从彼此或从所述gan结构15延伸或缩回。
[0093]
作为这些金属叠层的替代，所述栅极金属层17也可以由单一材料形成，例如氧化铟锡(indium tin oxide，ito)或镁膜/电极。
[0094]
在图3b至图3e所示的实施例中，所述gan结构15包括布置在所述gan结构15的所述pgan层15-1上方的附加n型掺杂gan(n-doped gan，ngan)层15-2。
[0095]
所述ngan层15-2也可以布置成仅覆盖所述gan结构15的所述第一部分和/或所述第二部分中的所述pgan层15-1的一部分。通过这种方式，可以产生混合栅极结构。
[0096]
所述ngan层15-2可以由任何n型gan形成，而不考虑其掺杂元素(例如硅(silicon，si))及其形成方法(例如，mocvd生长、mbe、注入或富硅层的沉积和扩散)。所述n型gan层15-2的厚度可以小至1nm到10nm或者大于10nm(取决于技术约束)。具体地，通过所述ngan层15-2，可以进一步调整所述第一界面和/或所述第二界面的电学特性。
[0097]
在图3b所示的实施例中，所述ngan层15-2布置在所述gan结构15的所述第一部分中的所述pgan层15-1上，即布置在厚度为t的所述pgan层15-1上。
[0098]
具体地，在所述第一部分中加入所述n-gan层15-1可以在具有欧姆接触特性的所述第一界面中形成隧道结。因此，所述n型gan在与所述p型gan的界面处的掺杂程度高到足以挤压能带图并引起载流子隧穿。
[0099]
在图3c所示的实施例中，所述ngan层15-2布置在所述gan结构15的所述第二部分中的所述pgan层15-1上，即布置在厚度为t1的所述pgan层15-1上。
[0100]
具体地，在所述第一部分中的所述pgan层15-1的顶部插入所述n型gan层15-2可以将所述第二界面从肖特基结转变为p-n结。这可以改善栅极击穿电压，尤其是栅极过驱动更大、栅极可靠性更高。此外，还可以缓解对界面质量和金属功函数的高度依赖问题。
[0101]
在图3d所示的实施例中，所述ngan层15-2布置在所述gan结构15的所述第一部分和所述第二部分中的所述pgan层15-1上。例如，所述ngan层15-2在两个部分中可以具有相同的高度。
[0102]
具体地，在所述gan结构15的所述第一部分和所述第二部分中插入所述ngan层15-2可以调整所述gan结构15与所述栅极金属层17之间的两个界面的栅极漏电。例如，由于所述pgan层15-1的p型掺杂较多，所述第一界面的漏电量较大，所述第二界面的漏电量较小。
[0103]
在图3e所示的实施例中，所述ngan层15-2布置在所述gan结构15的所述第一部分和所述第二部分中的所述pgan层15-1上。因此，所述第一部分中的所述ngan层15-2与所述第二部分中的所述ngan层15-2具有不同的厚度和/或不同的掺杂程度。
[0104]
例如，所述ngan层15-2在所述第一部分中的高度为d1，在所述第二部分中的高度为d2，其中，d1》d2。
[0105]
进一步地，所述第一部分中的所述ngan层15-2可以用n型掺杂剂进行重掺杂，使得能够在所述pgan层15-1与所述栅极金属层17之间实现隧穿，而所述第二部分中的所述ngan层15-2可以具有较低的掺杂浓度，使得能够在所述第二界面处形成p-n结(以取代传统的肖特基结)。
[0106]
例如，具有不同掺杂浓度和/或厚度d1和d2的此类ngan层15-2是通过与蚀刻和图形化再生长相结合的mocvd生长、通过mbe、注入或富硅层的沉积和扩散制造的。
[0107]
例如，所述ngan层15-2可以通过其厚度或掺杂程度进行优化，以满足各项目标指标。例如，所述n型掺杂可以足够高，以增强能带弯曲并产生隧道结。所述ngan层15-2也可以用于将肖特基结转变为p-n结。
[0108]
除所述pgan层15-1和所述ngan层15-2之外，所述fet器件10的所述gan结构15还可以包括未掺杂gan层。所述未掺杂gan层可以形成所述gan结构15的基层。所述gan结构15还可以包括多个pgan层15-1和/或ngan层15-2。具体地，所述gan结构15由多个gan层的叠层形成。
[0109]
在图3a至图3e所示的示例中，示出了具有gan结构15的fet器件10，所述gan结构15具有由第二部分包围的单个第一部分。然而，所述fet器件10也可以包括多个第一部分，每个第一部分具有第一高度，所述第一高度大于所述第二部分的第二高度。
[0110]
如图3a至图3e所示，fet器件10可以用于功率半导体器件，具体而言，可以用于gan高电子迁移率晶体管(high electron mobility transistor，hemt)器件。具体地，所述fet
器件10形成pgan栅hemt，即gan hemt，其栅极由pgan半导体形成，以获得e型(增强型)功能。此类hemt器件可以应用于各种不同的技术领域，例如电源、汽车、lidar、服务器、适配器或dc/dc转换器。
[0111]
具体地，所述fet器件10可以形成通用hemt结构，所述通用hemt结构还包括背势垒、多个导电沟道、多个势垒厚度、凹栅algan或凹栅pgan。
[0112]
图4a和图4b示出了一个实施例提供的fet器件10的透视图和俯视图。
[0113]
在图4a和图4b所示的示例中，栅极区域分为两个界面，其中，所述第一界面41具有欧姆接触特性(欧姆界面41)，所述第二界面43具有肖特基接触特性(肖特基界面43)。因此，所述第一界面41是所述gan结构15的所述第一部分与所述栅极金属层17之间的界面，所述第二界面43是所述gan结构15的所述第二部分与所述栅极金属层17之间的界面。为了简单起见，图4a和图4b中未示出所述栅极金属层17。
[0114]
在图4a和图4b所示的示例中，所述fet器件10具有混合栅极，其中，总栅极面积的约1％定义为欧姆接触，其余部分定义为肖特基接触。此类混合栅极的简化等效电路如图5所示。
[0115]
所述第一界面41与所述第二界面43之间的纵横比可通过所述gan结构15的所述第一部分与所述第二部分的纵横比来调整。通过这种方式，可以调整所述fet器件10的栅极的电学特性，尤其是栅极电流。在本文中，所述第一界面与所述第二界面之间的纵横比可以指所述第一界面的尺寸与所述第二界面的尺寸之比，其中，所述fet器件10的栅极总界面由所述第一界面和所述第二界面组成。
[0116]
图6示出了一个实施例提供的fet器件10的栅极电流与相应栅极的界面特性(尤其是所述欧姆界面41与所述肖特基界面43之间的纵横比)之间的关系图。
[0117]
如图6所示，调整所述欧姆界面41与所述肖特基界面43之间的纵横比可以调制所述fet器件10的栅极电流。通过这种方式，可以通过两个不同栅极区域之间的纵横比来控制栅极电流电平。
[0118]
具体地，减少所述欧姆界面41的界面面积(从而增加所述肖特基界面43的界面面积)导致栅极电流减小，而增加所述欧姆界面41的界面面积(从而减少所述肖特基界面43的界面面积)导致栅极电流增大。因此，为了生成具有较小栅极电流的fet器件，可以将所述欧姆界面41设计成占所述栅极的总界面面积的10％以下，尤其是5％以下，更具体地，1％以下。
[0119]
通过调整所述栅极的所述欧姆界面41与所述肖特基界面43之间的纵横比，形成混合(或分布式)栅极，所述混合(或分布式)栅极可以结合全欧姆栅极或全肖特基栅极的优点，同时减少其缺点。通过这种方式，高压(high voltage，hv)和低压(low voltage，lv)gan技术平台可以结合到单个器件中，并且可以通过优化其布局来调整所述器件的各项指标，以满足特定产品的需求。因此，可以减少开发肖特基栅极hemt器件和欧姆栅极hemt器件等多种技术平台所花费的资源和时间。
[0120]
图7a至图7d示出了不同实施例提供的fet器件10的栅极区域的俯视图。具体地，图7a至图7d示出了所述gan结构15与所述fet结构10的所述栅极金属层17之间的界面。因此，为了简单起见，省略了所述栅极金属层17。图7a至图7d所示的实施例代表混合(即，分布式)欧姆-肖特基栅极布局的几种可能性。
[0121]
如图7a至图7d所示，主栅极区域可以定义为肖特基界面43。根据目标纵横比，所述栅极的几个较小区域可以定义为欧姆界面41，反之亦然。具体地，某个栅极区域与所述栅极金属层17形成欧姆界面还是肖特基界面取决于所述gan结构的高度和/或所述gan结构15的所述pgan层15-1在该区域的掺杂情况。
[0122]
所述欧姆界面41可以分布在所述栅极区域。所述分布式欧姆界面41可以具有正方形、矩形、圆形或椭圆形等不同形状，以及不同的尺寸。
[0123]
进一步地，所述欧姆界面41和所述肖特基界面43可以由分离层21(例如，电介质)物理分离，如图7b所示。所述分离层21可以围绕所述至少一个第一部分中的每个或一些布置在所述gan结构上。替代地，所述分离层21可以布置在所述栅极金属层17中，并将所述栅极金属层17分离成用于与所述gan结构15的所述第一部分接触的第一接触区域以及用于与所述gan结构15的所述第二部分接触的第二接触区域。
[0124]
图8a至图8d示出了一个实施例提供的用于制造fet器件10的方法的各步骤。
[0125]
在图8a所示的第一步中，设置基板11。所述基板11可以包括顶部具有一层或多层的基底结构，例如algan顶层13。
[0126]
具体地，所述基板11包括gan-on-soi、蓝宝石基gan或gan-on-sic等异质外延基体材料。所述基板11还可以包括gan-on-gan材料。具体地，所述基板11包括通过外延生长工艺形成的层。
[0127]
在图8b所示的第二步中，在所述基板11的顶部形成gan结构15，其中，所述gan结构15包括：至少一个第一部分，具有第一高度t；第二部分，具有小于所述第一高度t的第二高度t1。
[0128]
具体地，所述gan结构包括pgan层15-1或者由pgan层15-1形成。可以在所述gan结构15的所述第一部分的顶部增加所述pgan层15-1的掺杂浓度。
[0129]
可以通过两种不同的方式形成所述pgan层：(i)沉积厚度为t的全pgan层15-1，随后，在形成所述第二部分的所述gan结构15的区域中，将所述pgan层15-1凹入到厚度为t1，其中，t1《t；或者(ii)沉积厚度为t1的全pgan层15-1，随后，在形成所述至少一个第一部分的所述gan结构15的区域中，在厚度为t1的所述层的顶部采用图形化再生长工艺生成厚度为t2的高掺杂层。
[0130]
可选地，所述gan结构15的所述第一部分和/或所述第二部分中的所述pgan层15-1的顶部可以形成结构化ngan层15-2(图8a至图8c中未示出)。
[0131]
所述pgan层15-1和/或所述ngan层15-2可以通过适当的制造工艺形成，例如mocvd生长、mbe、注入、delta掺杂和/或富硅层的沉积和扩散。
[0132]
在图8c所示的第三步中，在所述gan结构15的顶部形成所述栅极金属层17，其中，所述gan结构15的所述至少一个第一部分(高度为t)与所述栅极金属层17之间的所述第一界面具有欧姆接触特性；所述gan结构15的所述第二部分(高度为t1)与所述栅极金属层17之间的所述第二界面具有非欧姆接触特性。
[0133]
例如，所述栅极金属层17可以由至少一个金属叠层形成。所述金属叠层可以包括以下材料组合中的任何一种：ni/au、ni/ag、pd/au、cr/au、pt/au、ti/pt/au、ni/si、w/si、ti/al、ti/al/ti或tin/al/tin。
[0134]
图8a至图8c所示各种层和结构的设计仅作为示例。同一种主要方法可以用于制造
采用图3a至图3e以及图4a和图4b所示任何一种设计的fet器件10。
[0135]
已经结合作为示例的各种实施例以及实现方式描述了本发明。但是，根据对附图、本发明和独立权利要求的研究，本领域技术人员在实现所要求保护的发明时，能够理解和实现其它变型。在权利要求书以及说明书中，词语“包括”不排除其它元件或步骤，且不定冠词“一个”不排除多个。单个元件或其它单元可满足权利要求书中所叙述的若干实体或项目的功能。在仅凭某些措施被记载在相互不同的从属权利要求书中这个单纯的事实并不意味着这些措施的结合不能被有效地使用。