一种超低功耗的基准控制方法及系统与流程

技术特征：
1.一种超低功耗的基准控制系统，其特征在于，所述超低功耗的基准控制系统包括：启动延时电路、负载检测电路、振荡器、分频器、逻辑控制电路以及基准产生电路；所述启动延时电路达到预设的上电时间打开负载检测电路，当启动延时电路未达到预设的上电时间关闭负载检测电路、振荡器以及分频器，负载检测电路在关闭状态下不执行负载检测任务，产生低电平信号输出至逻辑控制电路；所述负载检测电路检测的实际负载值大于预设的负载值时，关闭振荡器、分频器，产生的负载检测信号输出至逻辑控制电路，当负载检测电路检测的实际负载值小于预设的负载值时，打开振荡器、分频器，产生的分频器信号输出至逻辑控制电路；所述振荡器产生振荡信号并将振荡信号送入分频器；所述分频器对振荡信号的周期进行延长；所述逻辑控制电路产生互为反相的vco1信号和vco2信号，vco1信号和vco2信号控制基准产生电路的工作状态。2.根据权利要求1所述的一种超低功耗的基准控制系统，其特征在于，所述基准产生电路包括：第一增强型pmos管、第一耗尽型nmos管、第一增强型nmos管、第二增强型nmos管、第三增强型nmos管、第一电容和第二电容；所述第一增强型pmos管的源极连接电源，栅极接收所述逻辑控制电路产生的vco1信号，漏极与第一耗尽型nmos管的漏极连接，所述第一耗尽型nmos管的栅极与源级相连并连接至第一耗尽型nmos管和第一增强型nmos管的公共端，所述第一增强型nmos管mn1的栅极和漏极相连并连接至第一耗尽型nmos管和第一增强型nmos的公共端，源极接地，第二增强型nmos管的漏极和第一增强型nmos管的栅极相连，源极和第三增强型nmos管的源极相连，栅极和第三增强型nmos管的栅极相连并连接至vco2信号，第三增强型nmos管的漏极作为基准产生电路的输出，第一电容的一端接第二增强型nmos管的漏极，另一端接地，第二电容的一端接第三增强型nmos管的漏极，另一端接地。3.根据权利要求2所述的一种超低功耗的基准系统，其特征在于，所述第一耗尽型nmos管和第一增强型nmos管产生的电压表示为：其中，v
tn
代表第一增强型nmos管的阈值电压，v
td
代表第一耗尽型nmos管的阈值电压，μ
n
为电子迁移率，cox为单位面积的栅氧电容，(w/l)
dn1
为第一耗尽型nmos管的宽长比，(w/l)
mn1
为第一增强型nmos管的宽长比。4.根据权利要求2所述的一种超低功耗的基准系统，其特征在于，所述第二电容为50pf，上电时基准产生电路对第二电容进行充电。5.根据权利要求1所述的一种超低功耗的基准系统，其特征在于，所述逻辑控制电路包括非门、第一反相器和第二反相器，分频器信号或者负载检测信号通过级联的非门和第一反相器产生vco1信号，vco1信号通过第二反相器产生vco2信号。6.一种超低功耗的基准控制方法，其特征在于，基于如权利要求1至5中任一所述超低功耗的基准控制系统的控制方法步骤包括：步骤一：当启动延时电路的实际上电时间达到预设上电时间时，执行步骤二；当启动延时电路的实际上电时间未达到预设上电时间时，关闭负载检测电路、振荡器以及分频器，负载检测电路关闭状态下不执行负载检测任务，产生低电平信号输出至逻辑控制电路，逻辑
控制电路产生互反的voc1信号和voc2信号，控制基准产生电路处于工作状态；步骤二：打开负载检测电路，当负载检测电路检测实际负载值大于预设负载值时，关闭振荡器、分频器，负载检测电路产生的负载检测信号输出至逻辑控制电路，逻辑控制电路产生互反的voc1信号和voc2信号，控制基准产生电路处于工作状态；当负载检测电路检测实际负载值小于预设负载值时，执行步骤三；步骤三：打开振荡器和分频器，振荡器产生周期振荡信号并送入分频器延时产生固定占空比的分频器信号输出至逻辑控制电路，逻辑控制电路产生互反的voc1信号和voc2信号，控制基准产生电路的状态。7.根据权利要求6所述的一种超低功耗的基准控制方法，其特征在于，当voc1信号为低电平且voc2信号为高电平时，基准产生电路处于工作状态；当voc1信号为高电平且voc2信号为低电平时，基准产生电路处于关闭状态。8.根据权利要求6所述的一种超低功耗的基准控制方法，其特征在于，所述步骤三中的分频器信号占空比为50％。

技术总结
本发明公开了一种超低功耗的基准控制方法，步骤包括：启动延时电路根据预设的上电时间控制负载检测电路，负载检测电路根据预设的负载值控制振荡器、分频器，将负载检测信号或者分频器信号输出至逻辑控制电路，逻辑控制电路根据接受的负载检测信号或者分频器信号产生互反的VOC1信号和VOC2信号，控制基准产生电路的工作状态。本发明可以在轻载条件下极大地降低基准功耗，从而提高整体系统的效率。从而提高整体系统的效率。从而提高整体系统的效率。


技术研发人员：胡正海 黄九洲 夏炎
受保护的技术使用者：江苏硅国微电子有限公司
技术研发日：2022.06.01
技术公布日：2022/8/12