一种嵌入式SONOS闪存的工艺方法与流程

一种嵌入式sonos闪存的工艺方法
技术领域
1.本发明涉及半导体技术领域，特别是涉及一种嵌入式sonos闪存的工艺方法。


背景技术：

2.嵌入式闪存(embedded flash，e-flash)是把闪存嵌入到cmos(complementary metal-oxide-semiconductor transistor)上，形成soc(system on a chip)。嵌入式sonos(silicon-oxide-nitride-oxide-silicon)闪存是基于现有逻辑平台将sonos flash嵌入到逻辑平台。sonos flash采用的是选择管(select-gate)和存储管(control-gate)结构。
3.当前结构中，为了降低电阻，在选择管和存储管之间的会使用离子注入把衬底si做成重掺杂的n型si，然后在n型si上制备自对准金属硅化物，进一步降低电阻。但是，在小尺寸上(40nm节点以下)，cell区漏电明显增加，导致功耗和发热增加，所以需要降低漏电。并且当尺寸进一步减小时，选择管和存储管之间的空间会进一步减小。在该空间上生长的自对准金属硅化物会增加选择管和存储管之间pumping的可能，导致选择管失去开关的作用，导致器件失效。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种嵌入式sonos闪存的工艺方法，用于解决现有技术中在选择管和存储管之间的区域生长自对准金属硅化物导致选择管失去开关作用，导致器件失效的问题。
5.为实现上述目的及其他相关目的，本发明提供一种嵌入式sonos闪存的工艺方法，至少包括：
6.步骤一、提供衬底，所述衬底上设有相互间隔的选择管和存储管；
7.步骤二、对所述选择管和存储管之间区域的所述衬底进行重掺杂；
8.步骤三、在所述选择管和所述存储管上进行自对准金属硅化物的生长。
9.优选地，步骤二中在所述选择管和所述存储管之前区域的所述衬底进行重掺杂的类型为n型。
10.优选地，步骤三中在所述选择管和所述存储管上进行自对准金属硅化物的生长的方法为：1)提供光罩，所述光罩对应于所述选择管和所述存储管之间的所述区域关闭，而对应于所述选择管和所述存储管的区域打开；2)在所述选择管和所述存储管及其二者之间的所述区域旋涂光刻胶，利用所述光罩进行曝光；3)在所述选择管和所述存储管上生长所述自对准金属硅化物，而所述选择管和所述存储管之间的所述区域无自对准金属硅化物。
11.优选地，步骤二中在所述选择管和所述存储管之间区域的所述衬底进行重掺杂的同时，所述选择管和所述存储管上也进行了重掺杂。
12.优选地，步骤三中所述选择管和所述存储管上生长的所述自对准金属硅化物位于所述选择管和所述存储管上的所述重掺杂的区域的下方。
13.优选地，该方法应用于40nm以下节点的工艺中。
14.优选地，步骤三中在所述选择管和所述存储管之间所述区域无自对准金属硅化物以减低漏电流。
15.如上所述，本发明的嵌入式sonos闪存的工艺方法，具有以下有益效果：本发明的方法在曝光时，选择管和存储管之间的区域进行保护，以使后续工艺不对该区域进行金属硅化物生长，从而以降低漏电，提高器件可靠性。
附图说明
16.图1显示为本发明中位于衬底上的选择管和存储管的结构示意图；
17.图2显示为本发明中在选择管和存储管上生长自对准金属硅化物后的结构示意图；
18.图3显示为本发明中在选择管和存储管上生长自对准金属硅化物后的结构示意图；
19.图4显示为本发明中的嵌入式sonos闪存的工艺方法流程图。
具体实施方式
20.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
21.请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
22.本发明提供一种嵌入式sonos闪存的工艺方法，如图4所示，图4显示为本发明中的嵌入式sonos闪存的工艺方法流程图，该方法至少包括以下步骤：
23.步骤一、提供衬底，所述衬底上设有相互间隔的选择管和存储管；如图1所示，图1显示为本发明中位于衬底上的选择管和存储管的结构示意图。该步骤一中所述衬底01上设有相互间隔的选择管sg和存储管cg。
24.步骤二、对所述选择管和存储管之间区域的所述衬底进行重掺杂；如图1所示，该步骤二中对所述选择管sg和所述存储管cg之间区域的所述衬底01进行重掺杂，形成重掺杂区02。
25.本发明进一步地，本实施例的步骤二中在所述选择管和所述存储管之前区域的所述衬底进行重掺杂的类型为n型(n )。
26.本发明进一步地，本实施例的步骤二中在所述选择管和所述存储管之间区域的所述衬底进行重掺杂的同时，所述选择管和所述存储管上也进行了重掺杂。
27.步骤三、在所述选择管和所述存储管上进行自对准金属硅化物的生长。如图2所示，图2显示为本发明中在选择管和存储管上生长自对准金属硅化物后的结构示意图。
28.本发明进一步地，本实施例的步骤三中在所述选择管sg和所述存储管cg进行自对准金属硅化物的生长的方法为：1)提供光罩mask(03)，所述光罩对应于所述选择管和所述
存储管之间的所述区域关闭，而对应于所述选择管和所述存储管的区域打开；2)在所述选择管和所述存储管及其二者之间的所述区域旋涂光刻胶，利用所述光罩进行曝光；
29.如图3所示，图3显示为本发明中在选择管和存储管上生长自对准金属硅化物后的结构示意图。
30.3)在所述选择管和所述存储管上生长所述自对准金属硅化物04，而所述选择管和所述存储管之间的所述区域无自对准金属硅化物。
31.本发明进一步地，本实施例的步骤三中所述选择管和所述存储管上生长的所述自对准金属硅化物位于所述选择管和所述存储管上的所述重掺杂的区域的下方。
32.本发明进一步地，本实施例的该方法应用于40nm以下节点的工艺中。
33.本发明进一步地，本实施例的步骤三中在所述选择管和所述存储管之间所述区域无自对准金属硅化物以减低漏电流。
34.综上所述，本发明的方法在曝光时，选择管和存储管之间的区域进行保护，以使后续工艺不对该区域进行金属硅化物生长，从而以降低漏电，提高器件可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
35.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。