电子装置及其控制方法与流程

1.本发明是关于一种电子装置，特别是关于一种具有触控电路的电子装置。


背景技术：

2.为了提升穿戴式装置的续航力，通常会设计待机模式或深度待机模式，从而减少穿戴式装置的耗能。然而，若穿戴装置经常被触发，例如，智能型手表的表面经常被点击以查看时间，从休眠模式切换至一般模式的次数会增加，造成功耗的提升。因此，如何减少电子装置的功耗，为本领域中重要的议题。


技术实现要素：

3.本发明的一态样提供一种电子装置。电子装置包含主控电路、显示电路、触控电路以及逻辑电路。主控电路用以提供第一重置控制信号。显示电路，用以依据第一重置控制信号进行重置。逻辑电路用以依据第一重置控制信号以及致能信号产生第二重置控制信号至触控电路。在休眠模式期间，致能信号具有第一逻辑电平，并且逻辑电路用以依据致能信号产生具有第一逻辑电平的第二重置控制信号，其中触控电路根据具有第一逻辑电平的第二重置控制信号不进行重置。
4.本发明的另一态样提供一种电子装置。电子装置包含主控电路以及触控与显示驱动集成电路。主控电路用以提供第一重置控制信号。触控与显示驱动集成电路包含显示电路、触控电路以及逻辑电路。显示电路用以依据第一重置控制信号进行重置。逻辑电路，用以依据第一重置控制信号以及致能信号产生第二重置控制信号至触控电路。在休眠模式期间，致能信号具有第一逻辑电平，并且逻辑电路依据致能信号产生具有第一逻辑电平的第二重置控制信号。触控电路依据具有该第一逻辑电平的第二重置控制信号不进行重置。
5.本发明的再一态样提供一种控制方法。控制方法包含下列步骤。提供第一重置控制信号以及致能信号。在标准模式期间，依据第一重置控制信号的逻辑电平产生并输出第二重置控制信号至触控电路，并且触控电路依据对应于第一重置控制信号的逻辑电平的第二重置控制信号进行重置。在休眠模式期间，依据致能信号的逻辑电平产生并输出第二重置控制信号至触控电路，以不重置触控电路。
6.综上所述，本发明利用由逻辑电路依据第一重置控制信号以及致能信号产生第二重置控制信号，并且依据第二重置控制信号重置触控电路。在休眠模式期间，依据第二重置控制信号不重置触控电路，从而减少电子装置的功耗。
7.为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下，但不作为对本发明的限定。
附图说明
8.为使本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
9.图1为本发明一实施例的电子装置的功能方块图。
10.图2为本发明一实施例的图1中的电子装置在启动程序以及标准模式期间的操作时序图。
11.图3为本发明一实施例的图1中的电子装置在启动程序、标准模式、休眠模式以及切换期间的操作时序图。
12.图4为本发明一实施例的电子装置的功能方块图。
13.图5为本发明一实施例的电子装置的功能方块图。
14.其中，附图标记：
15.10～13:接脚
16.100,200,300:电子装置
17.110:主控电路
18.120,220,320:触控与显示驱动集成电路
19.122:显示电路
20.124:触控电路
21.125:存储器
22.126,226,326:逻辑电路
23.127:或门
24.128:数字电路
25.130:存储器
26.227,228,229:与非门
27.327,328:或非门
28.vddio:第一电源电压
29.vci:第二电源电压
30.global_rst:第一重置控制信号
31.tp_rst:第二重置控制信号
32.dstb_en:致能信号
33.tp_int:触控致能信号
34.mipi:移动产业处理器接口
35.spi:串行外设接口
36.s1:启动程序
37.m1:标准模式
38.m2:休眠模式
39.p1:重置期间
40.sp:切换期间
41.rc:读取电流
42.cis,cso,ciw,cdo:指令
具体实施方式
43.下文举实施例配合所附附图作详细说明，以更好地理解本发明的态样，但所提供
的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
44.本发明说明书和附图中使用的元件编号和信号编号中的索引1～n，只是为了方便指称个别的元件和信号，并非有意将前述元件和信号的数量局限在特定数目。在本发明说明书和附图中，若使用某一元件编号或信号编号时没有指明该元件编号或信号编号的索引，则代表该元件编号或信号编号是指称所属元件群组或信号群组中不特定的任一元件或信号。
45.此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
46.于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、
…
等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。
47.请参阅图1，图1为本发明一实施例的电子装置100的功能方块图。如图1所示，电子装置100包含主控电路110、触控与显示驱动集成电路120(touch with display driver integration circuit 120)以及存储器130。在一些实施例中，电子装置100可以是穿戴式电子装置，例如：智能手表、智能手环、智能耳机、智能衣着、智能眼镜、智能戒指或其他智能电子装置。在另一些实施例中，电子装置100可由平板、笔记本电脑、触控面板或其他计算机装置实施。
48.在一些实施例中，主控电路110可以由微处理器、处理器或其他处理电路实施。在一些实施例中，触控与显示驱动集成电路120可以由触控与显示驱动集成芯片(touch with display driver integration chip)实施。前述的触控与显示驱动集成芯片整合触控感测驱动器以及显示电路驱动器的功能。在一些实施例中，触控感测驱动器用以驱动触控传感器，并且显示电路驱动器用以驱动显示器。
49.在一些实施例中，存储器130可以由或门闪存(nor flash)实施。在其他实施例中，存储器130可以由与非门(nand flash)闪存、其他闪存或其他存储器实施。因此，本发明不以此为限。
50.在架构上，主控电路110电性耦接触控与显示驱动集成电路120。在功能上，主控电路110用以产生并输出第一电源电压vddio以及第二电源电压vci。在一些实施例中，第一电源电压vddio可理解为供应予触控与显示驱动集成电路120内的数字电路的电源电压，并且第二电源电压vci可理解为供应予触控与显示驱动集成电路120内的模拟电路的电源电压。
51.在一些实施例中，主控电路110通过移动产业处理器接口mipi(mobile industry processor interface mipi)与触控与显示驱动集成电路120沟通。在另一些实施例中，主控电路110亦可通过串行外设接口、集成电路总线(inter-integrated circuit)或其他接口与显示集成电路120沟通。因此，本发明不以此为限。
52.在一些实施例中，移动产业处理器接口mipi兼容显示命令集(display command set)，主控电路110可通过符合显示命令集所规范的指令指示触控与显示驱动集成电路120驱动显示器以及触控传感器在标准模式或休眠模式运作。
53.举例而言，在标准模式下，触控与显示驱动集成电路120驱动显示器显示画面，并且驱动触控传感器在触控采样率90赫兹运作。另一方面，在休眠模式下，触控与显示驱动集成电路120进入低功耗模式，显示器不会显示画面，且触控传感器在触控采样率11赫兹运作。此时，主控电路110的接脚10及11与触控与显示驱动集成电路120仍维持供电状态。
54.在架构上，触控与显示驱动集成电路120电性耦接存储器130。在一些实施例中，触控与显示驱动集成电路120与存储器130可通过串行外设接口spi(serial peripheral interface spi)沟通。在另一些实施例中，触控与显示驱动集成电路120亦可通过其他接口与存储器130沟通。因此，本发明不以此为限。
55.在一些情形中，穿戴式设备之中的触控与显示驱动集成电路会响应于重置控制信号进行重置，并且穿戴式设备在休眠模式切换至标准模式时亦会被重置控制信号触发而进行重置。若穿戴式设备频繁的在休眠模式与标准模式切换会导致触控与显示驱动集成电路进行不必要的重置操作致而造成大量的功耗。因此，为了降低功率的消耗，电子装置100通过在合适的时段控制触控与显示驱动集成电路120中部分电路不进行重置。电子装置100如何控制触控与显示驱动集成电路120内部分电路的不进行重置，将会在后续实施例中详细说明。
56.在一些实施例中，触控与显示驱动集成电路120包含显示电路122、触控电路124、逻辑电路126以及数字电路128。在一些实施例中，显示电路122可由显示器的显示驱动器来实现，并且触控电路124可由触控感测电路的触控感测驱动器来实现。在电子装置100的实施例中，逻辑电路126由单一个逻辑门，例如图1所示的或门127实施。
57.在一些实施例中，第一电源电压vddio可理解为供应予显示电路122以及触控电路124内的数字电路的电源电压，并且第二电源电压vci可理解为供应予显示电路122以及触控电路124内的模拟电路的电源电压。
58.在架构上，主控电路110的接脚10、11以及12与触控与显示驱动集成电路120中的显示电路122以及触控电路124电性耦接。在功能上，主控电路110自接脚11输出第一电源电压vddio至触控与显示驱动集成电路120中的显示电路122以及触控电路124，并且主控电路110自接脚10输出第二电源电压vci至触控与显示驱动集成电路120中的显示电路122以及触控电路124。
59.并且，主控电路110产生第一重置控制信号global_rst，并且自接脚12输出第一重置控制信号global_rst至显示电路122以及逻辑电路126的第一输入端。第一重置控制信号global_rst用以触发显示电路122进行重置操作。
60.数字电路128用以产生致能信号dstb_en至逻辑电路126的第二输入端。致能信号dstb_en可以由当前电子装置100的状态/模式的状态值实施。举例而言，在电子装置100的标准模式中，致能信号dstb_en具有低逻辑电平，在电子装置100的休眠模式中，致能信号dstb_en具有高逻辑电平。
61.逻辑电路126依据第一重置控制信号global_rst以及致能信号dstb_en产生第二重置控制信号tp_rst至触控电路124。
62.具体而言，响应于第一重置控制信号global_rst以及致能信号dstb_en中任一者具有高逻辑电平，或门127输出具有高逻辑电平的第二重置控制信号tp_rst，并且响应于第一重置控制信号global_rst以及致能信号dstb_en皆具有低逻辑电平，或门127输出具有低逻辑电平的第二重置控制信号tp_rst至触控电路124。
63.触控电路124包含存储器125。在一些实施例中，存储器125可以由相变存储器(phase-change memory；pram)或其他挥发性存储器实施。在开机程序或重置程序中，触控电路124通过串行接口串行外设接口spi自存储器130读取触控电路124的固件程序，并将所述的固件程序储存在于存储器125。如此，触控电路124通过存取存储器125中的固体程序运作。在关机或其他不提供电源至触控电路124的模式中，存储器125内所储存的数据会消失。因此，会通过启动程序或重置操作使触控电路124重新自存储器130读取触控电路124的固体程序，再将所述固体程序暂存至存储器125。
64.当穿戴式设备频繁的在休眠模式与标准模式切换时，若触控电路未断电且供电源电压持续供予触控电路，重置控制信号仍然会触发触控电路进行重置操作使触控电路自存储器读取固体程序。然而，触控电路自存储器读取固体程序所产生的读取电流会造成大量的功耗。为更佳的理解如何利用电子装置100在适合的时段控制触控电路124不进行重置操作，请先参阅图2。
65.图2为本发明一实施例的图1中的电子装置100在启动程序s1以及标准模式m1期间的操作时序图。在启动程序s1期间中电子装置100进行启动程序(power on sequence)。在标准模式m1下的重置期间p1，触控与显示驱动集成电路120会进行重置操作。电子装置100在标准模式m1下可以具有多个重置期间p1。因此，本发明不以此为限。
66.如图2所示，主控电路110通过移动产业处理器接口mipi传送指令cis、cso、ciw以及cdo至触控与显示驱动集成电路120。指令cis、cso、ciw以及cdo分别用以指示触控与显示驱动集成电路120进行初始设定、唤醒、画面设定并且供电予显示电路122。在一些实施例中，指令cis、cso、ciw以及cdo为符合移动产业处理器接口mipi的显示命令集所规范的指令。
67.在启动程序s1期间，主控电路110依序提供具有第一逻辑电平(例如，高逻辑电平)的第一电源电压vddio以及第二电源电压vci至显示电路122以及触控电路124，使电子装置100进行启动程序。
68.在启动程序s1期间，主控电路110依序将第一电源电压vddio、第二电源电压vci以及第一重置控制信号global_rst自第二逻辑电平(例如，低逻辑电平)切换至第一逻辑电平(例如，高逻辑电平)，使电子装置100进行启动程序。
69.并且，在启动程序s1期间，显示电路122会自存储器130读取固体程序以进行重置操作，如图2所示的在启动程序s1期间具有高逻辑电平的读取电流rc。
70.此时，由于致能信号dstb_en具有低逻辑电平，逻辑电路126依据第一重置控制信号global_rst的逻辑电平产生第二重置控制信号tp_rst，并且将第二重置控制信号tp_rst输出至触控电路124。如此，在启动程序s1中，触控电路124依据对应于第一重置控制信号global_rst的逻辑电平的第二重置控制信号tp_rst对触控电路124进行重置操作。
71.在启动程序s1期间，在低逻辑电平的第二重置控制信号tp_rst会触发触控电路124进行重置操作。在触控电路124进行重置操作时，触控与显示驱动集成电路120会自存储
器130读取固体程序并产生具有大幅值(例如，3毫安)的读取电流rc。在触控电路124完成重置操作后，触控电路124将触控致能信号tp_int自低逻辑电平切换至高逻辑电平。在触控致能信号tp_int具有高逻辑电平时，触控传感器在标准模式下运作。
72.在标准模式m1下的重置期间p1，响应于在低逻辑电平的第一重置控制信号global_rst，显示电路122会进行重置操作。并且，主控电路110通过移动产业处理器接口mipi传送指令cso、ciw以及cdo至触控与显示驱动集成电路120，以指示触控与显示驱动集成电路120进行唤醒、画面设定并且供电予显示电路122，使显示电路122进行重置操作。并且在重置期间p1，具有低逻辑电平的第二重置控制信号tp_rst会触发触控电路124进行重置操作而产生具有大幅值的读取电流rc。
73.在标准模式m1下的重置期间p1中，当触控电路124进行重置操作时，会自存储器130读取固体程序并产生3毫安的读取电流rc，如图2所示。在触控电路124完成重置操作后，触控电路124将触控致能信号tp_int自低逻辑电平切换至高逻辑电平，以进行触控感测操作。
74.在一些实施例中，在启动程序s1期间，第一电源电压vddio的上升缘与第一重置控制信号global_rst的上升缘可以间隔10毫秒。第一重置控制信号global_rst的上升缘与触控致能信号tp_int的上升缘可以间隔50毫秒。第一重置控制信号global_rst的上升缘与指令cis可以间隔11毫秒。指令cso至指令cdo的间隔可以大于50毫秒。
75.在触控与显示驱动集成电路120在启动程序s1下所接收到的指令cdo与标准模式m1的起始时间点的间隔可以大于30毫秒。在一些实施例中，在标准模式m1期间，第一重置控制信号global_rst的上升缘与指令cso的间隔可以大于120毫秒。需特别说明的是，图2中的该些期间的时间长度仅用以示例，并非用以限制本发明。
76.为了清楚的说明电子装置100在标准模式m1与休眠模式之间切换时，如何减少自存储器130读取固体程序的次数，从而大幅降低功耗，请参阅图3。图3为本发明一实施例的图1中的电子装置100在启动程序s1、标准模式m1、休眠模式m2以及切换期间sp的操作时序图。在一些实施例中，休眠模式m2可以由待机模式或深度待机模式实施。因此，本发明不以此为限。
77.图3中的启动程序s1以及标准模式m1期间相似于图2中的启动程序s1以及标准模式m1期间，故在此不再赘述。需特别说明的是，图3中的该些期间的时间长度仅用以示例，并非用以限制本发明。
78.在电子装置100的标准模式m1结束前，主控电路110传送指令cdstb至触控与显示驱动集成电路120以指示触控与显示驱动集成电路120进入休眠模式m2。在休眠模式m2结束前，在低逻辑电平的第一重置控制信号global_rst会触发显示电路122进行重置操作。并且，主控电路110在切换期间sp传送指令cso、ciw以及cdo至触控与显示驱动集成电路120，以指示触控与显示驱动集成电路120进行唤醒、画面设定并且供电予显示电路122，从而切换回标准模式m1。
79.在休眠模式m2下，致能信号dstb_en具有高逻辑电平，使逻辑电路126依据具有高逻辑电平的致能信号dstb_en产生具有高逻辑电平的第二重置控制信号tp_rst至触控电路124，从而不依据第一重置控制信号global_rst的逻辑电平触发触控电路124进行重置操作。由于触控电路124于休眠模式m2切换回标准模式m1期间不进行重置操作，故可减少自存
储器130读取固体程序的次数，从而大幅降低功耗。
80.如此，在电子装置100进入休眠模式m2后，逻辑电路126会产生高逻辑电平的第二重置控制信号tp_rst至触控电路124，使触控电路124在电子装置100的休眠模式m2与标准模式m1切换时不会进行重置操作。如此，在频繁的休眠模式m2与标准模式m1切换时，可大幅减少触控电路124自存储器130读取固体程序产生的读取电流rc，从而降低功耗。并且，本发明在触控与显示驱动集成电路120内设置逻辑电路126而不用通过主控电路110提供额外的控制信号，可以减少主控电路110的接脚，并减少成本。
81.请参阅图4，图4为本发明一实施例的电子装置200的功能方块图。如图4所示，电子装置200包含主控电路110、触控与显示驱动集成电路220(touch with display driver integration circuit 220)以及存储器130。触控与显示驱动集成电路220包含显示电路122、触控电路124、逻辑电路226以及数字电路128。
82.与图1的实施例相较，图4的实施例中电子装置200不同之处在于，逻辑电路226的电路架构。逻辑电路226包含第一与非门227、第二与非门228以及第三与非门229。
83.在架构上，第一与非门227的两个输入端用以接收第一重置控制信号global_rst。第二与非门228的两个输入端用以接收该致能信号dstb_en。第三与非门229的第一输入端电性耦接第一与非门227的输出端，第三与非门229的第二输入端电性耦接第二与非门228的输出端，并且第三与非门229的输出端用以输出第二重置控制信号tp_rst至触控电路124。
84.在功能上，逻辑电路226依据第一重置控制信号global_rst以及致能信号dstb_en产生第二重置控制信号tp_rst至触控电路124。
85.具体而言，响应于第一重置控制信号global_rst以及致能信号dstb_en中任一者具有高逻辑电平，逻辑电路226输出具有高逻辑电平的第二重置控制信号tp_rst，并且响应于第一重置控制信号global_rst以及致能信号dstb_en皆具有低逻辑电平，逻辑电路226输出具有低逻辑电平的第二重置控制信号tp_rst。于电子装置200的其他元件与作动方式，大致相同于先前图1的实施例中电子装置100，在此不另赘述。
86.请参阅图5，图5为本发明一实施例的电子装置300的功能方块图。如图5所示，电子装置300包含主控电路110、触控与显示驱动集成电路320(touch with display driver integration circuit 320)以及存储器130。触控与显示驱动集成电路320包含显示电路122、触控电路124、逻辑电路326以及数字电路128。
87.与图1的实施例相较，图5的实施例中电子装置300不同之处在于，逻辑电路326的电路架构。逻辑电路326包含第一或非门327以及第二或非门328。
88.在架构上，第一或非门327的第一输入端用以接收第一重置控制信号global_rst，第一或非门327的第二输入端用以接收该致能信号dstb_en。第二或非门328的两个输入端电性耦接第一或非门327的输出端，并且第二或非门328的输出端用以输出第二重置控制信号tp_rst至触控电路124。
89.在功能上，逻辑电路326依据第一重置控制信号global_rst以及致能信号dstb_en产生第二重置控制信号tp_rst至触控电路124。
90.具体而言，响应于第一重置控制信号global_rst以及致能信号dstb_en中任一者具有高逻辑电平，逻辑电路326输出具有高逻辑电平的第二重置控制信号tp_rst，并且响应
于第一重置控制信号global_rst以及致能信号dstb_en皆具有低逻辑电平，逻辑电路326输出具有低逻辑电平的第二重置控制信号tp_rst。于电子装置300的其他元件与作动方式，大致相同于先前图1的实施例中电子装置100，在此不另赘述。
91.综上所述，在电子装置100、200以及300进入休眠模式m2后，逻辑电路126、226以及326会产生高逻辑电平的第二重置控制信号tp_rst至触控电路124，使触控电路124在电子装置100、200以及300自休眠模式m2切换至标准模式m1时不会进行重置操作。如此，在频繁的休眠模式m2与标准模式m1切换时，可大幅减少触控电路124自存储器130读取固体程序产生的读取电流，从而降低功耗。并且，本发明在触控与显示驱动集成电路120内设置逻辑电路126而不用通过主控电路110提供额外的控制信号，可以减少主控电路110的接脚，并减少成本。
92.综上所述，虽然本发明已以实施例揭露如上，但其并非用以限定本发明。本发明所属技术领域中的技术人员，在不背离本发明的精神及其实质的情况下，可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。