一种动态调频省电方法、系统、终端设备和存储介质与流程

1.本发明涉及总线速度匹配，特别涉及一种动态调频省电方法、系统、终端设备和存储介质。


背景技术：

2.多个装置在使用过程中，需要设置在总线两侧的装置的模式，两侧的总线速度模式必须匹配起来才能正常通讯。总线速度越快，相应的总线两侧间传输速度越快，性能越好，但同时速度越快，功耗也会随之增加。
3.所以当前大部分soc平台厂商的做法是：开机时获取存储端支持的总线速度，然后同步比对host端支持的总线速度，最终挑选两端均支持的最大总线速度作为存储短的存储设备的总线速度。后期存储设备在工作状态时，基本是以该总线速度模式运行。


技术实现要素：

4.为解决现有技术中两侧的总线速度模式匹配运行过程中，总线速度越快，功耗也会随之增加的技术问题，本发明提供的技术方案如下：
5.一方面，提供一种动态调频省电方法，包括：
6.获取第一装置与第二装置之间的目标总线的总线负载时长占比；
7.当所述总线负载时长占比小于第一阈值时，调整所述目标总线的总线速度至第一总线支持速度；
8.当所述总线负载时长占比大于第二阈值时，调整所述总线速度至第二总线支持速度；
9.当所述总线负载时长占比在所述第一阈值和第二阈值之间时，所述总线速度不变；
10.所述第一阈值小于所述第二阈值。
11.在本技术方案中，通过计算host端的负载时长占比，来动态调节总线速度模式，从而在满足性能的前提下，同时又能够节省功耗。
12.优选地，所述获取第一装置与第二装置之间的目标总线的总线负载时长占比具体包括：
13.根据预设的采样周期，对所述目标总线进行周期性采样，以获取在所述采样周期内所述目标总线的负载时长；
14.根据所述目标总线的负载时长和所述采样周期，获取所述总线负载时长占比。
15.优选地，所述第一装置为emmc；所述第二装置为host总线。
16.优选地，所述第一总线支持速度为ddr52速度；所述第二总线支持速度为hs400速度；
17.另一方面，提供一种动态调频省电系统，包括：
18.负载时长占比模块，用于获取第一装置与第二装置之间的目标总线的总线负载时
长占比；
19.总线速度调整模块，用于当所述总线负载时长占比小于第一阈值时，调整所述目标总线的总线速度至第一总线支持速度；当所述总线负载时长占比大于第二阈值时，调整所述总线速度至第二总线支持速度；当所述总线负载时长占比在所述第一阈值和第二阈值之间时，所述总线速度不变；
20.所述第一阈值小于所述第二阈值。
21.优选地，所述负载时长占比模块，具体包括：
22.采样单元，用于根据预设的采样周期，对所述目标总线进行周期性采样，以获取在所述采样周期内所述目标总线的负载时长；
23.计算单元，用于根据所述目标总线的负载时长和所述采样周期，获取所述总线负载时长占比。
24.优选地，所述第一装置为emmc；所述第二装置为host总线。
25.优选地，所述第一总线支持速度为ddr52速度；所述第二总线支持速度为hs400速度。
26.另一方面，提供一种终端设备，包括处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器，用于执行所述存储器上所存放的计算机程序，实现所述的一种动态调频省电方法所执行的操作。
27.另一方面，提供一种存储介质，所述存储介质中存储有至少一条指令，所述指令由处理器加载并执行以实现所述的一种动态调频省电方法所执行的操作。
28.本发明的技术效果：通过计算host端的负载时长占比，来动态调节总线速度模式，从而在满足性能的前提下，同时又能够节省功耗。
附图说明
29.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
30.图1为本发明实施例1的流程示意图；
31.图2为本发明实施例2的流程示意图；
32.图3为本发明实施例3的流程示意图；
33.图4本发明实施例6的时间统计示意图；
34.图5本发明实施例6的流程示意图。
具体实施方式
35.以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本技术实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本技术。在其他情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本技术的描述。
36.应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所述描述
特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。
37.为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘出了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
38.还应当进一步理解，在本技术说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
39.另外，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
40.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
41.实施例1：
42.如图1所示，本实施例公开了一种动态调频省电方法，包括：
43.s1：获取第一装置与第二装置之间的目标总线的总线负载时长占比；
44.s2：当所述总线负载时长占比小于第一阈值时，调整所述目标总线的总线速度至第一总线支持速度；
45.s3：当所述总线负载时长占比大于第二阈值时，调整所述总线速度至第二总线支持速度；所述第一阈值小于所述第二阈值；
46.s4：当所述总线负载时长占比在所述第一阈值和第二阈值之间时，所述总线速度不变。
47.多个装置在使用过程中，需要设置在总线两侧的装置的模式，两侧的总线速度模式必须匹配起来才能正常通讯。总线速度越快，相应的总线两侧间传输速度越快，性能越好，但同时速度越快，功耗也会随之增加。
48.所以当前大部分soc平台厂商的做法是：开机时获取存储端支持的总线速度，然后同步比对host端支持的总线速度，最终挑选两端均支持的最大总线速度作为存储短的存储设备的总线速度。后期存储设备在工作状态时，基本是以该总线速度模式运行。
49.故在实施例中，通过计算host端的负载时长占比，来动态调节总线速度模式。通过设置高低区间阈值，当负载时长占比大于区间阈值最大值时，将总线速度提高到最大速度，当负载时长占比小于区间阈值最小值时，将总线速度降低到最低速度，如果在区间范围，则保持当前总线速度，从而既满足性能，同时又能够节省功耗。
50.本实施例通过计算host端的负载时长占比，来动态调节总线速度模式，从而在满足性能的前提下，同时又能够节省功耗。
51.优选地，所述第一装置为emmc；所述第二装置为host总线。
52.所述第一总线支持速度为ddr52速度；所述第二总线支持速度为hs400速度。
53.具体到实际的运行过程中，一般第一装置，也就是存储端，使用emmc设备，另一端则使用host总线，emmc总线速度模式主要有sdr52，ddr52，hs200，hs400等，而在具体的使用
过程中，一般将第一总线支持速度设置为ddr52速度，第二总线支持速度设置为hs400速度。
54.实施例2：
55.如图2所示，本实施例公开了一种动态调频省电方法，包括：
56.s1-1：根据预设的采样周期，对所述目标总线进行周期性采样，以获取在所述采样周期内所述目标总线的负载时长；
57.s1-2：根据所述目标总线的负载时长和所述采样周期，获取所述总线负载时长占比；
58.s2：当所述总线负载时长占比小于第一阈值时，调整所述目标总线的总线速度至第一总线支持速度；
59.s3：当所述总线负载时长占比大于第二阈值时，调整所述总线速度至第二总线支持速度；所述第一阈值小于所述第二阈值；
60.s4：当所述总线负载时长占比在所述第一阈值和第二阈值之间时，所述总线速度不变。
61.所述第一装置为emmc；所述第二装置为host总线。
62.所述第一总线支持速度为ddr52速度；所述第二总线支持速度为hs400速度。
63.在获取第一装置与第二装置之间的目标总线的总线负载时长占比的具体的采样方法上，针对一采样总时间，即totol time，由计算机后台统计host端工作时间多少，即busy时间，即host端有读写操作的时间。然后设置区间阈值(m,n)，m,n为比例值，当busy time/total time小于m值时，将总线速度设置为最低总线速度，如ddr52；当busy time/total time大于n值时，将总线速度设置为最大总线速度，如hs400；当busy time/total time属于(m,n)区间时，总线速度维持不变。
64.实施例3：
65.如图3所示，本实施例提供了一种动态调频省电系统，包括：
66.负载时长占比模块3，用于获取第一装置1与第二装置2之间的目标总线的总线负载时长占比；
67.总线速度调整模块4，用于当所述总线负载时长占比小于第一阈值时，调整所述目标总线的总线速度至第一总线支持速度；当所述总线负载时长占比大于第二阈值时，调整所述总线速度至第二总线支持速度；当所述总线负载时长占比在所述第一阈值和第二阈值之间时，所述总线速度不变；
68.所述第一阈值小于所述第二阈值。
69.多个装置在使用过程中，需要设置在总线两侧的装置的模式，两侧的总线速度模式必须匹配起来才能正常通讯。总线速度越快，相应的总线两侧间传输速度越快，性能越好，但同时速度越快，功耗也会随之增加。
70.所以当前大部分soc平台厂商的做法是：开机时获取存储端支持的总线速度，然后同步比对host端支持的总线速度，最终挑选两端均支持的最大总线速度作为存储短的存储设备的总线速度。后期存储设备在工作状态时，基本是以该总线速度模式运行。
71.故在实施例中，通过计算host端的负载时长占比，来动态调节总线速度模式。通过设置高低区间阈值，当负载时长占比大于区间阈值最大值时，将总线速度提高到最大速度，当负载时长占比小于区间阈值最小值时，将总线速度降低到最低速度，如果在区间范围，则
保持当前总线速度。通过这种动态调节总线速度的方法，来达到既满足性能，同时又能够节省功耗。
72.本实施例通过计算host端的负载时长占比，来动态调节总线速度模式，从而在满足性能的前提下，同时又能够节省功耗。
73.优选地，所述第一装置1为emmc；所述第二装置2为host总线。
74.优选地，所述第一总线支持速度为ddr52速度；所述第二总线支持速度为hs400速度。
75.具体到实际的运行过程中，一般第一装置1，也就是存储端，使用emmc设备，另一端则使用host总线，emmc总线速度模式主要有sdr52，ddr52，hs200，hs400等，而在具体的使用过程中，一般将第一总线支持速度设置为ddr52速度，第二总线支持速度设置为hs400速度。
76.进一步优选地，所述负载时长占比模块3，具体包括：
77.采样单元，用于根据预设的采样周期，对所述目标总线进行周期性采样，以获取在所述采样周期内所述目标总线的负载时长；
78.计算单元，用于根据所述目标总线的负载时长和所述采样周期，获取所述总线负载时长占比。
79.在获取第一装置1与第二装置2之间的目标总线的总线负载时长占比的具体的采样方法上，针对一采样总时间，即totol time，由计算机后台统计host端工作时间多少，即busy时间，即host端有读写操作的时间。然后设置区间阈值(m,n)，m,n为比例值，当busy time/total time小于m值时，将总线速度设置为最低总线速度，如ddr52；当busy time/total time大于n值时，将总线速度设置为最大总线速度，如hs400；当busy time/total time属于(m,n)区间时，总线速度维持不变。
80.实施例4：
81.本实施例提供一种终端设备，包括处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器，用于执行所述存储器上所存放的计算机程序，实现实施例1-3任一所述的一种动态调频省电方法所执行的操作。
82.所述设备可以为桌上型计算机、笔记本、掌上电脑、平板型计算机、手机、人机交互屏等设备。所述设备可包括，但不仅限于处理器、存储器。本领域技术人员可以理解，仅仅是设备的示例，并不构成对设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，示例性的：设备还可以包括输入/输出接口、显示设备、网络接入设备、通信总线、通信接口等。通信接口和通信总线，还可以包括输入/输出接口，其中，处理器、存储器、输入/输出接口和通信接口通过通信总线完成相互间的通信。该存储器存储有计算机程序，该处理器用于执行存储器上所存放的计算机程序，实现上述实施例中的方法。
83.所述处理器可以是中央处理单元(central processing unit，cpu)，还可以是其他通用处理器、数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现场可编程门阵列(field-programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
84.所述存储器可以是所述设备的内部存储单元，示例性的：设备的硬盘或内存。所述
存储器也可以是所述设备的外部存储设备，示例性的：所述设备上配备的插接式硬盘，智能存储卡(smart media card，smc)，安全数字(secure digital，sd)卡，闪存卡(flash card)等。进一步地，所述存储器还可以既包括所述设备的内部存储单元也包括外部存储设备。所述存储器用于存储所述计算机程序以及所述设备所需要的其他程序和数据。所述存储器还可以用于暂时地存储已经输出或者将要输出的数据。
85.通信总线是连接所描述的元素的电路并且在这些元素之间实现传输。示例性的，处理器通过通信总线从其它元素接收到命令，解密接收到的命令，根据解密的命令执行计算或数据处理。存储器可以包括程序模块，示例性的，内核(kernel)，中间件(middleware)，应用程序编程接口(application programming interface，api)和应用。该程序模块可以是有软件、固件或硬件、或其中的至少两种组成。输入/输出接口转发用户通过输入/输出接口(示例性的，感应器、键盘、触摸屏)输入的命令或数据。通信接口将该设备与其它网络设备、用户设备、网络进行连接。示例性的，通信接口可以通过有线或无线连接到网络以连接到外部其它的网络设备或用户设备。无线通信可以包括以下至少一种：无线保真(wifi)，蓝牙(bt)，近距离无线通信技术(nfc)，全球卫星定位系统(gps)和蜂窝通信等等。有线通信可以包括以下至少一种：通用串行总线(usb)，高清晰度多媒体接口(hdmi)，异步传输标准接口(rs-232)等等。网络可以是电信网络和通信网络。通信网络可以为计算机网络、因特网、物联网、电话网络。设备可以通过通信接口连接网络，设备和其它网络设备通信所用的协议可以被应用、应用程序编程接口(api)、中间件、内核和通信接口至少一个支持。
86.在本技术所提供的实施例中，应该理解到，所揭露的装置/设备和方法，可以通过其他的方式实现。示例性的，以上所描述的装置/设备实施例仅仅是示意性的，示例性的，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，示例性的，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性、机械或其他的形式。
87.所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
88.另外，在本技术各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
89.所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序发送指令给相关的硬件完成，所述的计算机程序可存储于一介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述介质可以包括：能够携带所述计算机程序的任何实体或装置、记录介质、u盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述介质包
含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，示例性的：在某些司法管辖区，根据立法和专利实践，计算机可读的介质不包括电载波信号和电信信号。所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的程序模块完成，即将所述装置的内部结构划分成不同的程序单元或模块，以完成以上描述的全部或者部分功能。实施例中的各程序模块可以集成在一个处理单元中，也可是各个单元单独物理存在，也可以两个或两个以上单元集成在一个处理单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序单元的形式实现。另外，各程序模块的具体名称也只是为了便于相互区分，并不用于限制本技术的保护范围。
90.实施例5：
91.本实施提供一种存储介质，所述存储介质中存储有至少一条指令，所述指令由处理器加载并执行以实现实施例1、2、3任一所述的一种动态调频省电方法所执行的操作。
92.实施例6：
93.在本实施例中，计算host端的负载时长占比，来动态调节总线速度模式，设置高低区间阈值，当负载时长占比大于区间阈值最大值时，将总线速度提高到最大速度，当负载时长占比小于区间阈值最小值时，将总线速度降低到最低速度，如果在区间范围，则保持当前总线速度。通过这种动态调节总线速度的方法，来达到既满足性能，同时又能够节省功耗。
94.具体而言，(a).针对一采样总时间，后台统计host端busy时间多少，何为busy，即host端有读写操作，即为busy；
95.(b).设置区间阈值(m,n)，m,n为比例值，当busy time/total time小于m值时，将bus speed设置为最低总线速度，如ddr52；当busy time/total time大于n值时，将bus speed设置为最大总线速度，如hs400；当busy time/total time属于(m,n)区间时，bus speed维持不变。
96.本发明通过上述实施例，实现了通过计算host端的负载时长占比，来动态调节总线速度模式，从而在满足性能的前提下，同时又能够节省功耗。
97.尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
98.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。