一种多控存储系统、数据处理方法、装置及介质与流程

1.本技术涉及计算机技术领域，特别是涉及一种多控存储系统、数据处理方法、装置及介质。


背景技术：

2.当前主流的存储系统框架是以中央处理器(central processing unit，cpu)计算为中心的(compute centric)架构，适用于传统的存储设备使用场景，以cpu为中心，通过高速总线将前端接口卡，如网卡、网状信道(fibre channel，fc)卡、图形计算处理器(graphics processing unit，gpu)、内存、现场可编程门阵列(field－programmable gate array，fpga)、硬盘驱动器(hard disk drive，hdd)、固态硬盘(solid state disk，ssd)等计算、存储、通信设备挂载在cpu下面，所有的计算、控制都由cpu发起，这里cpu起到了关键核心的控制地位。
3.传统的以cpu为中心的存储架构中，当某一个节点出现问题，如系统故障需要重启、关机等场景时，battery电池单元会给该节点所在的cpu、动态随机存取存储器(dynamic randomaccess memory，dram)和非透明桥接(non-transparent bridging，ntb)供电，保证在供电期内把节点内保存的存储系统状态信息发送到对端存储控制器，保证另一个存活的存储控制器保存最新的状态信息。因此，需要设计足够大的电池单元、板载ntb专用芯片，带来空间和成本增加。
4.由此可见，提供一种不需要电池单元供电的存储架构，是本领域人员亟待解决的技术问题。


技术实现要素：

5.本技术的目的是提供一种多控存储系统、数据处理方法、装置及介质。
6.为解决上述技术问题，本技术提供一种多控存储系统，包括：
7.内存控制器、第一存储单元、主控制器，所述主控制器数量大于一个；
8.所述内存控制器与所述主控制器通过缓存一致性总线连接，所述内存控制器与所述第一存储单元通过所述缓存一致性总线连接，
9.所述主控制器用于将待存储数据通过所述内存控制器存储至所述第一存储单元；所述内存控制器，用于在所述主控制器故障的情况下，将故障的所述主控制器存储于所述第一存储单元的数据发送至未故障的所述主控制器。
10.优选地，所述的多控存储系统，还包括：第二存储单元；所述第二存储单元与所述主控制器连接，所述第二存储单元用于存储对应的所述主控制器的运行数据。
11.优选地，所述的多控存储系统，所述第一存储单元数量大于1个。
12.优选地，所述的多控存储系统，所述缓存一致性总线为计算快速链接总线。
13.优选地，所述的多控存储系统，所述第一存储单元为动态随机存取存储器或存储级内存。
14.优选地，所述的多控存储系统，所述主控制器与所述第二存储单元通过双倍速率总线连接。
15.为解决上述技术问题，本技术还提供一种多控存储系统数据处理方法，其特征在于，应用于多控存储系统，包括：内存控制器、第一存储单元、主控制器，所述主控制器数量大于一个；
16.所述内存控制器与所述主控制器通过缓存一致性总线连接，所述内存控制器与所述第一存储单元通过所述缓存一致性总线连接；
17.所述方法包括：
18.接收所述主控制器发送的待存储数据；
19.将所述待存储数据存储至所述第一存储单元；
20.接收未故障的所述主控制器发送的数据访问指令，所述数据访问指令为访问故障的所述主控制器存储至所述第一存储单元的数据的指令；
21.将所述数据访问指令指示的所述数据发送至未故障的所述主控制器。
22.为解决上述技术问题，本技术还提供一种多控存储系统数据处理装置，其特征在于，应用于多控存储系统，包括：内存控制器、第一存储单元、主控制器，所述主控制器数量大于一个；
23.所述内存控制器与所述主控制器通过缓存一致性总线连接，所述内存控制器与所述第一存储单元通过所述缓存一致性总线连接；
24.所述装置包括：
25.接收模块，用于接收所述主控制器发送的待存储数据；
26.存储模块，用于将所述待存储数据存储至所述第一存储单元；
27.接收指令模块，用于接收未故障的所述主控制器发送的数据访问指令，所述数据访问指令为访问故障的所述主控制器存储至所述第一存储单元的数据的指令；
28.发送模块，用于将所述数据访问指令指示的数据发送至未故障的所述主控制器。
29.为解决上述技术问题，本技术还提供一种多控存储系统数据处理装置，其特征在于，包括：
30.存储器，用于存储计算机程序；
31.处理器，用于执行所述计算机程序时实现上述多控存储系统数据处理方法的步骤。
32.为解决上述技术问题，本技术还提供一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述多控存储系统数据处理方法的步骤。
33.本技术所提供的多控存储系统，包括：内存控制器、第一存储单元、主控制器，主控制器数量大于一个；内存控制器与主控制器通过缓存一致性总线连接，内存控制器与第一存储单元通过缓存一致性总线连接，主控制器将待存储数据通过内存控制器存储至第一存储单元，主控制器可将需要备份的状态数据信息通过内存控制器存储至第一存储单元，当其中一个主控制器出现问题，如系统故障需要重启、关机等，另一个主控制器可通过内存控制器获取到故障主控制器存储的最新状态数据信息，不影响用户的数据访问的正确性和效率，本技术提供的多控存储系统，不需要通过电池单元为cpu dram和ntb供电，通过非透明
桥软件技术实现内存跨cpu域的搬运。
34.另外，本技术还提供一种多控存储系统数据处理方法、装置及介质，与上述方法对应，效果同上。
附图说明
35.为了更清楚地说明本技术实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
36.图1为本技术实施例提供的一种多控存储系统示意图；
37.图2为本技术实施例提供的一种多控存储系统数据处理方法流程图；
38.图3为本技术实施例提供的一种多控存储系统数据处理装置示意图；
39.图4为本技术实施例提供的另一种多控存储系统数据处理装置的结构图。
具体实施方式
40.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本技术保护范围。
41.本技术的核心是提供一种多控存储系统、数据处理方法、装置及介质。
42.为了使本技术领域的人员更好地理解本技术方案，下面结合附图和具体实施方式对本技术作进一步的详细说明。
43.目前，主流的存储系统框架是以cpu计算为中心的架构，适用于传统的存储设备使用场景，以cpu为中心，通过高速总线将前端接口卡(如网卡、fc卡)、图形计算处理器gpu、内存、fpga、hdd、ssd等计算、存储、通信设备挂载在cpu下面，所有的计算、控制都由cpu发起，这里cpu起到了关键核心的控制地位。当某一个节点出现问题，如系统故障需要重启、关机等场景时，电池单元(battery)会给该节点所在的cpu、动态随机存取存储器和非透明桥接供电，保证在供电期内把节点内保存的存储系统状态信息发送到对端存储控制器，保证另一个存活的存储控制器保存最新的状态信息。因此，需要设计足够大的电池单元、板载ntb专用芯片，带来空间和成本增加。由此可见，提供一种不需要电池单元供电的存储架构，在节点出现故障时也能保证数据不丢失。
44.图1为本技术实施例提供的一种多控存储系统示意图，如图1所示，多控存储系统包括：
45.内存控制器12、第一存储单元13、主控制器11，所述主控制器11数量大于一个；
46.所述内存控制器12与所述主控制器11通过缓存一致性总线连接，所述内存控制器12与所述第一存储单元13通过所述缓存一致性总线连接，
47.所述主控制器11用于将待存储数据通过所述内存控制器12存储至所述第一存储单元13；所述内存控制器12，用于在所述主控制器11故障的情况下，将故障的所述主控制器11存储于所述第一存储单元13的数据发送至未故障的所述主控制器11。
48.需要说明的是，本实施例提到的多控存储系统指的是包含多个主控制器11的存储
interconnect for accelerators，ccix)总线。
55.优选地，缓存一致性总线为计算快速链接总线。cxl总线是一种开放标准的行业支持的缓存一致性互连，用于处理器、内存扩展和加速器的链接。从本质上讲，cxl技术维护cpu内存空间和连接设备上的内存之间的内存一致性。这可以实现资源共享(或池化)以获得更高的性能，降低软件堆栈的复杂性，并降低整体系统成本。
56.具体地，当主控制器11启动，初始化系统配置、组建集群，加载数据信息，实时产生大量的数据信息，主控制器11实时地将这些数据信息发送至内存控制器12，内存控制器12将这些数据信息存储至第一存储单元13，若其中一个主控制器11出现问题，如系统故障需要重启、关机等，另一个主控制器11可通过内存控制器12获取到故障主控制器11存储的最新状态数据信息，不影响用户的数据访问的正确性和效率。
57.需要说明的是，当主控制器11发生故障时，可通过内存控制器12获取到故障主控制器11的数据信息，当主控制器11正常工作时，主控制器11之间可之间进行数据交互，也可以通过内存控制器12进行交互，本实施例不作具体限制。
58.本技术提供的多控存储系统，主控制器11通过缓存一致性总线将待存储数据实时发送至内存控制器12，存储至第一存储单元13，即使主控制器11发生故障，其余的主控制器11也可以通过内存控制单元获取到故障主控制器11的数据信息，不需要通过电池单元为cpu、dram和ntb供电，通过非透明桥软件技术来实现内存跨cpu域的搬运。
59.根据上述实施例，主控制器11需要完成计算、存储、通信等功能，本实施例提供一种优选方案，多控存储系统还包括：第二存储单元；所述第二存储单元与所述主控制器11连接，所述第二存储单元用于存储对应的所述主控制器11的运行数据。
60.本实施例提到的第二存储单元与上述主控制器11一一对应，用于存储对应的主控制器11运行时需要的软件等其他数据信息。当主控制器11运行时，从对应的第二存储单元中调取数据信息以运行。当主控制器11故障时，第二存储单元内存储的数据完全可以丢失，不影响存储系统对用户访问的性能和一致性，因为关键数据已保存在内存控制器12的第一内存单元中。
61.优选地，所述主控制器11与所述第二存储单元通过双倍数据速率(double data rate，ddr)总线连接。ddr总线本质上不需要提高时钟频率就能加倍提高sdram的速度，它允许在时钟的上升沿和下降沿读出数据，因而其速度是标准sdram的两倍。
62.根据上述实施例，本实施例提供一种多控存储系统数据处理方法，应用于多控存储系统，包括：内存控制器12、第一存储单元13、主控制器11，主控制器11数量大于一个；
63.内存控制器12与主控制器11通过缓存一致性总线连接，内存控制器12与第一存储单元13通过缓存一致性总线连接；
64.图2为本技术实施例提供的一种多控存储系统数据处理方法流程图，如图2所示，多控存储系统数据处理方法包括：
65.s11：接收主控制器11发送的待存储数据；
66.s12：将待存储数据存储至第一存储单元13；
67.s13：接收未故障的主控制器11发送的数据访问指令，数据访问指令为访问故障的主控制器11存储至第一存储单元13的数据的指令；
68.s14：将数据访问指令指示的数据发送至未故障的主控制器11。
69.本实施例提供的多控存储系统数据处理方法应用于上述实施例提到的多控存储系统的内存控制器12，具体地，主控制器11启动，初始化系统配置、组建集群，加载数据信息，实时产生大量的数据信息，主控制器11实时地将这些数据信息发送至内存控制器12，内存控制器12接收主控制器11发送的待存储数据，内存控制器12将这些待存储数据存储至第一存储单元13，若其中一个主控制器11出现问题，如系统故障需要重启、关机等，未故障的主控制器11向内存控制器12发送数据访问指令，数据访问指令表征未故障的主控制器11需要访问故障主控制器11的那些数据信息，将数据访问指令指示的数据发送至未故障的主控制器11，不影响用户的数据访问的正确性和效率。
70.本技术提供的多控存储系统数据处理方法，主控制器11通过缓存一致性总线将待存储数据实时发送至内存控制器12，存储至第一存储单元13，即使主控制器11发生故障，其余的主控制器11也可以通过内存控制单元获取到故障主控制器11的数据信息，不需要通过电池单元为cpu、dram和ntb供电，通过非透明桥软件技术来实现内存跨cpu域的搬运。
71.在上述实施例中，对于多控存储系统数据处理方法进行了详细描述，本技术还提供多控存储系统数据处理装置对应的实施例。需要说明的是，本技术从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。
72.图3为本技术实施例提供的一种多控存储系统数据处理装置示意图，应用于多控存储系统，包括：内存控制器12、第一存储单元13、主控制器11，主控制器11数量大于一个；
73.内存控制器12与主控制器11通过缓存一致性总线连接，内存控制器12与第一存储单元13通过缓存一致性总线连接；
74.装置包括：
75.接收模块31，用于接收主控制器11发送的待存储数据；
76.存储模块32，用于将待存储数据存储至第一存储单元13；
77.接收指令模块33，用于接收未故障的主控制器11发送的数据访问指令，数据访问指令为访问故障的主控制器11存储至第一存储单元13的数据的指令；
78.发送模块34，用于将数据访问指令指示的数据发送至未故障的主控制器11。
79.具体地，主控制器11启动，初始化系统配置、组建集群，加载数据信息，实时产生大量的数据信息，主控制器11实时地将这些数据信息发送至内存控制器12，接收模块31接收主控制器11发送的待存储数据，存储模块32将待存储数据存储至第一存储单元13，若其中一个主控制器11出现问题，如系统故障需要重启、关机等，接收指令模块接收未故障的主控制器11发送的数据访问指令，数据访问指令为访问故障的主控制器11存储至第一存储单元13的数据的指令，发送模块34将数据访问指令指示的数据发送至未故障的主控制器11。
80.主控制器11通过缓存一致性总线将待存储数据实时发送至内存控制器12，存储至第一存储单元13，即使主控制器11发生故障，其余的主控制器11也可以通过内存控制单元获取到故障主控制器11的数据信息，不需要通过电池单元为cpu、dram和ntb供电，通过非透明桥软件技术来实现内存跨cpu域的搬运。
81.由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
82.图4为本技术实施例提供的另一种多控存储系统数据处理装置的结构图，如图4所示，多控存储系统数据处理装置包括：存储器40，用于存储计算机程序；
83.处理器41，用于执行计算机程序时实现如上述实施例多控存储系统数据处理方法的步骤。
84.本实施例提供的多控存储系统数据处理装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
85.其中，处理器41可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器41可以采用数字信号处理器(digital signal processor，dsp)、现场可编程门阵列、可编程逻辑阵列(programmable logic array，pla)中的至少一种硬件形式来实现。处理器41也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器41可以在集成有图像处理器，gpu用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器41还可以包括人工智能(artificial intelligence，ai)处理器，该ai处理器用于处理有关机器学习的计算操作。
86.存储器40可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器40还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器40至少用于存储以下计算机程序401，其中，该计算机程序被处理器41加载并执行之后，能够实现前述任一实施例公开的多控存储系统数据处理方法的相关步骤。另外，存储器40所存储的资源还可以包括操作系统402和数据403等，存储方式可以是短暂存储或者永久存储。其中，操作系统402可以包括windows、unix、linux等。数据403可以包括但不限于实现多控存储系统数据处理方法所涉及到的数据等。
87.在一些实施例中，多控存储系统数据处理装置还可包括有显示屏42、输入输出接口43、通信接口44、电源45以及通信总线46。
88.本领域技术人员可以理解，图4中示出的结构并不构成对多控存储系统数据处理装置的限定，可以包括比图示更多或更少的组件。
89.本技术实施例提供的多控存储系统数据处理装置，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：多控存储系统数据处理方法，主控制器11通过缓存一致性总线将待存储数据实时发送至内存控制器12，存储至第一存储单元13，即使主控制器11发生故障，其余的主控制器11也可以通过内存控制单元获取到故障主控制器11的数据信息，不需要通过电池单元为cpu、dram和ntb供电，通过非透明桥软件技术来实现内存跨cpu域的搬运。
90.最后，本技术还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述多控存储系统数据处理方法实施例中记载的步骤。
91.可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本技术各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，rom)、随机存取存储器(randomaccess memory，ram)、磁碟或者光盘等
各种可以存储程序代码的介质。
92.本实施例提供的计算机可读存储介质，其上存储有计算机程序，当处理器执行该程序时，可实现以下方法：多控存储系统数据处理方法，主控制器11通过缓存一致性总线将待存储数据实时发送至内存控制器12，存储至第一存储单元13，即使主控制器11发生故障，其余的主控制器11也可以通过内存控制单元获取到故障主控制器11的数据信息，不需要通过电池单元为cpu、dram和ntb供电，通过非透明桥软件技术来实现内存跨cpu域的搬运。
93.以上对本技术所提供的多控存储系统、数据处理方法、装置及介质，进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以对本技术进行若干改进和修饰，这些改进和修饰也落入本技术权利要求的保护范围内。
94.还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。