一种基于FPGA的PDH光传输装置及方法与流程

一种基于fpga的pdh光传输装置及方法
技术领域
1.本发明涉及光通信领域，具体是一种基于fpga的pdh光传输装置及方法。


背景技术：

2.pdh（parasynchronous digital hierarchy，准同步数字体系）光传输装置具有信道利用率高，设备简单的特点，仍然广泛应用于小规模、小容量的通信网络中。pdh光传输装置通过数字复接的方式，将若干路低速业务合成单路串行数据，并通过光纤进行传输。目前，通信设备朝着高集成度和小型化的方向发展，单个设备通常由多个子单元模块组成，同时要求设备的体积重量尽可能小，因此，分配给每个单元模块的硬件面积也越来越小。pdh光传输装置通常作为通信设备的子单元模块，如何利用尽可能小的硬件面积实现pdh光传输功能，是通信设备小型化设计难点。传统的pdh光传输装置采用晶振 业务接口芯片 pdh复接芯片 数据恢复芯片 串并转换芯片 光模块的架构，传统方法存在的缺点是需要的芯片种类和数量过多，需要占用的硬件面积过大，不利于通信设备的小型化设计。

技术实现要素：
本发明针对现有技术的不足，提供了一种基于fpga的pdh光传输装置及方法，应用于通信设备的小型化设计，实现低于100mbit/s速率的pdh光传输功能。
3.本发明提供了一种基于fpga的pdh光传输装置，包括fpga单元、晶振、电平匹配电路和光模块，所述晶振的输出接入fpga单元的专用时钟管脚，电平匹配电路分别与fpga单元和光模块互连。
4.所述晶振用于产生fpga所需要的时钟信号，频率与pdh串行数据的速率一致；所述电平匹配电路由少量电阻电容组成，用于差分电平的匹配，将fpga的lvds电平与光模块的电平进行相互转换；所述光模块用于光/电转换，实现pdh串行数据光纤传输；所述fpga单元包括依次连接的码速调整模块、数字复接模块、扰码器、单端转差分模块；所述码速调整模块插入一些码元，利用插入的码元将低速业务信号的速率统一调整成pdh子通道信号的速率；所述数字复接模块按照时分复用的方式，将各路pdh子通道信号复接到单路串行数据，并按照pdh帧结构进行成帧；所述扰码器用于对原始的串行数据进行扰码；所述单端转差分模块使用fpga内部的obufds驱动器，实现fpga内部的单端信号转换为lvds差分信号；所述fpga单元还包括依次连接的差分转单端模块、数据恢复模块、解扰器、数字分接模块、码速恢复模块以及时钟生成模块；所述时钟生成模块的输入端与晶振接入fpga的专用时钟管脚相连，输出端与数据恢复模块相连；所述差分转单端模块使用fpga内部的ibufds缓冲器，实现lvds差分信号转换为
fpga内部的单端信号；所述数据恢复模块利用高倍时钟对fpga接收到的串行数据进行采样，基于采样数据进行边沿检测，再根据边沿检测的结果确定串行数据的最佳采样点，输出最佳采样点时刻的数据作为恢复之后的同步串行数据。
5.所述解扰器用于对同步串行数据进行解扰；所述数字分接模块按照pdh帧结构进行解帧，并从单路串行数据中分解出各路pdh子通道信号；所述码速恢复模块通过去掉插入的码元，将pdh子通道信号的速率还原成低速业务信号的速率。
6.本发明另一目的是，提供了一种基于fpga的pdh光传输方法，所述方法包括业务上行方向处理流程、业务下行方向处理流程和数据恢复处理流程。
7.所述业务上行方向处理流程包括以下步骤：s101、将低速业务信号的速率统一调整成pdh子通道信号的速率；s102、将各路pdh子通道信号复接到单路串行数据，并按照pdh帧结构进行成帧；s103、对数字复接模块生成的串行数据进行扰码；s104、利用单端转差分模块将fpga内部单端信号转换为lvds差分信号并输出；s105、将fpga的lvds差分电平转换为与光模块相匹配的差分电平；s106、光模块将电信号转换为光信号发送到光纤信道。
8.所述业务下行方向处理流程包括以下步骤：s201、光模块将从光纤信道接收到的光信号转换为电信号；s202、将光模块的差分电平转换为与fpga匹配的lvds差分电平；s203、利用差分转单端模块将lvds差分信号转换为fpga内部单端信号；s204、内部单端信号经数据恢复模块处理，得到同步串行数据；s205、对同步串行数据进行解扰；s206、按照pdh帧结构进行解帧，并从同步串行数据中分解出各路pdh子通道信号；s207、将pdh子通道信号的速率还原成低速业务信号的速率。
9.所述数据恢复处理流程包括以下步骤：s301、参考本地晶振使用fpga内部的pll资源生成频率为pdh串行数据速率5倍的时钟；s302、利用生成的时钟对接收到的串行数据进行采样，并将采样点循环标记为采样点1、采样点2、采样点3、采样点4、采样点5；采样点1、
……
；s303、对串行数据进行边沿检测，确定数据边沿所在的采样点，当检测到相邻两个采样点状态不一致时，出现数据边沿，并规定此时后一个采样点为数据边沿所在的采样点；s304、在时间间隔为
∆
t的区间内，统计数据边沿落在各采样点的分布情况，边沿落在采样点1的数量记为m1, 边沿落在采样点2的数量记为m2, 边沿落在采样点3的数量记为m3, 边沿落在采样点4的数量记为m4, 边沿落在采样点5的数量记为m5；其中时间间隔为
∆
t可设定为10到20个串行数据的位宽；s305、根据数据边沿落在各采样点的分布情况确定最佳采样点，确定数据边沿分布数量最大的采样点之后第二个采样点为最佳采样点，如m1最大，则最佳采样点为采样点
3，如m2最大，则最佳采样点为采样点4，如m3最大，则最佳采样点为采样点5，如m4最大，则最佳采样点为采样点1，如m5最大，则最佳采样点为采样点2；s306、在每个统计区间内，输出最佳采样点时刻的数据则为同步串行数据。
10.本发明使用fpga内部的pll资源生成高倍时钟，利用高倍时钟对接收到的串行数据进行采样，并对串行数据进行边沿检测，确定数据边沿所在的采样点，进一步确定串行数据的最佳采样点，实现了串行数据的恢复；使用fpga内部的io资源，实现单端信号与差分信号的相互转换，并结合电平匹配电路，使得fpga的普通io管脚能够与光模块进行互连；使用fpga内部的逻辑资源实现了码速调整、码速恢复、数字复接、数字分接、扰码、解扰等功能模块。本发明采用晶振 fpga 电平匹配电路 光模块的架构，其中电平匹配电路由少量电阻电容组成，相对传统方法，减少了芯片的种类和数量，减少了硬件面积，更有利于通信设备的小型化设计。
附图说明
11.图1为实施例基于fpga的pdh光传输装置的示意图；图2为实施例光传输方法业务上行方向处理流程图；图3为实施例光传输方法业务下行方向处理流程图；图4为实施例光传输方法数据恢复处理流程图；图5为实施例数据恢复最佳采样点确定示意图。
具体实施方式
12.下面结合附图和实施例对本发明做进一步说明，但不是对本发明的限定。
实施例
13.一种基于fpga的pdh光传输装置，如图1所示，包括fpga单元、晶振、电平匹配电路和光模块，所述晶振的输出接入fpga的专用时钟管脚，电平匹配电路分别与fpga单元和光模块互连。
14.所述fpga单元包括依次连接的码速调整模块、数字复接模块、扰码器、单端转差分模块；所述fpga单元还包括依次连接的差分转单端模块、数据恢复模块、解扰器、数字分接模块、码速恢复模块以及时钟生成模块；所述时钟生成模块的输入端与晶振接入fpga的专用时钟管脚相连，输出端与数据恢复模块相连。
15.本实施例，假设低速业务为e1业务，共18路，e1信号的速率为2.048mbit/s;假设pdh串行数据的速率为42.24mbit/s，则pdh串行数据的位宽约为23.67ns，pdh各子通道的速率为2.112mbit/s，所需的晶振频率为42.24mhz，利用fpga内部的pll资源生成的时钟频率为211.2 mhz；假设光模块的电平为cml，则所需的电平匹配电路包括lvds电平转cml电平电路和cml电平转lvds电平电路。
16.一种基于fpga的pdh光传输方法，包括业务上行方向处理流程、业务下行方向处理流程和数据恢复处理流程。
17.业务上行方向处理流程如图2所示，具体步骤如下：s101、将低速业务信号的速率2.048mbit/s统一调整成pdh子通道信号的速率2.112mbit/s；s102、将各路pdh子通道信号复接到单路串行数据，并按照pdh帧结构进行成帧；s103、对数字复接模块生成的串行数据进行扰码；s104、利用单端转差分模块将fpga内部单端信号转换为lvds差分信号并输出；s105、将fpga的lvds差分电平转换为与光模块相匹配的cml差分电平；s106、光模块将电信号转换为光信号发送到光纤信道。
18.业务下行方向处理流程如图3所示，具体步骤如下：s201、光模块将从光纤信道接收到的光信号转换为电信号；s202、将光模块的cml差分电平转换为与fpga匹配的lvds差分电平；s203、利用差分转单端模块将lvds差分信号转换为fpga内部单端信号；s204、内部单端信号经数据恢复模块处理，得到同步串行数据；s205、对同步串行数据进行解扰；s206、按照pdh帧结构进行解帧，并从同步串行数据中分解出各路pdh子通道信号；s207、将pdh子通道信号的速率2.112mbit/s还原成低速业务信号的速率2.048mbit/s。
19.数据恢复处理流程如图4所示，具体步骤如下：s301、参考本地晶振使用fpga内部的pll资源生成频率为pdh串行数据速率5倍的时钟,生成的时钟频率为211.2 mhz；s302、利用生成的时钟对接收到的串行数据进行采样，并将采样点循环标记为采样点1、采样点2、采样点3、采样点4、采样点5，本实施例，生成的时钟对串行数据的采样结果如图5所示；s303、对串行数据进行边沿检测，确定数据边沿所在的采样点，当检测到相邻两个采样点状态不一致时，出现数据边沿，并规定此时后一个采样点为数据边沿所在的采样点；s304、在时间间隔为
∆
t的区间内，统计数据边沿落在各采样点的分布情况，本实施例，统计的时间间隔为15个串行数据位宽，即为355.11ns，在时间间隔内，边沿落在采样点1的数量为m1=12, 边沿落在采样点2的数量为m2=0, 边沿落在采样点3的数量为m3=0, 边沿落在采样点4的数量记m4=0, 边沿落在采样点5的数量记m5=3；s305、根据数据边沿落在各采样点的分布情况确定最佳采样点，确定数据边沿分布数量最大的采样点之后第二个采样点为最佳采样点，本实施例，数据边沿分布数量最大的采样点为采样点1，则最佳采样点为采样点3；s306、在每个统计区间内，输出采样点3的数据作为同步串行数据。
20.本发明解决了利用fpga实现低于100mbit/s的pdh光传输的问题，同时解决了pdh光传输装置小型化设计的问题。