芯片I/O接口性能测试方法、装置及电子设备与流程

芯片i/o接口性能测试方法、装置及电子设备
技术领域
1.本公开涉及芯片测试技术，尤其涉及一种芯片i/o接口性能测试方法、装置及电子设备。


背景技术：

2.计算机系统的性能高度依赖于系统存储器的性能，系统存储器例如ddr5 dimm芯片。在存储器上设置有芯片i/o接口，该芯片i/o接口用于接收外部信号和向外部传输信号。
3.芯片i/o接口的性能决定了存储器的信号传输速度和信号传输质量，因此，需要对芯片i/o接口的性能进行测试，从而高效提高芯片i/o接口的性能，进而提高存储器的性能。在传统的芯片i/o接口的性能测试方法中，只能在接收信号时通过调节芯片i/o接口中接收端的vrefdq(dq数据线的参考电压)来测试得到该芯片i/o接口可以读取的最大电压幅值范围。但是，传统的芯片i/o接口的性能测试方法无法测试得到该芯片i/o接口可以读取的最小的上限电压或可以读取的最大的下限电压。
4.因此，如何测试芯片i/o接口可以读取的最小的上限电压或可以读取的最大的下限电压，以增加测试芯片i/o接口性能的全面性、提高芯片i/o接口的测试效果，仍然是亟待解决的。


技术实现要素：

5.本公开提供一种芯片i/o接口性能测试方法、装置及电子设备，用以测试芯片i/o接口可以读取的最小的上限电压或可以读取的最大的下限电压，以增加测试芯片i/o接口性能的全面性、提高芯片i/o接口的测试效果。
6.一方面，本公开提供一种芯片i/o接口性能测试方法，包括：
7.将第一初始信号输入至芯片i/o接口，并获取第一输出信号，所述第一初始信号至少包括待测信号；
8.调整所述待测信号的输入电压，以形成第二初始信号；
9.将所述第二初始信号输入至所述芯片i/o接口，并获取第二输出信号；
10.当所述第二输出信号与所述第一输出信号不同时，输出第一次调整后的所述待测信号的输入电压为目标电压；
11.当所述第二输出信号与所述第一输出信号相同时，返回执行步骤所述调整所述待测信号的输入电压，直到第n次调整所述待测信号的输入电压后获取的所述第二输出信号与所述第一输出信号不同时，输出第n次调整后的所述待测信号的输入电压为目标电压；n为大于1的自然数；
12.所述目标电压为所述芯片i/o接口能够读出的最大的下限电压，或，能够读出的最小的上限电压。
13.在一个可选的实施例中，当所述待测信号是用于测试所述芯片i/o接口能够读出的最大的下限电压时，所述调整所述待测信号的输入电压为：
14.增大所述待测信号的输入电压。
15.在一个可选的实施例中，当所述待测信号是用于测试所述芯片i/o接口能够读出的最大的下限电压时，所述待测信号为“11011”，所述目标电压为所述芯片i/o接口能够读出“0”时的最大的下限电压。
16.在一个可选的实施例中，当所述待测信号是用于测试所述芯片i/o接口能够读出的最小的上限电压时，所述调整所述待测信号的输入电压为：
17.减小所述待测信号的输入电压。
18.在一个可选的实施例中，当所述待测信号是用于测试所述芯片i/o接口能够读出的最小的上限电压时，所述待测信号为“00100”，所述目标电压为所述芯片i/o接口能够读出“1”时的最小的上限电压。
19.在一个可选的实施例中，所述方法还包括：
20.向所述芯片i/o接口输入参考电压，其中，所述参考电压大于或小于所述待测信号的输入电压。
21.在一个可选的实施例中，所述参考电压为：
22.vrefdq＝0.5(vhigh vlow)；
23.其中，vrefdq代表输入的参考电压，vhigh代表所述第一初始信号中的高压值，vlow代表所述第一初始信号中的低压值；
24.其中，所述vhigh或所述vlow为所述待测信号的输入电压。
25.另一方面，本公开提供一种芯片i/o接口性能测试装置，包括：
26.信号输入模块，用于将第一初始信号输入至芯片i/o接口，并获取第一输出信号，所述第一初始信号至少包括待测信号；
27.调整模块，用于调整所述待测信号的输入电压，以形成第二初始信号；
28.所述信号输入模块还用于将所述第二初始信号输入至所述芯片i/o接口，并获取第二输出信号；
29.判断模块，用于当所述第二输出信号与所述第一输出信号不同时，输出第一次调整后的所述待测信号的输入电压为目标电压；
30.所述判断模块还用于当所述第二输出信号与所述第一输出信号相同时，返回执行步骤所述调整所述待测信号的输入电压，直到第n次调整所述待测信号的输入电压后获取的所述第二输出信号与所述第一输出信号不同时，输出第n次调整后的所述待测信号的输入电压为目标电压；n为大于1的自然数；
31.所述目标电压为所述芯片i/o接口能够读出的最大的下限电压，或，能够读出的最小的上限电压。
32.在一个可选的实施例中，当所述待测信号是用于测试所述芯片i/o接口能够读出的最大的下限电压时，所述调整模块用于：
33.增大所述待测信号的输入电压。
34.在一个可选的实施例中，当所述待测信号是用于测试所述芯片i/o接口能够读出的最大的下限电压时，所述待测信号为“11011”，所述目标电压为所述芯片i/o接口能够读出“0”时的最大的下限电压。
35.在一个可选的实施例中，当所述待测信号是用于测试所述芯片i/o接口能够读出
的最小的上限电压时，所述调整模块用于：
36.减小所述待测信号的输入电压。
37.在一个可选的实施例中，当所述待测信号是用于测试所述芯片i/o接口能够读出的最小的上限电压时，所述待测信号为“00100”，所述目标电压为所述芯片i/o接口能够读出“1”时的最小的上限电压。
38.在一个可选的实施例中，所述信号输入模块还用于：
39.向所述芯片i/o接口输入参考电压，其中，所述参考电压大于或小于所述待测信号的输入电压。
40.在一个可选的实施例中，所述参考电压为：
41.vrefdq＝0.5(vhigh vlow)；
42.其中，vrefdq代表输入的参考电压，vhigh代表所述第一初始信号中的高压值，vlow代表所述第一初始信号中的低压值；
43.其中，所述vhigh或所述vlow为所述待测信号的输入电压。
44.另一方面，本公开提供一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器；
45.所述存储器存储计算机执行指令；
46.所述处理器执行所述存储器存储的计算机执行指令，以实现如第一方面所述的芯片i/o接口性能测试方法。
47.另一方面，本公开提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当所述指令被执行时，使得计算机执行如第一方面所述的芯片i/o接口性能测试方法。
48.另一方面，本公开提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的芯片i/o接口性能测试方法。
49.综上，本公开的实施例提供的芯片i/o接口性能测试方法，在芯片i/o接口输入第一初始信号，该第一初始信号至少包括待测信号。在输入该第一初始信号后，获取第一输出信号，不断调整该待测信号的输入电压并获取对应的输出信号，如再次调整该待测信号的输入电压形成第二初始信号，将第二初始信号输入至芯片i/o接口，获取第二输出信号。当在一次输入后，芯片i/o接口的输出信号与输入的初始信号不同时，确定最后一次调整的待测信号的输入电压为芯片i/o接口能够读出的最大的下限电压或能够读出的最小的上限电压。
50.如此，通过不断调整输入电压来测试芯片i/o接口能够读出的最大的下限电压或能够读出的最小的上限电压，增加了测试芯片i/o接口性能的全面性、提高芯片i/o接口的测试效果。
附图说明
51.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
52.图1为本公开提供的芯片i/o接口性能测试方法的一种应用场景示意图；
53.图2为本公开的一个实施例提供的芯片i/o接口性能测试方法的流程示意图；
54.图3为本公开的一个实施例提供的芯片i/o接口性能测试方法中信号输入和信号输出的示意图；
55.图4为本公开的一个实施例提供的芯片i/o接口性能测试装置的示意图；
56.图5为本公开的一个实施例提供的电子设备的示意图。
57.通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
58.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
59.计算机系统的性能高度依赖于系统存储器的性能，存储器的性能包含存储器接收外部信号的能力、信号传输速度和信号传输质量等。系统存储器例如ddr5 dimm芯片，在计算机系统中发挥着至关重要的作用，在ddr5 dimm芯片使用之前，对ddr5 dimm芯片的性能的测试也极为重要。
60.芯片i/o接口是芯片内部的通信装置，在存储器中的芯片与外部设备通信时，芯片i/o接口负责读取外部设备传送的信息，而后由芯片对芯片i/o接口读取的信息进行处理。也就是说，芯片i/o接口的性能决定了存储器的信号传输速度和信号传输质量。因此，在进行存储器的性能测试时，最重要的一项测试就是对存储器上的芯片i/o接口进行测试，对芯片i/o接口的测试可以获知芯片i/o接口的性能，从而帮助高效提高芯片i/o接口的性能，进而提高存储器的性能。
61.对存储器上的芯片i/o接口进行测试，主要是对芯片i/o接口读取信号时能够读出的电压进行测试。
62.以下举例说明芯片i/o接口能够读取的最小的上限电压。
63.例：芯片i/o接口能够读取的最小的上限电压指的是芯片i/o接口在读取例如“00100”这样的信号时能够读出“1”时的最小的上限电压，也可以理解为芯片i/o接口读取出“00100”到变换为读取出“00000”时的临界电压。例如，在芯片i/o接口输入的电压为0.8v时，芯片i/o接口读取出的信号为“00100”，但是在芯片i/o接口输入的电压为0.7v时，芯片i/o接口读取出的信号为“00000”，则芯片i/o接口能够读取的最小的上限电压为0.7v。
64.以下举例说明芯片i/o接口能够读取的最大的下限电压。
65.例：芯片i/o接口能够读取的最大的下限电压指的是芯片i/o接口在读取例如“11011”这样的信号时能够读出“0”时的最大的下限电压，也可以理解为芯片i/o接口读取出“11011”到变换为读取出“11111”时的临界电压。例如，在芯片i/o接口输入的电压为0.2v时，芯片i/o接口读取出的信号为“11011”，但是在芯片i/o接口输入的电压为0.3v时，芯片i/o接口读取出的信号为“11111”，则芯片i/o接口能够读取的最大的下限电压为0.3v。
66.芯片i/o接口能够读取的最小的上限电压或最大的下限电压就是芯片i/o接口在读取信号时的极限电压，芯片i/o接口能够读取的最小的上限电压越小或者能够读取的最
大的下限电压越大，则证明芯片i/o接口的性能越佳。因此，在测试芯片i/o接口性能以及其所属的存储器的性能时，如何测试芯片i/o接口可以读取的最小的上限电压或可以读取的最大的下限电压就变得至关重要。
67.本公开提供一种芯片i/o接口性能测试方法、装置及电子设备，其中，该芯片i/o接口性能测试方法在芯片i/o接口输入第一初始信号，该第一初始信号至少包括待测信号。在输入该第一初始信号后，获取第一输出信号，不断调整该待测信号的输入电压并获取对应的输出信号，例如再次调整该待测信号的输入电压形成第二初始信号，将第二初始信号输入至芯片i/o接口，获取第二输出信号。当在一次输入后，芯片i/o接口的输出信号与输入的初始信号不同时，确定最后一次调整的待测信号的输入电压为芯片i/o接口能够读出的最大的下限电压或能够读出的最小的上限电压。其中，决定最后一次调整的待测信号的输入电压为芯片i/o接口能够读出的最大的下限电压或能够读出的最小的上限电压的是该待测信号，该待测信号可以根据实际需要设置，以根据实际需求测出芯片i/o接口能够读出的最大的下限电压或能够读出的最小的上限电压。
68.如此，本公开提供的方法通过设置待测信号和不断调整待测信号的输入电压来测试芯片i/o接口，可以测试出芯片i/o接口能够读出的最大的下限电压或能够读出的最小的上限电压，至少具有的效果包括增加测试芯片i/o接口性能的全面性、提高芯片i/o接口的测试效果。
69.本公开提供的芯片i/o接口性能测试方法应用于电子设备，该电子设备例如计算机、实验室使用的服务器等。图1为本公开提供的芯片i/o接口性能测试方法的应用示意图，图中，该电子设备首先模拟出初始信号的发送端100、初始信号的信号通道200和芯片i/o接口300的接收端，然后在该发送端100输入第一初始信号，其中，第一初始信号包含待测信号，待测信号例如“00100”、“11011”(图1中未示出)。第一初始信号通过信号通道200传输至芯片i/o接口300的接收端。该电子设备将包括有待测信号的第一初始信号输入至芯片i/o接口300的接收端后，再获取芯片i/o接口的第一输出信号。当没有报错(即第一输出信号与输入的第一初始信号一致)时，调整待测信号的输入电压后将第二初始信号输入至芯片i/o接口300的接收端后获取第二输出信号，如仍未报错再次调整初始信号中待测信号的输入电压，即再次调整初始信号，一直循环调整，直到报错(即输出信号与对应的输入的初始信号不一致)时，输出目标电压。该目标电压为该芯片i/o接口300能够读出的最大的下限电压或能够读出的最小的上限电压。
70.请参见图2，本公开的一个实施例提供一种芯片i/o接口性能测试方法，包括：
71.s210，将第一初始信号输入至芯片i/o接口，并获取第一输出信号，该第一初始信号至少包括待测信号。
72.如图3所示，该第一初始信号可以为二进制信号，则包括的待测信号也为二进制信号，图3仅示例性得示出了该第一初始信号的部分示意图。该待测信号例如为“00100”或“11011”，该第一初始信号例如为“0101001001010”或“1010110110010”(图3中未示出)。当该待测信号为“00100”时，是用于测试该芯片i/o接口300能够读取的最小的上限电压，当该待测信号为“11011”时，是用于测试该芯片i/o接口300能够读取的最大的下限电压。
73.该第一输出信号与该第一初始信号相同即说明还没有达到该芯片i/o接口300的读取信号的极限电压，此时就可以通过不断调整该待测信号的输入电压来确定该芯片i/o
接口300的读取信号的极限电压。如果该第一输出信号与该第一初始信号不同，说明已经达到或超过该芯片i/o接口300的读取信号的极限电压，至于是否为达到或者超过，这是很难判断的，也就无法获知更准确的该芯片i/o接口300的读取信号的极限电压。因此，在设置该第一初始信号时，需要保证该第一输出信号与该第一初始信号相同，即该待测信号的输入电压应该保证该第一初始信号在被该芯片i/o接口300读取时不会出现读取错误的情况。
74.当该第一输出信号与该第一初始信号不同时，需要重新调整该第一初始信号，使得该第一输出信号与该第一初始信号相同。调整该第一初始信号指的是调整该第一初始信号中待测信号的输入电压，在调整该第一初始信号中待测信号的输入电压时，可以是以0.1v的调整幅度上调或下调待测信号的输入电压。
75.当待测信号是用于测试该芯片i/o接口300能够读取的最大的下限电压，而该第一输出信号与该第一初始信号不同时，说明此时待测信号的输入电压中的低压值已经超过了该芯片i/o接口300能够读取的最大的下限电压。此时，需要下调该第一初始信号中待测信号的输入电压中的低压值。
76.当待测信号是用于测试该芯片i/o接口300能够读取的最小的上限电压，而该第一输出信号与该第一初始信号不同时，说明此时待测信号的输入电压中的高压值已经超过了该芯片i/o接口300能够读取的最小的上限电压。此时，需要上调该第一初始信号中待测信号的输入电压中的高压值。
77.s220，调整该待测信号的输入电压，以形成第二初始信号。
78.在一个可选的实施例中，该第一初始信号包含电压信号，该电压信号决定了该待测信号的输入电压，通过调整电压信号可以调整该待测信号的输入电压。在将该第一初始信号输入至芯片i/o接口300时，该待测信号的输入电压可以根据实际需要设置，对此本实施例不做限定。但请参见步骤s210中关于第一初始信号和第一输出电压的描述，第一初始信号中待测信号的输入电压需要没有达到该芯片i/o接口300能够读取的极限电压。
79.该电压信号包含高压信号和低压信号，高压信号对应的是芯片i/o接口300能够读出的最大的下限电压，低压信号对应的是芯片i/o接口300能够读出的最小的上限电压。通过调整高压信号和低压信号的方式可以调整该待测信号的输入电压。例如，调整高压信号对应的高压值vhigh，调整后的vhigh即该待测信号的输入电压，vhigh用于测试芯片i/o接口300能够读出的最大的下限电压。再例如，调整低压信号对应的低压值vlow，调整后的vlow即该待测信号的输入电压，vlow用于测试芯片i/o接口300能够读出的最小的上限电压。
80.调整该待测信号的输入电压时，是增大或减小该待测信号的输入电压，具体的，是增大vlow或减小vhigh。例如该第一初始信号中的vlow＝0v，vhigh＝1v，增大vlow至vlow＝0.1v，或减小vhigh至vhigh＝0.9v。
81.当该待测信号时用于测试该芯片i/o接口300能够读出的最大的下限电压时，调整该待测信号的输入电压指的是增大该待测信号的输入电压。如上描述，此时是通过调整该第一初始信号中的低压信号来增大vlow，以增大该待测信号的输入电压，直到找到最大的vlow时就确定了该芯片i/o接口300能够读出的最大的下限电压。例如该待测信号为“11011”，则该最大的vlow指的是该芯片i/o接口300能够读出该待测信号中的“0”时的最大的vlow，最大的vlow即该芯片i/o接口300能够读出的最大的下限电压。
82.当该待测信号时用于测试该芯片i/o接口300能够读出的最小的上限电压时，调整该待测信号的输入电压指的是减小该待测信号的输入电压。如上描述，此时是通过调整该第一初始信号中的高压信号来减小vhigh，以减小该待测信号的输入电压，直到找到最小的vhigh时就确定了即该芯片i/o接口300能够读出的最小的上限电压。例如该待测信号为“00100”，则该最大的vhigh指的是该芯片i/o接口300能够读出该待测信号中的“1”时的最小的vhigh，最小的vhigh即该芯片i/o接口300能够读出的最小的上限电压。
83.改变该第一初始信号中的高压信号或低压信号(即调整该待测信号的输入电压)后，形成该第二初始信号。
84.s230，将该第二初始信号输入至该芯片i/o接口，并获取第二输出信号。
85.该第二初始信号中待测信号的输入电压即步骤s220中第一次调整后的待测信号的输入电压。当第一次调整后的待测信号的输入电压还没有达到该芯片i/o接口300读取信号的极限电压时，该第二输出信号和该第二初始信号相同。当第一次调整后的待测信号的输入电压达到该芯片i/o接口300读取信号的极限电压时，该第二输出信号和该第二初始信号不同。
86.s240，当该第二输出信号与该第一输出信号不同时，输出第一次调整后的该待测信号的输入电压为目标电压，该目标电压为该芯片i/o接口能够读出的最大的下限电压，或，能够读出的最小的上限电压。
87.当该第二输出信号与该第一输出信号不同时，证明第一次调整后的待测信号的输入电压达到该芯片i/o接口300读取信号的极限电压，此时输出第一次调整后的该待测信号的输入电压为目标电压。
88.当该待测信号是用于测试该芯片i/o接口300能够读出的最大的下限电压时，例如该待测信号为“11011”，则该目标电压为该芯片i/o接口300能够读出的最大的下限电压。
89.当该待测信号时是用于测试该芯片i/o接口300能够读出的最小的上限电压时，例如该待测信号为“00100”，则该目标电压为该芯片i/o接口300能够读出的最小的上限电压。
90.s250，当该第二输出信号与该第一输出信号相同时，返回执行步骤该调整该待测信号的输入电压，直到第n次调整该待测信号的输入电压后获取的该第二输出信号与该第一输出信号不同时，输出第n次调整后的该待测信号的输入电压为目标电压；n为大于1的自然数。
91.当该第二输出信号与该第一输出信号相同时，证明第一次调整后的待测信号的输入电压还没有达到该芯片i/o接口300读取信号的极限电压，就需要再次调整该待测信号的输入电压，直到芯片i/o接口300的输出信号与输入的初始信号不同时得到极限电压。即，第n次调整该待测信号的输入电压后获取的该第二输出信号与该第一输出信号不同时，输出第n次调整后的该待测信号的输入电压为目标电压。
92.以下举例说明待测信号的输入电压调整的方法：
93.例1：
94.该第一初始信号中vlow＝0v，vhigh＝1v，该第一初始信号为
“…
11011
…”
，其中，待测信号为“0”。在待测信号“0”的前后均至少有两个不同的信号“1”，可以清晰体现出码间串扰的效应。同时第一初始信号组合简单，便于分析。
95.step1：调整vlow＝0.1v，该第一输出信号与该第一初始信号相同，则参考step2继
续调整vlow。
96.step2：调整vlow＝0.2v，将第二初始信号输入至芯片i/o接口300，第二输出信号与第二初始信号相同，则参考step3继续调整vlow。
97.step3：调整vlow＝0.3v，将第三初始信号输入至芯片i/o接口300，第三输出信号与第三初始信号不同，判断出现异常，则确定vlow的阈值电压不能高于0.3v，即该芯片i/o接口300能够读出的最大的下限电压为0.3v。
98.请参见图3，在发送端100输入该第一初始信号，该第一初始信号通过该信号通道200后达到接收端，获取接收端的第一输出信号，当第一输出信号与该第一初始信号相同时再调整vlow的值。如此，不断得增大vlow的值，直到反馈异常时停止向发送端100输入信号。
99.例2：
100.该第一初始信号中vlow＝0v，vhigh＝1v，该第一初始信号为
“…
00100
…”
，其中，待测信号为“1”。如果第一初始信号为“010”，则在中间信号“1”前后均有信号“0”，通过信号通道的影响后，会使得中间信号“1”的电平拉不到高电平，从而造成系统错误认为是低电平，从而导致输出信号为“000”。在待测信号“1”的前后均至少有两个不同的信号“0”，可以减小通道信号对待测信号的影响，从而可以改善码间串扰效应。
101.step1：调整vhigh＝0.9v，该第一输出信号与该第一初始信号相同，则参考step2继续调整vhigh。
102.step2：调整vhigh＝0.8v，将第二初始信号输入至芯片i/o接口300，第二输出信号与第二初始信号相同，则参考step3继续调整vhigh。
103.step3：调整vhigh＝0.7v，将第三初始信号输入至芯片i/o接口300，第三输出信号与第三初始信号不同，判断出现异常，则确定vhigh的阈值电压不能低于0.7v，即该芯片i/o接口300能够读出的最小的上限电压为0.7v。
104.需要说明的是，调整该待测信号的输入电压可以是阶梯性得调整，如例1和例2中所描述的，每次增大或减小0.1v。阶梯性得调整该待测信号的输入电压的方法中，每次增大或减小的电压的幅度可以参考芯片i/o接口300和所属芯片、存储器的性能设置，本实施例不做限定。阶梯性得调整该待测信号的输入电压的方法更加严谨，可以防止因为电压调整幅度过大导致无法准确测试出芯片i/o接口能够读取的极限电压的情况发生。
105.在一个可选的实施例中，调整该待测信号的输入电压也可以是工作人员根据自身的经验设置电压调整幅度后，由该电子设备根据设置好的电压调整幅度来调整该待测信号的输入电压。
106.综上步骤s210至步骤s250的相关描述，本实施例提供的芯片i/o接口性能测试方法，在芯片i/o接口300输入第一初始信号，该第一初始信号至少包括待测信号。在输入该第一初始信号后，获取第一输出信号，不断调整该待测信号的输入电压并获取对应的输出信号，如再次调整该待测信号的输入电压形成第二初始信号，将第二初始信号输入至芯片i/o接口300，获取第二输出信号。当在一次输入后，芯片i/o接口300的输出信号与输入的初始信号不同时，确定最后一次调整的待测信号的输入电压为芯片i/o接口300能够读出的最大的下限电压或能够读出的最小的上限电压。
107.如此，通过不断调整输入电压来测试芯片i/o接口300能够读出的最大的下限电压或能够读出的最小的上限电压，至少增加了测试芯片i/o接口300性能的全面性、提高芯片
i/o接口300的测试效果。
108.在一个可选的实施例中，还可以向该芯片i/o接口300输入参考电压vrefdq(dq数据线的参考电压，dq数据线是芯片上的车道线)，该参考电压vrefdq大于或小于该待测信号的输入电压。
109.在一个可选的实施例中，vrefdq＝0.5(vhigh vlow)。其中，vrefdq代表输入的参考电压，vhigh代表该第一初始信号中的高压值，vlow代表该第一初始信号中的低压值。当调整该待测信号的输入电压时是调整了vhigh时，vhigh为该待测信号的输入电压。当调整该待测信号的输入电压时是调整了vlow时，vlow为该待测信号的输入电压。
110.随着待测信号的输入电压的调整，参考电压vrefdq的值也随之变化。
111.例如，第一初始信号时vlow＝0v，vhigh＝1v，则vrefdq＝0.5v。调整vlow＝0.1v，而vhigh＝1v不改变，则vrefdq＝0.55v。调整vlow＝0.2v，而vhigh＝1v不改变，则vrefdq＝0.6v。调整vlow＝0.3v，而vhigh＝1v不改变，则vrefdq＝0.65v。
112.再例如，第一初始信号时时vlow＝0v，vhigh＝1v，则vrefdq＝0.5v。调整vhigh＝0.9v，而vlow＝0v不改变，则vrefdq＝0.45v。调整vhigh＝0.8v，而vlow＝0v不改变，则vrefdq＝0.4v。调整vhigh＝0.7v，而vlow＝0v不改变，则vrefdq＝0.35v。
113.需要说明的是，该参考电压vrefdq不会被该芯片i/o接口300输出。
114.通过调整该参考电压vrefdq，可以得到该芯片i/o接口300能够读出的最大信号幅值，进一步测试出该芯片i/o接口300接收信号的能力。
115.在一些实施例中，参考电压vrefdq＝0.5(vhigh vlow)，当vhigh或者vlow作为待测信号时，可以保证参考电压位于vhigh和vlow的中间位置，也就是说不管如何调整vhigh或者vlow，参考电压均位于vhigh和vlow的中间位置，如果参考电压过于靠近vhigh或者vlow，那么当待测信号的输入电压发生变化时，输入电压的变化范围就会变小，这样就不利于判断出vhigh或者vlow。同时通过该参考电压可以快速捕捉到中间电平，从而可以快速的进行下一步的信号测试。
116.请参见图4，本公开的一个实施例还提供一种芯片i/o接口性能测试装置10，包括：
117.信号输入模块11，用于将第一初始信号输入至芯片i/o接口，并获取第一输出信号，该第一初始信号至少包括待测信号；
118.调整模块12，用于调整该待测信号的输入电压，以形成第二初始信号；
119.该信号输入模块11还用于将该第二初始信号输入至该芯片i/o接口，并获取第二输出信号；
120.判断模块13，用于当该第二输出信号与该第一输出信号不同时，输出第一次调整后的该待测信号的输入电压为目标电压；
121.该判断模块13还用于当该第二输出信号与该第一输出信号相同时，返回执行步骤该调整该待测信号的输入电压，直到第n次调整该待测信号的输入电压后获取的该第二输出信号与该第一输出信号不同时，输出第n次调整后的该待测信号的输入电压为目标电压；n为大于1的自然数；该目标电压为该芯片i/o接口能够读出的最大的下限电压，或，能够读出的最小的上限电压。
122.当该待测信号是用于测试该芯片i/o接口能够读出的最大的下限电压时，该调整模块12用于增大该待测信号的输入电压。
123.当该待测信号是用于测试该芯片i/o接口能够读出的最大的下限电压时，该待测信号为“11011”，该目标电压为该芯片i/o接口能够读出“0”时的最大的下限电压。
124.当该待测信号是用于测试该芯片i/o接口能够读出的最小的上限电压时，该调整模块12用于减小该待测信号的输入电压。
125.当该待测信号是用于测试该芯片i/o接口能够读出的最小的上限电压时，该待测信号为“00100”，该目标电压为该芯片i/o接口能够读出“1”时的最小的上限电压。
126.该信号输入模块11还用于向该芯片i/o接口输入参考电压，其中，该参考电压大于或小于该待测信号的输入电压。
127.该参考电压为：vrefdq＝0.5(vhigh vlow)；其中，vrefdq代表输入的参考电压，vhigh代表该第一初始信号中的高压值，vlow代表该第一初始信号中的低压值；其中，该vhigh或该vlow为该待测信号的输入电压。
128.本实施例提供的芯片i/o接口性能测试装置，在芯片i/o接口300输入第一初始信号，该第一初始信号至少包括待测信号。在输入该第一初始信号后，获取第一输出信号，不断调整该待测信号的输入电压并获取对应的输出信号，如再次调整该待测信号的输入电压形成第二初始信号，将第二初始信号输入至芯片i/o接口300，获取第二输出信号。当在一次输入后，芯片i/o接口300的输出信号与输入的初始信号不同时，确定最后一次调整的待测信号的输入电压为芯片i/o接口300能够读出的最大的下限电压或能够读出的最小的上限电压。
129.如此，通过不断调整输入电压来测试芯片i/o接口300的测试芯片i/o接口300能够读出的最大的下限电压或能够读出的最小的上限电压，至少增加了测试芯片i/o接口300性能的全面性、提高芯片i/o接口300的测试效果。
130.请参见图5，本公开的一个实施例还提供一种电子设备20，包括处理器21以及和该处理器21连接的存储器22。该存储器22存储计算机执行指令，该处理器21执行该存储器22存储的计算机执行指令，以实现如以上任一项实施例提供的芯片i/o接口性能测试方法。
131.本公开还提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，当该指令被执行时，使得计算机执行指令被处理器执行时用于实现如上任一项实施例提供的该芯片i/o接口性能测试方法。
132.本公开还提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现如上任一项实施例提供的该芯片i/o接口性能测试方法。
133.需要说明的是，上述计算机可读存储介质可以是只读存储器(read only memory，rom)、可编程只读存储器(programmable read-only memory，prom)、可擦除可编程只读存储器(erasable programmable read-only memory，eprom)、电可擦除可编程只读存储器(electrically erasable programmable read-only memory，eeprom)、磁性随机存取存储器(ferromagnetic random access memory，fram)、快闪存储器(flash memory)、磁表面存储器、光盘、或只读光盘(compact disc read-only memory，cd-rom)等存储器。也可以是包括上述存储器之一或任意组合的各种电子设备，如移动电话、计算机、平板设备、个人数字助理等。
134.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而
且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
135.上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
136.通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如rom/ram、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本公开各个实施例所描述的方法。
137.本公开是参照根据本公开实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
138.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
139.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
140.以上仅为本公开的优选实施例，并非因此限制本公开的专利范围，凡是利用本公开说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本公开的专利保护范围内。