半导体器件的制作方法、半导体器件以及存储系统与流程

1.本技术涉及半导体领域，具体而言，涉及一种半导体器件的制作方法、半导体器件、三维存储器以及存储系统。


背景技术：

2.在3d nand工艺中，contact(接触孔)结构连到每层wl(word line，字线)，dummy channel hole(虚拟沟道孔)结构负责台阶区域的结构支撑。但是，随着3d nand器件中堆叠结构层数的增加，虚拟沟道孔性能不足，造成绝缘介质层容易出现弯曲现象，以及牺牲层替换为金属栅极后的钨空洞现象。
3.在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。


技术实现要素：

4.本技术的主要目的在于提供一种半导体器件的制作方法、半导体器件、三维存储器以及存储系统，以解决现有技术中虚拟沟道孔的支撑能力不足的问题。
5.根据本技术的一个方面，提供了一种半导体器件的制作方法，包括：提供基底，所述基底包括衬底、堆叠结构、开口、第一绝缘层、第一填充层以及第二填充层，其中，所述堆叠结构位于所述衬底的表面上，所述堆叠结构包括多个叠置的第一台阶，所述第一台阶包括沿远离所述衬底方向依次设置的绝缘介质层以及牺牲层，所述开口包括第一子开口以及第二子开口，所述第一子开口贯穿所述牺牲层至所述绝缘介质层，所述第二子开口连通所述第一子开口并贯穿至所述衬底中，所述第二子开口中依次设置有所述第一绝缘层以及所述第一填充层，所述第一子开口填充有所述第二填充层；将各所述牺牲层以及各所述第二填充层分别置换为包括第一金属层的材料；去除所述衬底以及部分的所述第一绝缘层，使得各所述第一填充层裸露；将各所述第一填充层分别置换为第二金属层。
6.可选地，将各所述牺牲层以及各所述第二填充层分别置换为包括第一金属层的材料，包括：去除各所述牺牲层以及各所述第二填充层，以形成多个第一凹槽；在各所述第一凹槽中依次形成第二绝缘层以及所述第一金属层，以填满各所述第一凹槽。
7.可选地，将各所述第一填充层分别置换为第二金属层，包括：依次去除各所述第一填充层以及部分的所述第二绝缘层，以使得部分的所述第一金属层裸露，得到多个第二凹槽；在各所述第二凹槽中分别形成所述第二金属层。
8.可选地，提供基底，包括：提供依次叠置的所述衬底以及预备堆叠结构，所述预备堆叠结构包括本体结构以及位于所述本体结构中的多个第一预备开口，所述本体结构包括交替叠置的所述绝缘介质层以及所述牺牲层；在各所述第一预备开口中依次形成第三预备绝缘层以及第四预备填充层，以填满各所述第一预备开口；去除部分的所述本体结构、部分的所述第三预备绝缘层以及部分的所述第四预备填充层，形成多个所述第一台阶，剩余的
所述预备堆叠结构形成所述堆叠结构，剩余的所述第三预备绝缘层形成第三绝缘层，剩余的所述第四预备填充层形成第四填充层；在所述第一台阶中形成所述第一子开口，以及形成位于所述第二子开口中的所述第一绝缘层和所述第一填充层，并在所述第一子开口中填充所述第二填充层。
9.可选地，在所述第一台阶中形成所述第一子开口，以及形成位于所述第二子开口中的所述第一绝缘层和所述第一填充层，并在所述第一子开口中填充所述第二填充层，包括：依次去除部分的所述第四填充层以及部分的所述第三绝缘层，得到多个所述第一子开口，剩余的所述第四填充层形成所述第一填充层，剩余的所述第三绝缘层形成所述第一绝缘层，所述第一填充层以及所述第一绝缘层填充在所述第二子开口中；在各所述第一子开口中形成所述第二填充层；在形成有所述第二填充层的所述堆叠结构的裸露表面形成第一介质层。
10.可选地，在将各所述第一填充层分别置换为第二金属层之后，所述方法还包括：在所述第二金属层的远离所述第一介质层的表面上形成第二介质层。
11.可选地，在去除部分的所述本体结构、部分的所述第三预备绝缘层以及部分的所述第四预备填充层，形成多个所述第一台阶之后，在所述第一台阶中形成所述第一子开口之前，所述方法还包括：去除各所述第四填充层，形成多个第二预备开口；在所述堆叠结构的裸露表面以及各所述第二预备开口中依次形成第四绝缘层以及第五填充层，以至少填满各所述第二预备开口。
12.可选地，依次去除部分的所述第四填充层以及部分的所述第三绝缘层，得到多个所述第一子开口，包括：依次去除部分的所述第五填充层、部分的所述第四绝缘层以及部分的所述第三绝缘层，得到多个所述第一子开口，剩余的所述第五填充层形成所述第一填充层，剩余的所述第四绝缘层以及剩余的所述第三绝缘层形成所述第一绝缘层。
13.可选地，依次去除部分的所述第五填充层、部分的所述第四绝缘层以及部分的所述第三绝缘层，得到多个所述第一子开口，包括：去除部分的所述第五填充层，使得部分的所述第四绝缘层裸露，剩余的所述第五填充层形成所述第一填充层；去除裸露的所述第四绝缘层，使得部分的所述第三绝缘层裸露；去除裸露的所述第三绝缘层，得到多个所述第一子开口。
14.根据本技术的另一方面，提供了一种半导体器件，所述半导体器件为采用任一种所述的方法制作得到的。
15.根据本发明实施例的再一方面，还提供了一种半导体器件，包括层叠结构、开口、多个第一绝缘层、多个第一金属层以及多个第二金属层，其中，所述层叠结构包括多个叠置的第二台阶，所述第二台阶包括依次叠置的绝缘介质层以及第一金属层，所述开口包括第一子开口以及第二子开口，所述第一子开口贯穿对应的所述第一金属层至所述绝缘介质层，所述第二子开口连通所述第一子开口并贯穿所述层叠结构，所述第二子开口中依次设置有所述第一绝缘层以及第二金属层，所述第一子开口填充有所述第一金属层。
16.可选地，所述半导体器件还包括第一介质层以及第二介质层，其中，所述第一介质层，位于所述层叠结构的表面上；所述第二介质层位于所述层叠结构的远离所述第一介质层的表面上，所述第二子开口贯穿所述层叠结构至所述第二介质层中。
17.可选地，所述第一金属层以及所述第二金属层的材料均包括氮化钛以及钨。
18.可选地，所述开口包括沟槽和/或孔。
19.根据本发明实施例的又一方面，还提供了一种三维存储器，包括采用任一种所述的方法得到的半导体器件或者任一种所述的半导体器件。
20.根据本发明实施例的再一方面，还提供了一种存储系统，包括存储控制器和所述的三维存储器，所述三维存储器被配置为存储数据，所述存储控制器耦合到所述三维存储器并被配置为控制所述三维存储器。
21.在本发明实施例中，所述的半导体器件的制作方法中，首先，提供包括衬底、堆叠结构、开口、第一绝缘层、第一填充层以及第二填充层的基底，其中，所述堆叠结构位于所述衬底上，所述堆叠结构包括多个叠置的第一台阶，所述第一台阶包括依次设置的绝缘介质层以及牺牲层，所述开口包括第一子开口以及第二子开口，所述第一子开口贯穿所述牺牲层至所述绝缘介质层，所述第二子开口连通所述第一子开口并贯穿至所述衬底中，所述第二子开口中依次设置有所述第一绝缘层以及所述第一填充层，所述第一子开口填充有所述第二填充层；然后，将各所述牺牲层以及各所述第二填充层分别置换为包括第一金属层的材料；之后，去除所述衬底以及部分的所述第一绝缘层，使得各所述第一填充层裸露；最后，将各所述第一填充层分别置换为第二金属层。相比相关技术中虚拟沟道孔支撑能力不足的问题，本技术的所述半导体器件的制作方法中，通过形成贯穿台阶至所述衬底中的所述开口，所述开口包括第二子开口，在所述第二子开口中填充第一绝缘层以及第一填充层，得到支撑结构，在将所述牺牲层以及所述第二填充层分别置换为包括第一金属层的材料的过程中，支撑结构可以起到支撑基底的作用，避免基底出现弯曲等问题，即支撑结构起到了虚拟沟道孔的作用；所述开口还包括第一子开口，所述第一子开口停在对应的绝缘介质层且所述第一子开口中填充有第二填充层，这样在将第二填充层替换为第一金属层，且从基底背面(即所述堆叠结构的靠近所述衬底的一侧)将所述第一填充层置换为所述第二金属层后，所述第一金属层以及所述绝缘介质层构成第二台阶，第二金属层与第二台阶中的第一金属层在第一子开口与第二子开口的连接位置处接触，实现电性连接，其中目标金属层为所述第二台阶中的所述第一金属层，第二金属层与整个结构中除目标金属层之外的其他第一金属层通过所述第一绝缘层隔离，实现了将每个目标金属层从基底的背面引出，该结构实现了现有的接触孔的作用，即本技术相当于将现有的接触孔与虚拟沟道孔合并，这样相比相关技术中在第一台阶上分别形成接触孔与虚拟沟道孔，各自的cd不够大的问题，本技术的方法保证了所述开口的cd较大，从而保证了制程中对半导体器件的整体结构的支撑作用较好。
附图说明
22.构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
23.图1示出了根据本技术的实施例的半导体器件的制作方法的流程示意图；
24.图2、图4至图16分别示出了根据本技术的实施例的半导体器件的制作方法在各工艺步骤后得到的结构示意图；
25.图3示出了根据本技术的实施例的基底俯视示意图。
26.其中，上述附图包括以下附图标记：
27.10、衬底；20、堆叠结构；40、第一绝缘层；50、第一填充层；60、第二填充层；70、第一介质层；80、第一金属层；90、第二金属层；201、第一台阶；202、绝缘介质层；203、牺牲层；204、预备堆叠结构；205、本体结构；301、第一子开口；303、第一预备开口；401、第三预备绝缘层；402、第三绝缘层；403、第四绝缘层；502、第四预备填充层；503、第四填充层；504、第二预备开口；505、第五填充层；602、第二绝缘层；603、第二预备填充层。
具体实施方式
28.应该指出，以下详细说明都是例示性的，旨在对本技术提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本技术所属技术领域的普通技术人员通常理解的相同含义。
29.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本技术的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
30.应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
31.正如背景技术所介绍的，相关技术中虚拟沟道孔的支撑能力不足的问题，为了解决如上问题，本技术的一种典型的实施方式中，提供了一种半导体器件的制作方法、半导体器件、三维存储器以及存储系统。
32.根据本技术的实施例，提供了一种半导体器件的制作方法。
33.图1是根据本技术实施例的半导体器件的制作方法的流程图。如图1所示，该方法包括以下步骤：
34.步骤s101，如图14所示，提供基底，上述基底包括衬底10、堆叠结构20、开口、第一绝缘层40、第一填充层50以及第二填充层60，其中，上述堆叠结构20位于上述衬底10的表面上，上述堆叠结构20包括多个叠置的第一台阶201，上述第一台阶201包括沿远离上述衬底10方向依次设置的绝缘介质层202以及牺牲层203，上述开口包括第一子开口以及第二子开口，上述第一子开口贯穿上述牺牲层203至上述绝缘介质层202，上述第二子开口连通上述第一子开口并贯穿至上述衬底10中，上述第二子开口中依次设置有上述第一绝缘层40以及上述第一填充层50，上述第一子开口填充有上述第二填充层60；
35.步骤s102，如图14以及图15所示，将各上述牺牲层203以及各上述第二填充层60分别置换为包括第一金属层80的材料，上述第一金属层80以及上述绝缘介质层202构成第二台阶；
36.步骤s103，去除上述衬底以及部分的上述第一绝缘层，使得各上述第一填充层裸露；
37.步骤s104，如图15以及图16所示，将各上述第一填充层50分别置换为第二金属层90。
38.上述的半导体器件的制作方法中，首先，提供包括衬底、堆叠结构、开口、第一绝缘
层、第一填充层以及第二填充层的基底，其中，上述堆叠结构位于上述衬底上，上述堆叠结构包括多个叠置的第一台阶，上述第一台阶包括依次设置的绝缘介质层以及牺牲层，上述开口包括第一子开口以及第二子开口，上述第一子开口贯穿上述牺牲层至上述绝缘介质层，上述第二子开口连通上述第一子开口并贯穿至上述衬底中，上述第二子开口中依次设置有上述第一绝缘层以及上述第一填充层，上述第一子开口填充有上述第二填充层；然后，将各上述牺牲层以及各上述第二填充层分别置换为包括第一金属层的材料；之后，去除上述衬底以及部分的上述第一绝缘层，使得各上述第一填充层裸露；最后，将各上述第一填充层分别置换为第二金属层。相比相关技术中虚拟沟道孔支撑能力不足的问题，本技术的上述半导体器件的制作方法中，通过形成贯穿台阶至上述衬底中的上述开口，上述开口包括第二子开口，在上述第二子开口中填充第一绝缘层以及第一填充层，得到支撑结构，在将上述牺牲层以及上述第二填充层分别置换为包括第一金属层的材料的过程中，支撑结构可以起到支撑基底的作用，避免基底出现弯曲等问题，即支撑结构起到了虚拟沟道孔的作用；上述开口还包括第一子开口，上述第一子开口停在对应的绝缘介质层且上述第一子开口中填充有第二填充层，这样在将第二填充层替换为第一金属层，且从基底背面(即上述堆叠结构的靠近上述衬底的一侧)将上述第一填充层置换为上述第二金属层后，上述第一金属层以及上述绝缘介质层构成第二台阶，第二金属层与第二台阶中的第一金属层在第一子开口与第二子开口的连接位置处接触，实现电性连接，其中目标金属层为上述第二台阶中的上述第一金属层，第二金属层与整个结构中除目标金属层之外的其他第一金属层通过上述第一绝缘层隔离，实现了将每个目标金属层从基底的背面引出，该结构实现了现有的接触孔的作用，即本技术相当于将现有的接触孔与虚拟沟道孔合并，这样相比相关技术中在第一台阶上分别形成接触孔与虚拟沟道孔，各自的cd不够大的问题，本技术的方法保证了上述开口的cd较大，从而保证了制程中对半导体器件的整体结构的支撑作用较好。
39.需要说明的是，上述第一子开口的中轴线与上述第二子开口的中轴线重合，本领域技术人员可以分别刻蚀形成上述第二子开口以及第一子开口，也可以一次刻蚀得到上述开口。上述开口可以为孔状，也可以为槽状，为了进一步地保证上述支撑结构的支撑效果较好，一种具体的实施例中，如图3所示，上述开口为沟槽。
40.在实际的应用过程中，上述开口可以有多个，对应上述第一子开口、上述子开口、上述第一绝缘层、上述第一填充层以及上述第二填充层分别有多个，上述第一子开口与上述第一台阶一一对应，即上述第一子开口一一对应地贯穿上述第一台阶地上述牺牲层至上述绝缘介质层。
41.根据本技术的一种具体的实施例，将各上述牺牲层以及各上述第二填充层分别置换为包括第一金属层的材料，包括：如图14以及图15所示，去除各上述牺牲层203以及各上述第二填充层60，以形成多个第一凹槽；在各上述第一凹槽中依次形成第二绝缘层602(需要说明的是，第二绝缘层602是具有一定厚度的层，图中未画出层状结构，以边缘线线表示该层)以及上述第一金属层80，以填满各上述第一凹槽。具体地，去除各上述牺牲层以及各上述第二填充层，包括：在堆叠结构中形成栅极线狭缝；通过上述栅极线狭缝去除各上述牺牲层以及各上述第二填充层。
42.为了进一步实现将每个第一金属层从基底的背面电性引出，根据本技术的另一种具体的实施例，将各上述第一填充层分别置换为第二金属层，包括：如图15以及图16所示，
依次去除各上述第一填充层50以及部分的上述第二绝缘层602，以使得部分的上述第一金属层80裸露，得到多个第二凹槽；在各上述第二凹槽中分别形成上述第二金属层90。本实施例中，依次去除第一填充层以及部分的第二绝缘层，后续再填充第二金属层，保证了上述第一金属层与上述第二金属层至少部分区域接触，从而进一步地实现了电性连接。
43.一种具体的实施例中，上述第二绝缘层的材料包括高k介质材料。
44.更为具体的一种实施例中，上述第二绝缘层的材料为高k介质材料。
45.在实际的应用过程中，本领域技术人员可以采用相关技术中任意可行的方法来形成上述的基底，根据本技术的又一种具体的实施例，提供基底，包括：如图2和图3所示，其中图3为图2所示的结构的俯视示意图，提供依次叠置的上述衬底10以及预备堆叠结构204，上述预备堆叠结构204包括本体结构205以及位于上述本体结构205中的多个第一预备开口303，上述本体结构205包括交替叠置的上述绝缘介质层202以及上述牺牲层203；如图3、图4以及图5所示，在各上述第一预备开口303中依次形成第三预备绝缘层401以及第四预备填充层502，以填满各上述第一预备开口303；去除部分的上述本体结构、部分的上述第三预备绝缘层401以及部分的上述第四预备填充层502，如图6所示，形成多个上述第一台阶201，剩余的上述预备堆叠结构204形成上述堆叠结构20，剩余的上述第三预备绝缘层401形成第三绝缘层402，剩余的上述第四预备填充层502形成第四填充层503；如图11至图14所示，在上述第一台阶201中形成上述第一子开口301，以及形成位于上述第二子开口中的上述第一绝缘层40和上述第一填充层50，并在上述第一子开口301中填充上述第二填充层60。
46.具体地，如图6至图14所示，在上述第一台阶中形成上述第一子开口，以及形成位于上述第二子开口中的上述第一绝缘层和上述第一填充层，并在上述第一子开口中填充上述第二填充层，包括：如图6至图11所示，依次去除部分的上述第四填充层503以及部分的上述第三绝缘层402，得到多个上述第一子开口301，剩余的上述第四填充层503形成上述第一填充层50，剩余的上述第三绝缘层402形成上述第一绝缘层40，上述第一填充层50以及上述第一绝缘层40填充在上述第二子开口(图中未示出)中；在各上述第一子开口301中形成上述第二填充层60；在形成有上述第二填充层60的上述堆叠结构20的裸露表面形成第一介质层70，形成如图14所示的结构。
47.需要说明的是，上述衬底可以采用相关技术中的可行的方式得到。上述衬底可以根据器件的实际需求进行选择，可以包括硅衬底、锗衬底、硅锗彻底、soi(绝缘体上硅，silicon on insulator)衬底或者goi(绝缘体上锗，germaniun on insulator)衬底。在其他实施例中，上述衬底还可以为包括其他元素半导体或者化合物半导体的衬底，例如gaas、inp或者sic等，还可以为叠层结构，例如si/sige等，还可以为其他外延结构，例如sgoi(绝缘体上锗硅)等。当然，其还可以为相关技术中可行的其他衬底。
48.本技术的上述第一台阶可以为一次堆叠以及一次刻蚀形成的，也可以为多次堆叠以及多次刻蚀形成的。上述牺牲层以及上述绝缘介质层可以采用相关技术中常规的材料。本技术的再一种具体的实施例中，上述牺牲层为氮化硅层，上述绝缘介质层为氧化硅层。
49.在实际的应用过程中，在将各上述第一填充层分别置换为第二金属层之后，上述方法还包括：在上述第二金属层的远离上述第一介质层的表面上形成第二介质层。
50.根据本技术的一种具体的实施例，在去除部分的上述本体结构、部分的上述第三预备绝缘层以及部分的上述第四预备填充层，形成多个上述第一台阶之后，在上述第一台
阶中形成上述第一子开口之前，上述方法还包括：如图6以及图7所示，去除各上述第四填充层503，形成多个第二预备开口504；如图8以及图9所示，在上述堆叠结构20的裸露表面以及各上述第二预备开口504中依次形成第四绝缘层403以及第五填充层505，以至少填满各上述第二预备开口。
51.依次去除部分的上述第四填充层以及部分的上述第三绝缘层，得到多个上述第一子开口，包括：如图9至图11所示，依次去除部分的上述第五填充层505、部分的上述第四绝缘层403以及部分的上述第三绝缘层(图中未示出)，得到多个上述第一子开口301，剩余的上述第五填充层505形成上述第一填充层50，剩余的上述第四绝缘层403以及剩余的上述第三绝缘层形成上述第一绝缘层40。由于上述堆叠结构的堆叠层数较多，在上述第一预备开口中形成上述第四预备填充层的过程中会出现填充不完全而形成空洞的问题，为了进一步保证得到的上述第一填充层的质量较好，进一步地保证上述半导体器件性能较好，在形成上述第一台阶之后，先去除上述第四填充层，在上述堆叠结构的裸露表面以及各上述第二预备开口中依次形成第四绝缘层以及第五填充层，以至少填满各上述第二预备开口，保证了得到的上述第一填充层中没有空洞，避免了后续的刻蚀工艺对空洞的污染问题。
52.根据本技术的另一种具体的实施例，依次去除部分的上述第五填充层、部分的上述第四绝缘层以及部分的上述第三绝缘层，得到多个上述第一子开口，包括：如图9以及图10所示，去除部分的上述第五填充层505，使得部分的上述第四绝缘层403裸露，剩余的上述第五填充层505形成上述第一填充层50；去除裸露的上述第四绝缘层403，使得部分的上述第三绝缘层裸露(图中未示出)；去除裸露的上述第三绝缘层，得到如图11所示的多个上述第一子开口301。先去除部分的上述第五填充层，使得部分的上述第四绝缘层裸露，再去除裸露的上述第四绝缘层，使得部分的上述第三绝缘层裸露，最后去除裸露的上述第三绝缘层得到上述第一子开口，保证了最后裸露的上述牺牲层不会受伤损坏。
53.根据本技术的又一种具体的实施例，依次去除部分的上述第五填充层、部分的上述第四绝缘层以及部分的上述第三绝缘层，得到多个上述第一子开口之后，将各上述牺牲层以及各上述第二填充层分别置换为第一金属层之前，上述方法还包括：如图11以及图12所示，在上述第一子开口301以及上述绝缘介质层202表面形成第二预备填充层603，以使得上述第二预备填充层603覆盖上述绝缘介质层202的裸露表面；如图12以及图13所示，去除部分上述第二预备填充层603，以使得上述第一层绝缘介质层202的上表面以及侧面裸露，其他绝缘介质层202的侧面裸露；如图14所示，沉积上述第一介质层70。
54.一种具体的实施例中，通过干法刻蚀的方法完成上述去除过程。
55.上述的这些结构层可由经由分子束外延(mbe)、金属有机化学气相沉积(mocvd)、金属有机气相外延(movpe)、氢化物气相外延(hvpe)和/或其它公知的晶体生长工艺中的一种或多种形成。
56.根据本发明实施例的另一方面，还提供了一种半导体器件，上述半导体器件为采用任一种上述的方法制作得到的。
57.本技术上述的半导体器件为采用任一种上述的方法制作得到的，相比相关技术中虚拟沟道孔支撑能力不足的问题，上述方法通过形成贯穿台阶至上述衬底中的上述开口，上述开口包括第二子开口，在上述第二子开口中填充第一绝缘层以及第一填充层，得到支撑结构，在将上述牺牲层以及上述第二填充层分别置换为包括第一金属层的材料的过程
中，支撑结构可以起到支撑基底的作用，避免基底出现弯曲等问题，即支撑结构起到了虚拟沟道孔的作用；上述开口还包括第一子开口，上述第一子开口停在对应的绝缘介质层且上述第一子开口中填充有第二填充层，这样在将第二填充层替换为第一金属层，且从基底背面(即上述堆叠结构的靠近上述衬底的一侧)将上述第一填充层置换为上述第二金属层后，上述第一金属层以及上述绝缘介质层构成第二台阶，第二金属层与第二台阶中的第一金属层在第一子开口与第二子开口的连接位置处接触，实现电性连接，其中目标金属层为上述第二台阶中的上述第一金属层，第二金属层与整个结构中除目标金属层之外的其他第一金属层通过上述第一绝缘层隔离，实现了将每个目标金属层从基底的背面引出，该结构实现了现有的接触孔的作用，即本技术相当于将现有的接触孔与虚拟沟道孔合并，这样相比相关技术中在第一台阶上分别形成接触孔与虚拟沟道孔，各自的cd不够大的问题，本技术的方法保证了上述开口的cd较大，从而保证了制程中对半导体器件的整体结构的支撑作用较好。
58.根据本发明实施例的再一方面，还提供了一种半导体器件，包括层叠结构、开口、多个第一绝缘层、多个第一金属层以及多个第二金属层，其中，上述层叠结构包括多个叠置的第二台阶，上述第二台阶包括依次叠置的绝缘介质层以及第一金属层，上述开口包括第一子开口以及第二子开口，上述第一子开口贯穿对应的上述第一金属层至上述绝缘介质层，上述第二子开口连通上述第一子开口并贯穿上述层叠结构，上述第二子开口中依次设置有上述第一绝缘层以及第二金属层，上述第一子开口填充有上述第一金属层。
59.上述的半导体器件，包括层叠结构、开口、多个第一绝缘层、多个第一金属层以及多个第二金属层，其中，上述层叠结构包括多个叠置的第二台阶，上述第二台阶包括依次设置的绝缘介质层以及第一金属层，上述开口包括第一子开口以及第二子开口，上述第一子开口贯穿对应的上述第一金属层至上述绝缘介质层，上述第二子开口连通上述第一子开口并贯穿至上述第二介质层中，上述第二子开口中依次设置有上述第一绝缘层以及第二金属层，上述第一子开口填充有上述第一金属层。相比相关技术中虚拟沟道孔支撑能力不足的问题，本技术的上述半导体器件中，上述开口包括第二子开口，在上述第二子开口中填充第一绝缘层以及第一填充层，得到支撑结构，在将上述牺牲层以及上述第二填充层分别置换为包括第一金属层的材料的过程中，支撑结构可以起到支撑基底的作用，避免基底出现弯曲等问题，即支撑结构起到了虚拟沟道孔的作用；上述开口还包括第一子开口，上述第一子开口停在对应的绝缘介质层且上述第一子开口中填充有第二填充层，这样在将第二填充层替换为第一金属层，且从基底背面(即上述堆叠结构的靠近上述衬底的一侧)将上述第一填充层置换为上述第二金属层后，上述第一金属层以及上述绝缘介质层构成第二台阶，第二金属层与第二台阶中的第一金属层在第一子开口与第二子开口的连接位置处接触，实现电性连接，其中目标金属层为上述第二台阶中的上述第一金属层，第二金属层与整个结构中除目标金属层之外的其他第一金属层通过上述第一绝缘层隔离，实现了将每个目标金属层从基底的背面引出，该结构实现了接触孔的作用，即本技术相当于将现有的接触孔与虚拟沟道孔合并，这样相比相关技术中在第一台阶上分别形成接触孔与虚拟沟道孔，各自的cd不够大的问题，本技术保证了上述开口的cd较大，从而保证了半导体器件的整体性能较好。
60.本技术的另一种具体的实施例中，上述半导体器件还包括第一介质层以及第二介质层，其中，上述第一介质层位于上述层叠结构的表面上；上述第二介质层位于上述层叠结
构的远离上述第一介质层的表面上，上述第二子开口贯穿上述层叠结构至上述第二介质层中。
61.根据本技术的一种具体的实施例，上述第一金属层以及上述第二金属层的材料分别包括氮化钛以及钨。
62.具体地，上述第一金属层以及上述第二金属层的材料为氮化钛以及钨。
63.根据本技术的另一种具体的实施例，上述开口包括沟槽和/或孔。
64.根据本技术的另一种具体的实施例，上述半导体器件的台阶区不在额外设置虚拟沟道孔，开口既起支撑作用，又填充金属起接触孔作用，增大了cd尺寸。
65.根据本发明实施例的又一方面，还提供了一种三维存储器，包括采用任一种上述的方法得到的半导体器件或者任一种上述的半导体器件。
66.上述的三维存储器，包括上述的半导体器件，该半导体器件将现有的接触孔与虚拟沟道孔合并，这样相比相关技术中在第一台阶上分别形成接触孔与虚拟沟道孔，各自的cd不够大的问题，本技术保证了上述开口的cd较大，保证了半导体器件的整体性能较好，从而保证了三维存储器的整体性能较好。
67.根据本发明实施例的再一方面，还提供了一种存储系统，包括存储控制器和上述的三维存储器，上述三维存储器被配置为存储数据，上述存储控制器耦合到上述三维存储器并被配置为控制上述三维存储器。
68.在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
69.从以上的描述中，可以看出，本技术上述的实施例实现了如下技术效果：
70.1)、本技术上述的半导体器件的制作方法中，通过形成贯穿台阶至上述衬底中的上述开口，上述开口包括第二子开口，在上述第二子开口中填充第一绝缘层以及第一填充层，得到支撑结构，在将上述牺牲层以及上述第二填充层分别置换为包括第一金属层的材料的过程中，支撑结构可以起到支撑基底的作用，避免基底出现弯曲等问题，即支撑结构起到了虚拟沟道孔的作用；上述开口还包括第一子开口，上述第一子开口停在对应的绝缘介质层且上述第一子开口中填充有第二填充层，这样在将第二填充层替换为第一金属层，且从基底背面(即上述堆叠结构的靠近上述衬底的一侧)将上述第一填充层置换为上述第二金属层后，上述第一金属层以及上述绝缘介质层构成第二台阶，第二金属层与第二台阶中的第一金属层在第一子开口与第二子开口的连接位置处接触，实现电性连接，其中目标金属层为上述第二台阶中的上述第一金属层，第二金属层与整个结构中除目标金属层之外的其他第一金属层通过上述第一绝缘层隔离，实现了将每个目标金属层从基底的背面引出，该结构实现了现有的接触孔的作用，即本技术相当于将现有的接触孔与虚拟沟道孔合并，这样相比相关技术中在第一台阶上分别形成接触孔与虚拟沟道孔，各自的cd不够大的问题，本技术的方法保证了上述开口的cd较大，从而保证了制程中对半导体器件的整体结构的支撑作用较好。
71.2)、本技术上述的的半导体器件中，上述开口包括第二子开口，在上述第二子开口中填充第一绝缘层以及第一填充层，得到支撑结构，在将上述牺牲层以及上述第二填充层分别置换为包括第一金属层的材料的过程中，支撑结构可以起到支撑基底的作用，避免基底出现弯曲等问题，即支撑结构起到了虚拟沟道孔的作用；上述开口还包括第一子开口，上
述第一子开口停在对应的绝缘介质层且上述第一子开口中填充有第二填充层，这样在将第二填充层替换为第一金属层，且从基底背面(即上述堆叠结构的靠近上述衬底的一侧)将上述第一填充层置换为上述第二金属层后，上述第一金属层以及上述绝缘介质层构成第二台阶，第二金属层与第二台阶中的第一金属层在第一子开口与第二子开口的连接位置处接触，实现电性连接，其中目标金属层为上述第二台阶中的上述第一金属层，第二金属层与整个结构中除目标金属层之外的其他第一金属层通过上述第一绝缘层隔离，实现了将每个目标金属层从基底的背面引出，该结构实现了接触孔的作用，即本技术相当于将现有的接触孔与虚拟沟道孔合并，这样相比相关技术中在第一台阶上分别形成接触孔与虚拟沟道孔，各自的cd不够大的问题，本技术保证了上述开口的cd较大，从而保证了半导体器件的整体性能较好。
72.3)、本技术上述的三维存储器，包括上述的半导体器件，该半导体器件将现有的接触孔与虚拟沟道孔合并，这样相比相关技术中在第一台阶上分别形成接触孔与虚拟沟道孔，各自的cd不够大的问题，本技术保证了上述开口的cd较大，保证了半导体器件的整体性能较好，从而保证了三维存储器的整体性能较好。
73.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。