一种显示基板及显示装置的制作方法

1.本发明涉及显示设备技术领域，特别涉及一种显示基板及显示装置。


背景技术：

2.目前针对透明显示的技术需求还处在较高水平，尤其是超高透过率的要求，当透过率足够大可以实现很多的应用场景，例如车载透明显示、展示视窗、大型列车透明显示车窗等等，当透过率不够时对后面的场景无法更清晰的观看，严重影响观看者感受，因此实现超高透过率的技术开发必要性极大。
3.对于透明amoled显示基板的制作，常规技术方案是采用3t1c像素电路，将设计尺寸达到设备所能制作的极限，以便实现最大化的透明区域，这样整体屏幕显示就能做到现有技术所能实现的最大透明度，透明区面积所占的空间大概在60％-70％范围。再将透明区所能去掉的膜层通过图形化工艺去掉，这样就保证了透明区的光线透过率，最终透明度可以进一步提升。
4.3t1c基础结构如图1所示，包括开关薄膜晶体管01、驱动薄膜晶体管02、感应薄膜晶体管以及电容03，驱动薄膜晶体管02与有机电致发光单元04连接，工艺特点如下：所有薄膜晶体管tft在同一平面内形成，金属电极及半导体层同层制作，在不同区域形成图形，电容采用源漏极层的金属与有源层金属作为电容的两极，实现3t1c的电路架构。
5.按照此结构进行制作的显示面板，rgb三个发光子像素紧密排列在一起，透明区在三个子像素旁边，3个薄膜晶体管tft及电容所占面积较大，每个图形都按照现有设备极限来进行也无法实现更大的透明区面积。因为，金属电极是不透光的，采用透明电极的话又会影响信号的传输速度，因此这样的制作工艺导致透明显示面板存在透过率的上限，甚至无法满足更高的要求。


技术实现要素：

6.本发明提供了一种显示基板及显示装置，上述显示基板能够增大透明区的面积，进而提高了透明显示的透过率。
7.为达到上述目的，本发明提供以下技术方案：
8.一种显示基板，包括呈阵列分布的像素区域，所述像素区域分为沿第一方向排列的透明区和遮光区，所述遮光区包括多个子像素单元；
9.所述显示基板包括衬底基板，每个所述遮光区内对应各所述子像素单元的像素驱动电路以及位于所述像素驱动电路远离所述衬底基板一侧的发光单元，所述发光单元与所述像素驱动电路电连接；
10.所述像素驱动电路包括至少两个薄膜晶体管，所述像素驱动电路中的薄膜晶体管沿垂直于所述衬底基板的方向层叠设置，且至少两个所述薄膜晶体管的有源层在所述衬底基板上的正投影重叠。
11.本发明实施例提供的显示基板中，包括呈阵列分布的像素区域，像素区域分为沿
第一方向排列的透明区和遮光区，遮光区包括多个子像素单元，遮光区内对应具有各子像素单元的像素驱动电路以及位于像素驱动电路远离衬底基板一侧的发光单元，由于像素驱动电路中的薄膜晶体管沿垂直于衬底基板方向层叠设置，且至少两个薄膜晶体管的有源层在衬底基板上的正投影重叠，与现有技术相比，将像素驱动电路中的薄膜晶体管层叠设置能够减小遮光区占用的面积，进而能够增大透明区的面积，进而提高了透明显示的透过率。
12.可选地，所述像素驱动电路包括用于控制通过所述发光单元的电流的驱动薄膜晶体管，所述驱动薄膜晶体管的漏极与所述发光单元电连接，所述驱动薄膜晶体管位于像素驱动电路中其它的薄膜晶体管远离所述衬底基板的一侧。
13.可选地，所述像素驱动电路还包括用于控制数据信号的进入的开关薄膜晶体管，所述开关薄膜晶体管位于所述驱动薄膜晶体管与所述衬底基板之间，所述开关薄膜晶体管的有源层在所述衬底基板上的正投影与所述驱动薄膜晶体管的有源层在所述衬底基板上的正投影重叠。
14.可选地，所述像素驱动电路还包括用于抽取电信号的感应薄膜晶体管，所述感应薄膜晶体管与所述开关薄膜晶体管同层设置。
15.可选地，还包括：位于所述衬底基板与所述像素驱动电路之间的遮光层，所述遮光层为临近所述衬底基板的薄膜晶体管的栅极，且所述遮光层在所述衬底基板上的正投影覆盖所述驱动薄膜晶体管在所述衬底基板上的正投影。
16.可选地，所述像素驱动电路还包括干扰屏蔽层，所述干扰屏蔽层位于两个重叠的薄膜晶体管之间，且所述干扰屏蔽层在所述衬底基板上的正投影覆盖所述两个重叠的薄膜晶体管在衬底基板上的正投影，所述两个重叠的薄膜晶体管为有源层在衬底基板上的正投影重叠的两个薄膜晶体管。
17.可选地，所述干扰屏蔽层为sog薄膜。
18.可选地，所述像素驱动电路还包括至少一个电容，所述电容中的电极板与所述层叠设置的薄膜晶体管中的金属层和半导体层中的任意至少两层同层制作，所述电容在所述衬底基板上的正投影与所述干扰屏蔽层在衬底基板上的正投影无交叠。
19.可选地，所述层叠设置的薄膜晶体管中的有源层的材料为透明金属氧化物半导体，所述电容与所述层叠设置的薄膜晶体管中任意至少两层有源层同层制作。
20.可选地，所述多个子像素单元在所述遮光区沿第二方向排列，所述第二方向与所述第一方向垂直；
21.每个所述子像素单元中层叠设置的薄膜晶体管和电容在所述遮光区沿第二方向排列。
22.可选地，所述多个子像素单元在所述遮光区沿第一方向排列；
23.每个所述子像素单元中层叠设置的薄膜晶体管和电容在所述遮光区沿第二方向排列，所述第二方向与所述第一方向垂直。
24.可选地，所述遮光区内包括沿第二方向排列的晶体管区和电容区，所述第二方向与所述第一方向相垂直；
25.所述多个子像素单元中的层叠设置的薄膜晶体管在所述晶体管区沿第一方向依次排列；
26.所述多个子像素单元中的电容在所述电容区沿所述第二方向依次排列。
27.本发明还提供一种显示装置，包括上述技术方案中提供的任意一种显示基板。
附图说明
28.图1为现有技术中一种透明显示基板的结构示意图；
29.图2为本发明实施例提供的一种显示基板的结构示意图；
30.图3-图9为本发明实施例提供的一种显示基板的制作工艺流程；
31.图10-图12为本发明实施例提供的一种像素区域的结构示意图。
32.图标：
33.1-衬底基板；2-第一薄膜晶体管；21-第一栅极211-第一通孔；22-第一栅绝缘层；23-第一有源层；24-第一源极；25-第一漏极；3-第二薄膜晶体管；31-第二有源层；32-第二栅绝缘层；33-第二栅极；34-第二源极；35-第二漏极；4-干扰屏蔽层；5-遮光层；6-电容；61-第一金属氧化物层；61
’‑
第一电极板；62
’‑
第二电极板；71-第一无机薄膜；72-缓冲层；73-第二无机薄膜；74-第三无机薄膜；8-第一源漏极金属；a-像素区域；a1-透明区；a2-遮光区。
具体实施方式
34.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
35.请参考图2，本发明提供一种显示基板，包括呈阵列分布的像素区域a，像素区域a分为沿第一方向排列的透明区a1和遮光区a2，遮光区a2包括多个子像素单元；
36.显示基板包括衬底基板1，每个遮光区a2内对应各子像素单元的像素驱动电路以及位于像素驱动电路远离衬底基板1一侧的发光单元，发光单元与像素驱动电路电连接；
37.像素驱动电路包括至少两个薄膜晶体管，像素驱动电路中的薄膜晶体管沿垂直于衬底基板1的方向层叠设置，且至少两个所述薄膜晶体管的有源层在所述衬底基板上的正投影重叠。
38.本发明实施例提供的显示基板中，包括呈阵列分布的像素区域a，像素区域a分为沿第一方向排列的透明区a1和遮光区a2，遮光区a2包括多个子像素单元，遮光区a2内对应具有各子像素单元的像素驱动电路以及位于像素驱动电路远离衬底基板1一侧的发光单元，由于像素驱动电路中的薄膜晶体管沿垂直于衬底基板1的方向层叠设置，且至少两个薄膜晶体管的有源层在衬底基板1上的正投影重叠，与现有技术相比，将像素驱动电路中的薄膜晶体管层叠设置能够减小遮光区a2占用的面积，进而能够增大透明区a1的面积，进而提高了透明显示的透过率。
39.其中，上述像素驱动电路可以为2t1c、3t1c和7t1c等结构，在这里不做限制，根据实际情况而定。像素驱动电路中，薄膜晶体管层叠的层数可以为至少两层，每层薄膜晶体管的个数可以根据实际情况设置，在这里不做限制。
40.例如，图2为一种像素驱动电路的结构示意图，该像素驱动电路包括第一薄膜晶体管2和第二薄膜晶体管3，第一薄膜晶体管2和第二薄膜晶体管3上下层叠设置，第一薄膜晶体管2中的第一有源层和第二薄膜晶体管3中的第二有源层在衬底基板1上的正投影重叠，
与现有技术相比，原来两个薄膜晶体管的占用面积可以减小为一个薄膜晶体管占用的面积，减小了遮光区a2的占用面积，增大透明区a1的面积，提高透明显示的透过率。
41.本发明实施例中显示基板采用顶发光技术，实现透明显示，能够在实现透明的同时保证一定的分辨率，确保最佳的显示效果。上述发光单元可以包括依次层叠设置的阳极、发光层以及阴极，阳极可以与像素驱动电路连接。
42.本发明实施例中，像素驱动电路可以包括用于控制通过发光单元的电流的驱动薄膜晶体管，驱动薄膜晶体管的漏极与发光单元电连接，驱动薄膜晶体管位于像素驱动电路中其它的薄膜晶体管远离衬底基板的一侧，能够使得驱动薄膜晶体管与发光单元距离较近，方便驱动薄膜晶体管与发光单元连接。例如，图2所示的像素驱动电路的结构中，第二薄膜晶体管3可以为驱动薄膜晶体管，第二薄膜晶体管3位于第一薄膜晶体管2的上方，能够使得第二薄膜晶体管3更靠近发光单元，方便第二薄膜晶体管3与发光单元连接。
43.具体地，像素驱动电路还包括用于控制数据信号的进入的开关薄膜晶体管，开关薄膜晶体管位于驱动薄膜晶体管与衬底基板之间，开关薄膜晶体管的有源层在衬底基板上的正投影与驱动薄膜晶体管的有源层在衬底基板上的正投影重叠。例如，图2所示的像素驱动电路中，第一薄膜晶体管2可以为开关薄膜晶体管，第二薄膜晶体管3可以为驱动薄膜晶体管。
44.具体地，像素驱动电路还可以包括用于抽取电信号的感应薄膜晶体管，即像素驱动电路可以为3t1c结构，感应薄膜晶体管可以与开关薄膜晶体管同层设置，能够简化制作流程，节约制作成本。图2所示的结构可以为3t1c驱动电路中的一部分，未画出感应薄膜晶体管。
45.本发明实施例中，上述显示基板还包括：位于衬底基板1与像素驱动电路之间的遮光层5，遮光层可以为临近衬底基板的薄膜晶体管的栅极，遮光层5在衬底基板1上的正投影覆盖驱动薄膜晶体管在衬底基板1上的正投影，能够遮挡驱动薄膜晶体管对应区域由衬底基板1一侧进入的光线，避免外界光线对驱动薄膜晶体管的影响，并且由临近衬底基板1的薄膜晶体管的栅极复用为遮光层5，能够简化显示基板结构以及制作流程。例如，图2中下方的第一薄膜晶体管临近衬底基板设置，第一薄膜晶体管2的栅极可以复用为遮光层5，遮光层5在衬底基板1上的正投影可以覆盖层叠设置的第一薄膜晶体管2和第二薄膜晶体管3在衬底基板1上的正投影。具体地，第一薄膜晶体管2可以为设置为背沟道刻蚀型(bce)薄膜晶体管，能够简化显示基板的结构，第二薄膜晶体管3可以为顶栅型晶体管。
46.本发明实施例中，像素驱动电路还可以包括干扰屏蔽层4，干扰屏蔽层4位于两个重叠的薄膜晶体管之间，且干扰屏蔽层4在衬底基板1上的正投影覆盖两个重叠的薄膜晶体管在衬底基板1上的正投影，其中，两个重叠的薄膜晶体管为有源层在衬底基板1上的正投影重叠的两个薄膜晶体管，能够有效屏蔽层叠的薄膜晶体管之间的相互干扰的信号，保证显示驱动信号的传输。例如，图2中第一薄膜晶体管2与第二薄膜晶体管3之间设置有干扰屏蔽层4，能够屏蔽第一薄膜晶体管2与第二薄膜晶体管3之间相互的干扰。
47.具体地，上述干扰屏蔽层4可以为sog薄膜，sog薄膜属于有机硅材料，包含硅氧烷等成分，烘烤后接近于siox薄膜，具有透明度高、介电系数低、耐高温的特性，能够有效屏蔽层叠设置的薄膜晶体管之间的相互干扰的信号，保证显示驱动信号的传输。具体地，干扰屏蔽层4与上方的薄膜晶体以及下方的薄膜晶体管之间均具有绝缘层。
48.本发明实施例中，上述像素驱动电路还包括至少一个电容6，电容6至少包括两层相对的电极板，电容6中的电极板可以与层叠设置的薄膜晶体管中的金属层和半导体层中的任意至少两层同层制作，电容6在衬底基板1上的正投影与干扰屏蔽层4在衬底基板1上的正投影无交叠，在制作电容6的过程能够不增加掩膜板，简化制作工艺。例如，电容6包括两层电极板，两层电极板可以与两层金属电极层同层制备；或者两层电极板可以与两层有源层同层制备；或者，两层电极板中，一层电极板与金属电极层同层制备，另一层电极板与有源层同层制备，在这里不做限制，根据实际情况而定。
49.具体地，在遮光区a2中像素驱动电路的电容6所占面积较大，为了增大显示基板的透过率，上述层叠设置的薄膜晶体管中的有源层的材料可以为透明金属氧化物半导体，例如，此透明金属氧化物半导体可以为包含igzo、itzo等多种元素复合形成的不同迁移率的氧化物材料，电容6可以与层叠设置的薄膜晶体管中任意至少两层有源层同层制作，电容6的制作过程可以为与两层有源层同层制作至少两层相对的半导体层，通过对半导体层进行导体化处理，得到电容6的导电电极板。通过将像素驱动电路中的电容6的电极板均设置为透明电极板，增大透明显示的空间，进而增大显示基板的透过率。
50.具体地，图2中所示的显示基板的制作过程可以如下：
51.首先，在衬底基板1上制作第一栅极21，第一栅极21复用为遮光层5；第一栅极21需要采用不透光金属来形成，例如，al系金属及其合金，cu系金属或者mo金属。然后，在第一栅极21上沉积第一栅绝缘层22，第一栅绝缘层22为无机膜层，无机薄膜采用siox或sinx的单层或复合膜层均可，不图形化。然后，在第一栅绝缘层上沉积金属氧化物有源层；此金属氧化物包括含igzo、itzo等多种元素复合形成的不同迁移率的氧化物材料，并图形化形成第一薄膜晶体管2的第一有源层23及待作为电容6的第一电极板61’的第一金属氧化物层61，如图3所示；
52.随后，进行第一个打孔工艺，在第一栅绝缘层22上通过曝光及干刻的方式形成第一通孔221，如图4所示。
53.随后，随后进行第一源极24和第一漏极25的沉积并图形化，源漏极金属同样采用al、cu等常用电极材料，第一源极24和第一漏极25直接在第一有源层23上实现bce结构的第一薄膜晶体管2，其中，第一漏极25与电容6的第一电极板61’连接，如图5所示。
54.随后，继续沉积第一无机薄膜71(pvx层)覆盖整面背板，该第一无机薄膜71同样采用siox或sinx等单层或复合膜层，不图形化；再在第一无机薄膜71上方涂覆干扰屏蔽层4，干扰屏蔽层4为sog薄膜，经过烘烤完成薄膜的固化；可选地，可不进行第一无机薄膜71的沉积，直接在第一源极24、第一漏极25及第一有源层23上方制作干扰屏蔽层4，干扰屏蔽层4具有透明度高、介电系数低、耐高温的特性，其图形化过程也需要干刻工艺来完成，在干刻时可以采用惰性气体离子轰击将待作为电容6的第一电极板61’的第一金属氧化物层61进行导体化，同时在bce结构的第一薄膜晶体管2上方完成覆盖住第一薄膜晶体管2的形成图形；然后沉积一整层缓冲层(buffer)72，同样采用siox或者sinx的单层或复合膜层薄膜，如图6所示。此时bce结构的tft已形成，作为电路中的开关薄膜晶体管，由于bce结构第一源极24和第一漏极25在第一有源层23上方不需要打孔直接形成，因此尺寸较小，有利于减小整体的面积，提高透明区a1的面积。
55.进一步，形成顶栅型的第二薄膜晶体管3的第二有源层31、第二栅极33、第二栅绝
缘层32以及待作为电容6的第二电极板62’的第二金属氧化物层，并且第二栅极33和第二栅绝缘层32采用自对准工艺形成，在第二栅绝缘层32干刻时对第二金属氧化物层进行导体化处理，形成电容6的第二电极板62’，此时形成第一电极板61’和第二电极板62’形成透明电容6，其中缓冲层72最为电容6的中间介质层，如图7所示。
56.随后，进行第二无机薄膜73的沉积，此层薄膜可称之为ild层，同样采用siox等材料，之后进行一步开孔工艺步骤，可称之为cnt，此开孔在对应的第一源漏极金属8连接到第一栅极21的金属上方不需要刻透无机薄膜，仅需要留下的厚度大概与ild层的厚度相当即可。随后，将第二无机薄膜73相应与第二源、漏极所在金属层连接的地方全部形成接触孔，在cnt大孔中套入小孔，此步骤可形成所有电路中需要形成的电连接孔，如图8所示。
57.最后，形成第二源极34和第二漏极35的图形，将顶栅型薄膜晶体管的结构完整形成，同时实现所有孔的覆盖形成电路中所需要的电连接，如图9所示。
58.最后，形成第三无机薄膜74(pvx层)，如图2所示。
59.本发明实施例中，像素区域a中的遮光区a2可以包括至少三个不同颜色的子像素单元，还可以为其它实施方式，在这里不做限制。具体的如图10、图11和图12所示，遮光区a2可以包括红色子像素单元、绿色子像素单元以及蓝色子像素单元三种不同颜色的子像素单元，其中，t1代表红色子像素单元中层叠设置的薄膜晶体管所在的区域，c1代表红色子像素单元中电容所在的区域，t2代表绿色子像素单元中层叠设置的薄膜晶体管所在的区域，c2代表绿色子像素单元中电容所在的区域，t3代表蓝色子像素单元中层叠设置的薄膜晶体管所在的区域，c3代表蓝色子像素单元中电容所在的区域。遮光区a2中子像素单元的排列方式可以如下几种方式：
60.可选地，多个子像素单元在遮光区a2可以沿第二方向y排列，第二方向y与第一方向x垂直；每个子像素单元中层叠设置的薄膜晶体管和电容在遮光区可以沿第二方向y排列。如图10所示，三个子像素单元沿第二方向排列，每个子像素单元内包括层叠设置的薄膜晶体管以及电容，层叠设置的薄膜晶体管所在的区域与电容所在的区域也沿第二方向排列，薄膜晶体管层叠设置能够可以减小遮光区a2的面积，增大透明区a1的面积，电容通过透明电极板形成，既能维持电容的特性，又能使得光线从电容透过，显著提升光线透过区的面积，进而提升透过率。
61.可选地，多个子像素单元在遮光区还可以沿第一方向x排列；每个子像素单元中层叠设置的薄膜晶体管和电容在遮光区可以沿第二方向y排列，第二方向y与第一方向x垂直。如图11所示，三个子像素单元沿第一方向排列，每个子像素单元内的层叠设置的薄膜晶体管以及电容沿第二方向排列，在第二方向上由于薄膜晶体管层叠设置以及透明电容的特点，第二方向上可以留出更多的透明区的面积，能够得到超高透过率的显示基板。
62.可选地，遮光区a2内可以包括沿第二方向y排列的晶体管区和电容区，第二方向y与第一方向x相垂直；多个子像素单元中的层叠设置的薄膜晶体管在晶体管区可以沿第一方向x依次排列；多个子像素单元中的电容在电容区可以沿第二方向y依次排列。如图12所示，各个子像素单元的层叠的薄膜晶体管沿第一方向排列，而各个子像素单元的电容在薄膜晶体管所在区域一侧沿第二方向排列，薄膜晶体管层叠设置能够可以增大透明区a1的面积，电容通过透明电极板形成，既能维持电容的特性，又能使得光线从电容透过，显著提升光线透过区的面积，进而提升透过率。
63.本发明还提供一种显示装置，包括上述技术方案中提供的任意一种显示基板。
64.显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。