一种像素电路、其驱动方法及显示装置与流程

1.本公开涉及显示技术领域，特别涉及一种像素电路、其驱动方法及显示装置。


背景技术：

2.有机发光二极管(organic light emitting diode，oled)、量子点发光二极管(quantum dot light emitting diodes，qled)、微型发光二极管(micro light emitting diode，micro led)等电致发光二极管具有自发光、低能耗等优点，是当今电致发光显示装置应用研究领域的热点之一。一般电致发光显示装置中采用像素电路来驱动电致发光二极管发光。


技术实现要素：

3.本公开实施例提供的像素电路，包括：
4.驱动晶体管，被配置为根据数据电压产生工作电流；
5.数据写入电路，与所述驱动晶体管耦接；其中，所述数据写入电路被配置为输入所述数据电压；
6.发光器件，与所述驱动晶体管耦接；其中，所述发光器件被配置为在输入工作电流时发光；
7.调节结构，与所述发光器件耦接；其中，所述调节结构被配置为在所述发光器件发光之前，控制所述发光器件的两个电极之间依次具有第一电压差和第二电压差，且所述第二电压差大于所述第一电压差。
8.在一些示例中，所述调节结构包括：
9.初始化电路，与所述发光器件的第一电极耦接；其中，所述初始化电路被配置为在所述发光器件发光之前，响应于加载的信号，向所述发光器件的第一电极依次加载第一控制电压和第二控制电压；并且，所述第二控制电压大于所述第一控制电压；
10.在向所述发光器件的第一电极加载所述第一控制电压时，所述发光器件的两个电极之间具有所述第一电压差；
11.在向所述发光器件的第一电极加载所述第二控制电压时，所述发光器件的两个电极之间具有所述第二电压差。
12.在一些示例中，所述初始化电路进一步被配置为响应于同一第一控制信号端加载的信号，采用同一第一初始化信号端输入所述第一控制电压和所述第二控制电压。
13.在一些示例中，所述第一控制电压为默认控制电压；
14.或者，所述第一控制电压小于所述默认控制电压，且所述第二控制电压大于所述默认控制电压。
15.在一些示例中，所述初始化电路包括：第一晶体管；
16.所述第一晶体管的栅极与所述第一控制信号端耦接，所述第一晶体管的第一极与所述第一初始化信号端耦接，所述第一晶体管的第二极与所述发光器件的第一电极耦接。
17.在一些示例中，所述初始化电路进一步被配置为响应于第二控制信号端加载的信号，采用第二初始化信号端输入所述第一控制电压；以及响应于第三控制信号端加载的信号，采用第三初始化信号端输入所述第二控制电压。
18.在一些示例中，所述初始化电路包括：第二晶体管和第三晶体管；
19.所述第二晶体管的栅极与所述第二控制信号端耦接，所述第二晶体管的第一极与所述第二初始化信号端耦接，所述第二晶体管的第二极与所述发光器件的第一电极耦接；
20.所述第三晶体管的栅极与所述第三控制信号端耦接，所述第三晶体管的第一极与所述第三初始化信号端耦接，所述第三晶体管的第二极与所述发光器件的第一电极耦接。
21.在一些示例中，所述调节结构包括：与所述发光器件的第一电极耦接的第一电源端；
22.所述第一电源端被配置为持续加载第一电源电压；
23.或者，所述第一电源端被配置为在所述发光器件发光之前，依次加载第一电源电压和第二电源电压；其中，所述第二电源电压小于所述第一电源电压；且在所述发光器件发光之前，在向所述发光器件的第二电极加载所述第一电源电压时，所述发光器件的两个电极之间具有所述第一电压差；以及，在所述发光器件发光之前，在向所述发光器件的第二电极加载所述第二电源电压时，所述发光器件的两个电极之间具有所述第二电压差。
24.在一些示例中，所述第一电源端还被配置为在所述发光器件发光时，加载所述第二电源电压。
25.在一些示例中，所述数据写入电路进一步被配置为响应于扫描信号端加载的信号，输入数据信号端加载的数据电压；
26.所述像素电路还包括：发光控制电路；其中，所述发光控制电路被配置为响应于发光控制信号端的信号，将第二电源端的信号提供给所述驱动晶体管的第一极，以及将所述驱动晶体管的第二极与所述发光器件导通；
27.和/或，所述像素电路还包括：存储电路，其中，所述存储电路被配置为存储输入到所述驱动晶体管的栅极的电压；
28.和/或，所述像素电路还包括：复位电路；其中，所述复位电路被配置为响应于复位控制信号端的信号，将复位信号端的信号提供给所述驱动晶体管的栅极；
29.和/或，所述像素电路还包括：阈值补偿电路；其中，所述阈值补偿电路被配置为响应于第四控制信号端的信号，对所述驱动晶体管的阈值电压进行补偿。
30.在一些示例中，所述数据写入电路包括：第四晶体管；其中，所述第四晶体管的栅极与所述扫描信号端耦接，所述第四晶体管的第一极与所述数据信号端耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；
31.和/或，所述发光控制电路包括第五晶体管和第六晶体管；其中，所述第五晶体管的栅极与所述发光控制信号端耦接，所述第五晶体管的第一极与所述第二电源端耦接，所述第五晶体管的第二极与所述驱动晶体管的第一极耦接；所述第六晶体管的栅极与所述发光控制信号端耦接，所述第六晶体管的第一极与所述驱动晶体管的第二极耦接，所述第六晶体管的第二极与所述发光器件的第一电极耦接；
32.和/或，所述存储电路包括：存储电容；其中，所述存储电容的第一电极板与所述驱动晶体管的栅极耦接，所述存储电容的第二电极板与所述驱动晶体管的第一极耦接；
33.和/或，所述复位电路包括第七晶体管；其中，所述第七晶体管的栅极与所述复位控制信号端耦接，所述第七晶体管的第一极与所述复位信号端耦接，所述第七晶体管的第二极与所述驱动晶体管的栅极耦接；
34.和/或，所述阈值补偿电路包括第八晶体管；其中，所述第八晶体管的栅极与所述第四控制信号端耦接，所述第八晶体管的第一极与所述驱动晶体管的栅极耦接，所述第八晶体管的第二极与所述驱动晶体管的第二极耦接。
35.本公开实施例提供的用于上述像素电路的驱动方法，在连续的多个显示帧中的设定显示帧内包括：
36.第一阶段，所述调节结构控制所述发光器件的两个电极之间依次具有第一电压差和第二电压差，且所述第二电压差大于所述第一电压差；以及所述数据写入电路输入所述数据电压；
37.发光阶段，所述驱动晶体管根据数据电压产生工作电流，所述发光器件在输入工作电流时发光。
38.在一些示例中，所述第一阶段包括：复位阶段、数据写入阶段以及发光补偿阶段；
39.在所述复位阶段，所述复位电路响应于复位控制信号端的信号，将复位信号端的信号提供给所述驱动晶体管的栅极；
40.在所述数据写入阶段，所述数据写入电路响应于扫描信号端加载的信号，输入数据信号端加载的数据电压；所述阈值补偿电路响应于第四控制信号端的信号，对所述驱动晶体管的阈值电压进行补偿；以及所述初始化电路向所述发光器件的第一电极加载第一控制电压；
41.在所述发光补偿阶段，所述初始化电路向所述发光器件的第一电极加载第二控制电压。
42.或者，所述第一阶段包括：复位阶段、数据写入阶段；
43.在所述复位阶段，所述复位电路响应于复位控制信号端的信号，将复位信号端的信号提供给所述驱动晶体管的栅极；
44.在所述数据写入阶段，所述数据写入电路响应于扫描信号端加载的信号，输入数据信号端加载的数据电压；所述阈值补偿电路响应于第四控制信号端的信号，对所述驱动晶体管的阈值电压进行补偿；以及所述初始化电路向所述发光器件的第一电极依次加载第一控制电压和第二控制电压。
45.在一些示例中，连续的所述多个显示帧中的第一个显示帧为设定显示帧；
46.和/或，在连续的所述多个显示帧中相邻的两个显示帧内，上一个显示帧的数据电压对应的灰阶值等于0灰阶值，下一个显示帧的数据电压对应的灰阶值大于0灰阶值时，所述下一个显示帧为设定显示帧；
47.和/或，连续的多个显示帧中的每一个显示帧均为所述设定显示帧。
48.本公开实施例提供的显示装置，包括上述的像素电路。
49.本公开实施例公开了一种像素电路、其驱动方法及显示装置，通过设置与发光器件耦接的调节结构，可以在发光器件发光之前，控制发光器件的两个电极之间依次具有第一电压差和第二电压差。由于第二电压差大于第一电压差，可以在发光器件发光之前，可以先提高发光器件的两个电极的电压差，以实现对发光器件进行预充电的效果。这样在发光
器件进行发光时，可以尽可能使发光器件达到其所要显示的亮度。从而可以改善在发光器件由黑画面切换到其他亮度时的第一个显示帧出现亮度失衡的问题，以及改善由于第一个显示帧亮度不够带来闪屏的问题。
附图说明
50.图1为本公开实施例中的像素电路的一些结构示意图；
51.图2为本公开实施例中的像素电路的另一些结构示意图；
52.图3为本公开实施例中的像素电路的驱动方法的一些流程图；
53.图4为本公开实施例中的一些信号时序图；
54.图5为本公开实施例中的像素电路的又一些结构示意图；
55.图6为本公开实施例中的另一些信号时序图；
56.图7为本公开实施例中的像素电路的驱动方法的另一些流程图；
57.图8为本公开实施例中的又一些信号时序图；
58.图9为本公开实施例中的又一些信号时序图；
59.图10为本公开实施例中的又一些信号时序图；
60.图11为本公开实施例中的又一些信号时序图；
61.图12为本公开实施例中的像素电路的又一些结构示意图；
62.图13为本公开实施例中的又一些信号时序图；
63.图14为本公开实施例中的像素电路的又一些结构示意图；
64.图15为本公开实施例中的又一些信号时序图。
具体实施方式
65.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
66.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
67.需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
68.在本公开一些实施例中，本公开实施例提供的显示装置可以包括显示面板。显示面板可以包括衬底基板。其中，衬底基板可以包括显示区域和非显示区域(即衬底基板中除显示区域包围区域之外的区域)。其中，显示区域可以包括多个阵列排布的像素单元。示例
性地，每个像素单元包括同一种颜色的子像素或多种不同颜色的子像素。例如，像素单元可以包括红色子像素，绿色子像素以及蓝色子像素，这样可以通过红绿蓝进行混色，以实现彩色显示。或者，像素单元也可以包括红色子像素，绿色子像素、蓝色子像素以及白色子像素，这样可以通过红绿蓝白进行混色，以实现彩色显示。当然，在实际应用中，像素单元中的子像素的发光颜色可以根据实际应用环境来设计确定，在此不作限定。下面以像素单元包括红色子像素，绿色子像素以及蓝色子像素为例进行说明。
69.在本公开一些实施例中，各子像素中可以包括像素电路，像素电路可以包括晶体管和发光器件，以控制发光器件发光，从而使显示面板实现画面显示的功能。然而，在连续的4个显示帧(即显示帧f1～f4)中，若发光器件在显示帧f1中显示对应0灰阶值的黑画面，发光器件在显示帧f2～f4中显示对应大于0灰阶值的亮度(例如127灰阶值的亮度或255灰阶值的亮度)的画面时，由于驱动晶体管的延迟响应和发光器件的寄生电容问题，导致发光器件在显示帧f2中的亮度相比在显示帧f3～f4中的亮度低一些，从而导致发光器件由黑画面切换到其他亮度时的第一个显示帧(即显示帧f2)出现亮度失衡的问题，进而由于第一个显示帧亮度不够带来闪屏的问题。
70.本公开实施例提供的像素电路，如图1所示，可以包括：
71.驱动晶体管m0，被配置为根据数据电压产生工作电流；
72.数据写入电路10，与驱动晶体管m0耦接；其中，数据写入电路10被配置为输入数据电压；
73.发光器件l，与驱动晶体管m0耦接；其中，发光器件l被配置为在输入工作电流时发光；
74.调节结构20，与发光器件l耦接；其中，调节结构20被配置为在发光器件l发光之前，控制发光器件l的两个电极之间依次具有第一电压差和第二电压差，且第二电压差大于第一电压差。
75.本公开实施例提供的像素电路，通过设置与发光器件耦接的调节结构，可以在发光器件发光之前，控制发光器件的两个电极之间依次具有第一电压差和第二电压差。由于第二电压差大于第一电压差，可以在发光器件发光之前，可以先提高发光器件的两个电极的电压差，以实现对发光器件进行预充电的效果。这样在发光器件进行发光时，可以尽可能使发光器件达到其所要显示的亮度。从而可以改善在发光器件由黑画面切换到其他亮度时的第一个显示帧(即显示帧f2)出现亮度失衡的问题，以及改善由于第一个显示帧亮度不够带来闪屏的问题。
76.一般发光器件l具有发光阈值电压，在发光器件l两端的电压大于或等于发光阈值电压时进行发光。本公开实施例中，第二电压差和第一电压差均小于发光阈值电压。这样可以使发光器件l在第二电压差和第一电压差的作用下不发光。
77.在具体实施时，在本公开实施例中，发光器件l的第一电极可以与驱动晶体管m0的第二极耦接，发光器件l的第二电极可以与第一电源端vss耦接。其中，发光器件l的第一电极可以为其阳极，第二电极为其阴极。并且，发光器件l可以为电致发光二极管。例如，发光器件l可以包括：微型发光二极管(micro light emitting diode，micro led)、有机电致发光二极管(organic light emitting diode，oled)以及量子点发光二极管(quantum dot light emitting diodes，qled)中的至少一种。在实际应用中，可以根据实际应用环境来设
计确定发光器件l的具体结构，在此不作限定。
78.在具体实施时，在本公开实施例中，如图1所示，驱动晶体管m0可以为p型晶体管；其中，驱动晶体管m0的第一极可以为其源极，驱动晶体管m0的第二极可以为其漏极，并且该驱动晶体管m0处于饱和状态时，电流由驱动晶体管m0的源极流向其漏极。当然，驱动晶体管m0也可以为n型晶体管，在此不作限定。
79.在具体实施时，在本公开实施例中，如图1所示，调节结构20可以包括与发光器件l的第一电极耦接的初始化电路21。其中，初始化电路21可以被配置为在发光器件l发光之前，响应于加载的信号，向发光器件l的第一电极依次加载第一控制电压和第二控制电压；并且，第二控制电压大于第一控制电压。并且，在向发光器件l的第一电极加载第一控制电压时，发光器件l的两个电极之间具有第一电压差。以及，在向发光器件l的第一电极加载第二控制电压时，发光器件l的两个电极之间具有第二电压差。示例性地，如图1所示，初始化电路21进一步可以被配置为响应于同一第一控制信号端cs1加载的信号，采用同一第一初始化信号端vinit1输入第一控制电压和第二控制电压。
80.在具体实施时，在本公开实施例中，如图1所示，数据写入电路10进一步可以被配置为响应于扫描信号端ga加载的信号，输入数据信号端da加载的数据电压。
81.在具体实施时，在本公开实施例中，如图1所示，像素电路还可以包括：发光控制电路30；其中，发光控制电路30可以被配置为响应于发光控制信号端em的信号，将第二电源端vdd的信号提供给驱动晶体管m0的第一极，以及将驱动晶体管m0的第二极与发光器件l导通。
82.在具体实施时，在本公开实施例中，如图1所示，像素电路还可以包括：存储电路40，其中，存储电路40被配置为存储输入到驱动晶体管m0的栅极的电压。
83.在具体实施时，在本公开实施例中，如图1所示，像素电路还可以包括：阈值补偿电路60；其中，阈值补偿电路60被配置为响应于第四控制信号端cs4的信号，对驱动晶体管m0的阈值电压进行补偿。
84.在具体实施时，在本公开实施例中，如图1所示，像素电路还可以包括：复位电路50；其中，复位电路50被配置为响应于复位控制信号端res的信号，将复位信号端ren的信号提供给驱动晶体管m0的栅极。
85.在具体实施时，在本公开实施例中，如图2所示，初始化电路21可以包括：第一晶体管m1。其中，第一晶体管m1的栅极与第一控制信号端cs1耦接，第一晶体管m1的第一极与第一初始化信号端vinit1耦接，第一晶体管m1的第二极与发光器件l的第一电极耦接。示例性地，第一晶体管m1可以设置为p型晶体管。并且，第一晶体管m1可以在第一控制信号端cs1加载的信号为低电平时导通，在第一控制信号端cs1加载的信号为高电平时截止。或者，第一晶体管m1也可以设置为n型晶体管。并且，第一晶体管m1可以在第一控制信号端cs1加载的信号为高电平时导通，在第一控制信号端cs1加载的信号为低电平时截止。
86.在具体实施时，在本公开实施例中，如图2所示，数据写入电路10可以包括：第四晶体管m4。其中，第四晶体管m4的栅极与扫描信号端ga耦接，第四晶体管m4的第一极与数据信号端da耦接，第四晶体管m4的第二极与驱动晶体管m0的第一极耦接。示例性地，第四晶体管m4可以设置为p型晶体管。并且，第四晶体管m4可以在扫描信号端ga加载的信号为低电平时导通，在扫描信号端ga加载的信号为高电平时截止。或者，第四晶体管m4也可以设置为n型
晶体管。并且，第四晶体管m4可以在扫描信号端ga加载的信号为高电平时导通，在扫描信号端ga加载的信号为低电平时截止。
87.在具体实施时，在本公开实施例中，如图2所示，发光控制电路30可以包括第五晶体管m5和第六晶体管m6；其中，第五晶体管m5的栅极与发光控制信号端em耦接，第五晶体管m5的第一极与第二电源端vdd耦接，第五晶体管m5的第二极与驱动晶体管m0的第一极耦接；第六晶体管m6的栅极与发光控制信号端em耦接，第六晶体管m6的第一极与驱动晶体管m0的第二极耦接，第六晶体管m6的第二极与发光器件l的第一电极耦接。
88.示例性地，第五晶体管m5可以设置为p型晶体管。并且，第五晶体管m5可以在发光控制信号端em加载的信号为低电平时导通，在发光控制信号端em加载的信号为高电平时截止。或者，第五晶体管m5也可以设置为n型晶体管。并且，第五晶体管m5可以在发光控制信号端em加载的信号为高电平时导通，在发光控制信号端em加载的信号为低电平时截止。
89.示例性地，第六晶体管m6可以设置为p型晶体管。并且，第六晶体管m6可以在发光控制信号端em加载的信号为低电平时导通，在发光控制信号端em加载的信号为高电平时截止。或者，第六晶体管m6也可以设置为n型晶体管。并且，第六晶体管m6可以在发光控制信号端em加载的信号为高电平时导通，在发光控制信号端em加载的信号为低电平时截止。
90.在具体实施时，在本公开实施例中，如图2所示，存储电路40可以包括：存储电容cst。其中，存储电容cst的第一电极板与驱动晶体管m0的栅极耦接，存储电容cst的第二电极板与驱动晶体管m0的第一极耦接。
91.在具体实施时，在本公开实施例中，如图2所示，复位电路50可以包括第七晶体管m7。其中，第七晶体管m7的栅极与复位控制信号端res耦接，第七晶体管m7的第一极与复位信号端ren耦接，第七晶体管m7的第二极与驱动晶体管m0的栅极耦接。示例性地，第七晶体管m7可以设置为p型晶体管。并且，第七晶体管m7可以在复位控制信号端res加载的信号为低电平时导通，在复位控制信号端res加载的信号为高电平时截止。或者，第七晶体管m7也可以设置为n型晶体管。并且，第七晶体管m7可以在复位控制信号端res加载的信号为高电平时导通，在复位控制信号端res加载的信号为低电平时截止。
92.在具体实施时，在本公开实施例中，如图2所示，阈值补偿电路60包括第八晶体管m8。其中，第八晶体管m8的栅极与第四控制信号端cs4耦接，第八晶体管m8的第一极与驱动晶体管m0的栅极耦接，第八晶体管m8的第二极与驱动晶体管m0的第二极耦接。示例性地，第八晶体管m8可以设置为p型晶体管。并且，第八晶体管m8可以在第四控制信号端cs4加载的信号为低电平时导通，在第四控制信号端cs4加载的信号为高电平时截止。或者，第八晶体管m8也可以设置为n型晶体管。并且，第八晶体管m8可以在第四控制信号端cs4加载的信号为高电平时导通，在第四控制信号端cs4加载的信号为低电平时截止。
93.一般采用低温多晶硅(low temperature poly-silicon，ltps)材料作为有源层的晶体管的迁移率高且可以做得更薄更小、功耗更低等，在具体实施时，驱动晶体管m0、第一晶体管m1以及第四晶体管m4至第八晶体管m8的有源层的材料可以设置为低温多晶硅材料。这样可以将驱动晶体管m0、第一晶体管m1以及第四晶体管m4至第八晶体管m8均设置为ltps型晶体管，以使像素电路实现迁移率高且可以做得更薄更小、功耗更低等。
94.在具体实施中，可以根据晶体管的类型以及其栅极的信号，将晶体管的第一极作为其源极，第二极作为其漏极；或者，反之，将晶体管的第一极作为其漏极，第二极作为其源
极，这可以根据实际应用环境来设计确定，具体在此不做具体区分。
95.在具体实施时，在本公开实施例中，调节结构20还可以包括：与发光器件l的第一电极耦接的第一电源端vss；第一电源端vss被配置为持续加载第一电源电压vss1，即第一电源端vss可以持续加载恒定的第一电源电压vss1，并且第一电源电压vss1一般为接地电压或为负值。以及，第二电源端vdd可以持续的加载恒定的电压vdd，并且电压vdd一般为正值。在实际应用中，第二电源端vdd的电压vdd和第一电源端vss加载的第一电源电压vss1的具体数值可以根据实际应用环境来设计确定，在此不作限定。
96.以上仅是举例说明本公开实施例提供的像素电路中的各电路的具体结构，在具体实施时，上述电路的具体结构不限于本公开实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，这些均在本公开的保护范围之内，具体在此不作限定。
97.本公开实施例提供的像素电路可以在连续的多个显示帧中进行工作。示例性地，像素电路的驱动方法，在连续的多个显示帧中的设定显示帧内可以包括：第一阶段和发光阶段。其中，在第一阶段，调节结构20可以控制发光器件l的两个电极之间依次具有第一电压差和第二电压差，且第二电压差大于第一电压差；以及数据写入电路10可以输入数据电压。在发光阶段，驱动晶体管m0可以根据数据电压产生工作电流，发光器件l可以在输入工作电流时发光。
98.示例性地，可以在连续的多个显示帧中相邻的两个显示帧内，上一个显示帧的数据电压对应的灰阶值等于0灰阶值，下一个显示帧的数据电压对应的灰阶值大于0灰阶值时，将下一个显示帧为设定显示帧。例如，前述的显示帧f1～f4中，可以将显示帧f2设定为显示帧。而其他显示帧f3、f4等亮度已基本到达稳定，可以在这些显示帧中调节结构20控制发光器件l的两个电极之间电压差恒定。例如，对第一初始化信号端vinit1持续加载第一控制电压，对第一电源端vss持续加载第一电源电压vss1。
99.示例性地，可以将连续的多个显示帧中的第一个显示帧为设定显示帧。这样可以提高第一个显示帧的亮度，提高显示均一性。例如，前述的显示帧f1～f4中，可以将显示帧f1设定为显示帧。而其他显示帧f2～f4等亮度已基本到达稳定，可以在这些显示帧中调节结构20控制发光器件l的两个电极之间电压差恒定。例如，对第一初始化信号端vinit1持续加载第一控制电压，对第一电源端vss持续加载第一电源电压vss1。
100.示例性地，可以将连续的多个显示帧中的每一个显示帧均为设定显示帧。这样可以提高显示的均一性。
101.在本公开一些实施例中，第一阶段可以包括：复位阶段、数据写入阶段以及发光补偿阶段。其中，在复位阶段，复位电路50可以响应于复位控制信号端res的信号，将复位信号端ren的信号提供给驱动晶体管m0的栅极。在数据写入阶段，数据写入电路10响应于扫描信号端ga加载的信号，输入数据信号端da加载的数据电压；阈值补偿电路60响应于第四控制信号端cs4的信号，对驱动晶体管m0的阈值电压进行补偿；以及初始化电路21向发光器件l的第一电极加载第一控制电压。以及，在发光补偿阶段，初始化电路21向发光器件l的第一电极加载第二控制电压。
102.实施例地，如图3所示，像素电路的驱动方法可以包括：
103.s110、在复位阶段，复位电路响应于复位控制信号端的信号，将复位信号端的信号提供给驱动晶体管的栅极。
104.s120、在数据写入阶段，数据写入电路响应于扫描信号端加载的信号，输入数据信号端加载的数据电压；阈值补偿电路响应于第四控制信号端的信号，对驱动晶体管的阈值电压进行补偿；以及初始化电路向发光器件的第一电极加载第一控制电压。
105.s130、在发光补偿阶段，初始化电路向发光器件的第一电极加载第二控制电压。
106.s200、发光阶段，驱动晶体管根据数据电压产生工作电流，发光器件在输入工作电流时发光。
107.下面以图2所示的像素电路的结构为例，结合图4所示的信号时序图，对本公开实施例提供的像素电路在一个设定显示帧内的工作过程作以描述。其中，主要选取图4所示的信号时序图中的复位阶段t1、数据写入阶段t2、发光补偿阶段t3以及发光阶段t4。并且，res代表加载到复位控制信号端res的信号，ga代表加载到扫描信号端ga的信号，cs4代表加载到第四控制信号端cs4的信号，cs1代表加载到第一控制信号端cs1的信号，em代表加载到发光控制信号端em的信号，da代表加载到数据信号端da的信号，vinit1代表加载到第一初始化信号端vinit1的信号。
108.在复位阶段t1，第一晶体管m1在信号cs1的高电平的控制下截止。第四晶体管m4在信号ga的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。第八晶体管m8在信号cs4的高电平的控制下截止。第七晶体管m7在信号res的低电平的控制下导通，以将复位信号端ren加载的复位信号提供给驱动晶体管m0的栅极，对驱动晶体管m0的栅极进行复位。示例性地，复位信号的电压为固定电压值的电压。以及，对第一电源端vss加载第一电源电压vss1。
109.在数据写入阶段t2，第七晶体管m7在信号res的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。以及，第四晶体管m4在信号ga的低电平的控制下导通，且第八晶体管m8在信号cs4的低电平的控制下导通，对数据信号端da加载数据电压vda，以通过数据电压vda对驱动晶体管m0的栅极进行充电，直至驱动晶体管m0的栅极的电压变为vda vth。其中，vth代表驱动晶体管m0的阈值电压。以及，第一晶体管m1在信号cs1的低电平的控制下导通，以将加载到第一初始化信号端vinit1的第一控制电压v1提供给发光器件l的第一电极，以对发光器件l进行初始化。以及，对第一电源端vss加载第一电源电压vss1。
110.在发光补偿阶段t3，第四晶体管m4在信号ga的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。第八晶体管m8在信号cs4的高电平的控制下截止。第七晶体管m7在信号res的高电平的控制下截止。第一晶体管m1在信号cs1的低电平的控制下导通，以将加载到第一初始化信号端vinit1的第二控制电压v2提供给发光器件l的第一电极。由于v2＞v1，从而可以在发光器件l发光之前，将发光器件l的两个电极之间的电压差抬高。这样可以防止数据电压输入的过程中导致发光器件l之间的串扰问题，同时提高由黑切换为其他灰阶亮度时的第一个显示帧的亮度占比，同时改善因为第一个显示帧亮度不够带来的闪屏问题。以及，对第一电源端vss加载第一电源电压vss1。
111.在发光阶段t4。第一晶体管m1在信号cs1的高电平的控制下截止。第四晶体管m4在信号ga的高电平的控制下截止。第七晶体管m7在信号res的高电平的控制下截止。第八晶体管m8在信号cs4的高电平的控制下截止。并且，第五晶体管m5以及第六晶体管m6在信号em的低电平的控制下导通。导通的第五晶体管m5将第二电源端vdd的信号提供给驱动晶体管m0
的第一极，以使驱动晶体管m0的第一极的电压为vdd。由于驱动晶体管m0的栅极电压为vda vth1，驱动晶体管m0产生的工作电流il为：il＝k(vda vth-vdd-vth)2＝k(vda-vdd)2。导通的第六晶体管m6将驱动晶体管m0的第二极与发光器件l的第一电极导通，从而将工作电流il提供给发光器件l，以驱动发光器件l发光。并且，k为驱动晶体管m0的结构常数。以及，对第一电源端vss加载第一电源电压vss1。
112.需要说明的是，在发光补偿阶段t3内，将第二控制电压v2提供给发光器件l的第一电极。由于v2＞v1，从而可以在发光器件l发光之前，将发光器件l的两个电极之间的电压差抬高。这样可以防止数据电压输入的过程中导致发光器件l之间的串扰问题，同时提高由黑切换为其他灰阶亮度时的第一个显示帧的亮度占比，同时改善因为第一个显示帧亮度不够带来的闪屏问题。
113.可选地，第一控制电压可以设为默认控制电压，第二控制电压大于第一控制电压。其中，可以在除发光补偿阶段t3之外的其余阶段中，均对第一初始化信号端vinit1加载默认控制电压，在发光补偿阶段t3中对第一初始化信号端vinit1加载大于默认控制电压的第二控制电压。
114.示例性地，v1》vss1且v2》vss1，并且v1-vss1可以作为发光器件l的两个电极之间的第一电压差，v2-vss1可以作为发光器件l的两个电极之间的第二电压差。以及，可以使0.1v≤
│
v2
│‑│
v1
│
≤1v。例如，在第二控制电压v2设置为-2v，第一控制电压v1设置为-3v时，可以使显示面板显示白画面的ffr(即相对光通量比)值为55％。可选地，加载v2的维持时长可以设置为0.1-1us。当然，在实际应用中，v1、v2、vss1以及加载v2的维持时长可以根据实际应用的需求进行确定，在此不作限定。
115.本公开实施例提供了像素电路的另一些结构示意图，如图5所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
116.在本公开一些实施例中，可以使第四控制信号端cs4和扫描信号端ga设置为同一信号端。这样可以降低信号走线的数量，以及降低布线难度。示例性地，如图5所示，第四晶体管m4和第八晶体管m8的栅极可以均与扫描信号端ga耦接。
117.需要说明的是，图5所示的像素电路对应的信号时序图，如图6所示。并且，图5所示的像素电路结合图6所示的信号时序进行工作的过程，可以与图2所示的像素电路结合图4所示的信号时序进行工作的过程基本相同，在此不作赘述。
118.本公开实施例提供了像素电路的又一些驱动方法，如图7所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
119.在本公开一些实施例中，第一阶段可以包括：复位阶段、数据写入阶段。其中，在复位阶段，复位电路50响应于复位控制信号端res的信号，将复位信号端ren的信号提供给驱动晶体管m0的栅极。在数据写入阶段，数据写入电路10响应于扫描信号端ga加载的信号，输入数据信号端da加载的数据电压；阈值补偿电路60响应于第四控制信号端cs4的信号，对驱动晶体管m0的阈值电压进行补偿；以及初始化电路21向发光器件l的第一电极依次加载第一控制电压和第二控制电压。
120.在本公开一些实施例中，如图7所示，本公开实施例提供的驱动方法可以包括如下
步骤：
121.s110、在复位阶段，复位电路响应于复位控制信号端的信号，将复位信号端的信号提供给驱动晶体管的栅极。
122.s120、在数据写入阶段，数据写入电路响应于扫描信号端加载的信号，输入数据信号端加载的数据电压；阈值补偿电路响应于第四控制信号端的信号，对驱动晶体管的阈值电压进行补偿；以及初始化电路向发光器件的第一电极依次加载第一控制电压和第二控制电压。
123.s200、发光阶段，驱动晶体管根据数据电压产生工作电流，发光器件在输入工作电流时发光。
124.下面以图5所示的像素电路的结构为例，结合图8所示的信号时序图，对本公开实施例提供的像素电路在一个设定显示帧内的工作过程作以描述。其中，主要选取图8所示的信号时序图中的复位阶段t1、数据写入阶段t2以及发光阶段t4。并且，res代表加载到复位控制信号端res的信号，ga代表加载到扫描信号端ga的信号，cs1代表加载到第一控制信号端cs1的信号，em代表加载到发光控制信号端em的信号，da代表加载到数据信号端da的信号，vinit1代表加载到第一初始化信号端vinit1的信号。
125.在复位阶段t1，第一晶体管m1在信号cs1的高电平的控制下截止。第四晶体管m4和第八晶体管m8在信号ga的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。第七晶体管m7在信号res的低电平的控制下导通，以将复位信号端ren加载的复位信号提供给驱动晶体管m0的栅极，对驱动晶体管m0的栅极进行复位。示例性地，复位信号的电压为固定电压值的电压。
126.在数据写入阶段t2，首先，第七晶体管m7在信号res的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。以及，第四晶体管m4在信号ga的低电平的控制下导通，且第八晶体管m8在信号ga的低电平的控制下导通，对数据信号端da加载数据电压vda，以通过数据电压vda对驱动晶体管m0的栅极进行充电。以及，第一晶体管m1在信号cs1的低电平的控制下导通，以将加载到第一初始化信号端vinit1的第一控制电压v1提供给发光器件l的第一电极，以对发光器件l进行初始化。
127.之后，第七晶体管m7在信号res的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。以及，第四晶体管m4在信号ga的低电平的控制下导通，且第八晶体管m8在信号ga的低电平的控制下导通，对数据信号端da加载数据电压vda，以通过数据电压vda对驱动晶体管m0的栅极继续进行充电，直至驱动晶体管m0的栅极的电压变为vda vth。其中，vth代表驱动晶体管m0的阈值电压。以及，第一晶体管m1在信号cs1的低电平的控制下导通，以将加载到第一初始化信号端vinit1的第二控制电压v2提供给发光器件l的第一电极。由于v2＞v1，从而可以在发光器件l发光之前，将发光器件l的两个电极之间的电压差抬高。这样可以防止数据电压输入的过程中导致发光器件l之间的串扰问题，同时提高由黑切换为其他灰阶亮度时的第一个显示帧的亮度占比，同时改善因为第一个显示帧亮度不够带来的闪屏问题。
128.在发光阶段t4。第一晶体管m1在信号cs1的高电平的控制下截止。第四晶体管m4和第八晶体管m8在信号ga的高电平的控制下截止。第七晶体管m7在信号res的高电平的控制下截止。并且，第五晶体管m5以及第六晶体管m6在信号em的低电平的控制下导通。导通的第
五晶体管m5将第二电源端vdd的信号提供给驱动晶体管m0的第一极，以使驱动晶体管m0的第一极的电压为vdd。由于驱动晶体管m0的栅极电压为vda vth1，驱动晶体管m0产生的工作电流il为：il＝k(vda vth-vdd-vth)2＝k(vda-vdd)2。导通的第六晶体管m6将驱动晶体管m0的第二极与发光器件l的第一电极导通，从而将工作电流il提供给发光器件l，以驱动发光器件l发光。并且，k为驱动晶体管m0的结构常数。
129.可选地，第一控制电压可以设为默认控制电压，第二控制电压大于第一控制电压。其中，可以在除数据写入阶段t2之外的其余阶段中，均对第一初始化信号端vinit1加载默认控制电压，在数据写入阶段t2中对第一初始化信号端vinit1先加载默认控制电压，之后再加载第二控制电压。
130.本公开实施例提供了像素电路的又一些信号时序图，如图9所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
131.在本公开一些实施例中，第一控制电压可以设为小于默认控制电压，第二控制电压大于默认控制电压。示例性地，如图9所示，可以在除数据写入阶段t2之外的其余阶段中，均对第一初始化信号端vinit1加载默认控制电压v0，在数据写入阶段t2中先对第一初始化信号端vinit1加载第一控制电压v1，之后加载第二控制电压v2。
132.需要说明的是，本实施例中像素电路的结构，如图5所示，对应的信号时序图，如图9所示。并且，图5所示的像素电路结合图9所示的信号时序进行工作的过程，可以与图5所示的像素电路结合图8所示的信号时序进行工作的过程基本相同，在此不作赘述。
133.示例性地，可以使第一控制信号端cs1与扫描信号端ga设置为同一信号端。这样可以降低信号走线的数量，降低布线难度。
134.本公开实施例提供了像素电路的又一些信号时序图，如图10所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
135.在本公开一些实施例中，可以对第一初始化信号端vinit1持续加载默认控制电压v0。第一电源端vss可以被配置为在发光器件l发光之前，依次加载第一电源电压vss1和第二电源电压vss2；其中，第二电源电压vss2小于第一电源电压vss1。且在发光器件l发光之前，在向发光器件l的第二电极加载第一电源电压vss1时，发光器件l的两个电极之间具有第一电压差；以及，在发光器件l发光之前，在向发光器件l的第二电极加载第二电源电压vss2时，发光器件l的两个电极之间具有第二电压差。
136.在本公开一些实施例中，可以使0.1v≤
│
vss1
│‑│
vss2
│
≤1v。可选地，加载vss2的维持时长可以设置为0.1-1us。当然，在实际应用中，vss1、vss、以及加载vss2的维持时长可以根据实际应用的需求进行确定，在此不作限定。
137.下面以图5所示的像素电路的结构为例，结合图10所示的信号时序图，对本公开实施例提供的像素电路在一个设定显示帧内的工作过程作以描述。其中，主要选取图10所示的信号时序图中的复位阶段t1、数据写入阶段t2以及发光阶段t4。并且，res代表加载到复位控制信号端res的信号，ga代表加载到扫描信号端ga的信号，cs1代表加载到第一控制信号端cs1的信号，em代表加载到发光控制信号端em的信号，da代表加载到数据信号端da的信号，vinit1代表加载到第一初始化信号端vinit1的信号。vss代表第一电源端vss的信号。
138.在复位阶段t1，第一晶体管m1在信号cs1的高电平的控制下截止。第四晶体管m4和第八晶体管m8在信号ga的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。第七晶体管m7在信号res的低电平的控制下导通，以将复位信号端ren加载的复位信号提供给驱动晶体管m0的栅极，对驱动晶体管m0的栅极进行复位。示例性地，复位信号的电压为固定电压值的电压。以及，对第一电源端vss加载第一电源电压vss1。
139.在数据写入阶段t2，首先，第七晶体管m7在信号res的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。以及，第四晶体管m4在信号ga的低电平的控制下导通，且第八晶体管m8在信号ga的低电平的控制下导通，对数据信号端da加载数据电压vda，以通过数据电压vda对驱动晶体管m0的栅极进行充电。以及，第一晶体管m1在信号cs1的低电平的控制下导通，以将加载到第一初始化信号端vinit1的第一控制电压v1提供给发光器件l的第一电极，以对发光器件l进行初始化。以及，对第一电源端vss加载第一电源电压vss1。
140.之后，第七晶体管m7在信号res的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。以及，第四晶体管m4在信号ga的低电平的控制下导通，且第八晶体管m8在信号ga的低电平的控制下导通，对数据信号端da加载数据电压vda，以通过数据电压vda对驱动晶体管m0的栅极继续进行充电，直至驱动晶体管m0的栅极的电压变为vda vth。其中，vth代表驱动晶体管m0的阈值电压。以及，第一晶体管m1在信号cs1的低电平的控制下导通，以将加载到第一初始化信号端vinit1的第一控制电压v1提供给发光器件l的第一电极，以对发光器件l进行初始化。以及，对第一电源端vss加载第二电源电压vss2。由于vss2《vss1，从而可以在发光器件l发光之前，将发光器件l的两个电极之间的电压差抬高。这样可以防止数据电压输入的过程中导致发光器件l之间的串扰问题，同时提高由黑切换为其他灰阶亮度时的第一个显示帧的亮度占比，同时改善因为第一个显示帧亮度不够带来的闪屏问题。
141.在发光阶段t4。第一晶体管m1在信号cs1的高电平的控制下截止。第四晶体管m4和第八晶体管m8在信号ga的高电平的控制下截止。第七晶体管m7在信号res的高电平的控制下截止。并且，第五晶体管m5以及第六晶体管m6在信号em的低电平的控制下导通。导通的第五晶体管m5将第二电源端vdd的信号提供给驱动晶体管m0的第一极，以使驱动晶体管m0的第一极的电压为vdd。由于驱动晶体管m0的栅极电压为vda vth1，驱动晶体管m0产生的工作电流il为：il＝k(vda vth-vdd-vth)2＝k(vda-vdd)2。导通的第六晶体管m6将驱动晶体管m0的第二极与发光器件l的第一电极导通，从而将工作电流il提供给发光器件l，以驱动发光器件l发光。并且，k为驱动晶体管m0的结构常数。以及，对第一电源端vss加载第一电源电压vss1。
142.进一步地，还可以将初始化电路21在发光器件l发光之前，响应于加载的信号，向发光器件l的第一电极依次加载第一控制电压和第二控制电压的实施方式，与第一电源端vss在发光器件l发光之前，依次加载第一电源电压vss1和第二电源电压vss2的实施方式进行结合，进一步在发光器件l发光之前，对发光器件l进行预充电。
143.本公开实施例提供了像素电路的又一些信号时序图，如图11所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
144.在本公开一些实施例中，可以对第一初始化信号端vinit1持续加载默认控制电压v0。第一电源端vss可以被配置为在发光器件l发光之前，依次加载第一电源电压vss1和第二电源电压vss2；其中，第二电源电压vss2小于第一电源电压vss1。且在发光器件l发光之前，在向发光器件l的第二电极加载第一电源电压vss1时，发光器件l的两个电极之间具有第一电压差；以及，在发光器件l发光之前，在向发光器件l的第二电极加载第二电源电压vss2时，发光器件l的两个电极之间具有第二电压差。以及，述第一电源端vss还可以被配置为在发光器件l发光时，加载第二电源电压vss2。
145.在本公开一些实施例中，可以使0.1v≤
│
vss1
│‑│
vss2
│
≤1v。可选地，加载vss2的维持时长可以设置为0.1-1us。当然，在实际应用中，vss1、vss、以及加载vss2的维持时长可以根据实际应用的需求进行确定，在此不作限定。
146.需要说明的是，本实施例中，图5所示的像素电路对应的信号时序图，如图11所示。在图11中，仅是在发光阶段t4，对第一电源端vss加载第二电源电压vss2。而，图5所示的像素电路结合图11所示的信号时序进行工作的其它过程，可以与上述像素电路的工作过程基本相同，在此不作赘述。
147.进一步地，还可以将初始化电路21在发光器件l发光之前，响应于加载的信号，向发光器件l的第一电极依次加载第一控制电压和第二控制电压的实施方式，与第一电源端vss在发光器件l发光之前，依次加载第一电源电压vss1和第二电源电压vss2，以及第一电源端vss还被配置为在发光器件l发光时，加载第二电源电压vss2的实施方式进行结合，进一步在发光器件l发光之前，对发光器件l进行预充电。
148.本公开实施例提供了像素电路的又一些结构示意图，如图12所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
149.一般采用金属氧化物半导体材料作为有源层的晶体管的漏电流较小，因此为了降低漏电流，在本公开一些实施例中，可以使第七晶体管m7和第八晶体管m8的有源层的材料包括金属氧化物半导体材料，例如可以为igzo(indium galium zinc oxide，铟镓锌氧化物)，当然，也可以为其他金属氧化物半导体材料，在此不作限定。
150.在本公开一些实施例中，第七晶体管m7和第八晶体管m8可以设置为氧化物型晶体管(oxide thin film transistor)，除第七晶体管m7和第八晶体管m8之外的其余晶体管可以设置为ltps型晶体管。这样通过将ltps型晶体管与氧化物型晶体管，这两种制备晶体管的工艺进行结合制备低温多晶硅氧化物的ltpo像素电路，可以使驱动晶体管m0的栅极的漏电流较小，以及使功耗较低。从而将该像素电路应用于显示面板中，在显示面板降低刷新频率进行显示时，可以保证显示的均一性。
151.在本公开一些实施例中，如图12所示，可以使第七晶体管m7和第八晶体管m8设置为n型晶体管。其余晶体管设置为p型晶体管。
152.需要说明的是，图12所示的像素电路对应的信号时序图，如图13所示。图13中信号rst的电平仅是与图4中信号rst的电平相反，以及图13中信号cs4的电平仅是与图4中信号cs4的电平相反，而图13中信号rst控制第七晶体管m7的导通和截止的过程与图4中信号rst控制第七晶体管m7的导通和截止的过程基本相同。并且，图13中信号cs4控制第八晶体管m8的导通和截止的过程与图4中信号cs4控制第八晶体管m8的导通和截止的过程基本相同。因
此，图12所示的像素电路结合图13所示的信号时序进行工作的过程，可以与图2所示的像素电路结合图4所示的信号时序进行工作的过程基本相同，在此不作赘述。
153.本公开实施例提供了像素电路的又一些结构示意图，如图14所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
154.在本公开一些实施例中，如图14所示，初始化电路21进一步可以被配置为响应于第二控制信号端cs2加载的信号，采用第二初始化信号端vinit2输入第一控制电压；以及响应于第三控制信号端cs3加载的信号，采用第三初始化信号端vinit3输入第二控制电压。
155.示例性地，如图14所示，初始化电路21包括：第二晶体管m2和第三晶体管m3。其中，第二晶体管m2的栅极与第二控制信号端cs2耦接，第二晶体管m2的第一极与第二初始化信号端vinit2耦接，第二晶体管m2的第二极与发光器件l的第一电极耦接。以及，第三晶体管m3的栅极与第三控制信号端cs3耦接，第三晶体管m3的第一极与第三初始化信号端vinit3耦接，第三晶体管m3的第二极与发光器件l的第一电极耦接。
156.示例性地，第二晶体管m2可以设置为p型晶体管，且第二晶体管m2可以在第二控制信号端cs2加载的低电平的控制下导通，在第二控制信号端cs2加载的高电平的控制下截止。或者，第二晶体管m2可以设置为n型晶体管，且第二晶体管m2可以在第二控制信号端cs2加载的高电平的控制下导通，在第二控制信号端cs2加载的低电平的控制下截止。
157.示例性地，第三晶体管m3可以设置为p型晶体管，且第三晶体管m3可以在第三控制信号端cs3加载的低电平的控制下导通，在第三控制信号端cs3加载的高电平的控制下截止。或者，第三晶体管m3可以设置为n型晶体管，且第三晶体管m3可以在第三控制信号端cs3加载的高电平的控制下导通，在第三控制信号端cs3加载的低电平的控制下截止。
158.在本公开一些实施例中，第七晶体管m7和第八晶体管m8可以设置为氧化物型晶体管(oxide thin film transistor)，除第七晶体管m7和第八晶体管m8之外的其余晶体管可以设置为ltps型晶体管。这样通过将ltps型晶体管与氧化物型晶体管，这两种制备晶体管的工艺进行结合制备低温多晶硅氧化物的ltpo像素电路，可以使驱动晶体管m0的栅极的漏电流较小，以及使功耗较低。从而将该像素电路应用于显示面板中，在显示面板降低刷新频率进行显示时，可以保证显示的均一性。
159.下面以图14所示的像素电路的结构为例，结合图15所示的信号时序图，对本公开实施例提供的像素电路在一个设定显示帧内的工作过程作以描述。其中，主要选取图15所示的信号时序图中的复位阶段t1、数据写入阶段t2、发光补偿阶段t3以及发光阶段t4。并且，res代表加载到复位控制信号端res的信号，ga代表加载到扫描信号端ga的信号，cs4代表加载到第四控制信号端cs4的信号，cs2代表加载到第二控制信号端cs2的信号，cs3代表加载到第三控制信号端cs3的信号，em代表加载到发光控制信号端em的信号，da代表加载到数据信号端da的信号，vinit1代表加载到第一初始化信号端vinit1的信号。
160.在复位阶段t1，第二晶体管m2在信号cs2的高电平的控制下截止。第三晶体管m3在信号cs3的高电平的控制下截止。第四晶体管m4在信号ga的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。第八晶体管m8在信号cs4的高电平的控制下截止。第七晶体管m7在信号res的低电平的控制下导通，以将复位信号端ren加载的复位信号提供给驱动晶体管m0的栅极，对驱动晶体管m0的栅极进行复位。示例性地，复位
信号的电压为固定电压值的电压。以及，对第一电源端vss加载第一电源电压vss1。
161.在数据写入阶段t2，第七晶体管m7在信号res的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。第三晶体管m3在信号cs3的高电平的控制下截止。以及，第四晶体管m4在信号ga的低电平的控制下导通，且第八晶体管m8在信号cs4的低电平的控制下导通，对数据信号端da加载数据电压vda，以通过数据电压vda对驱动晶体管m0的栅极进行充电，直至驱动晶体管m0的栅极的电压变为vda vth。其中，vth代表驱动晶体管m0的阈值电压。以及，第二晶体管m2在信号cs2的低电平的控制下导通，以将加载到第二初始化信号端vinit2的第一控制电压v1提供给发光器件l的第一电极，以对发光器件l进行初始化。以及，对第一电源端vss加载第一电源电压vss1。
162.在发光补偿阶段t3，第四晶体管m4在信号ga的高电平的控制下截止。第五晶体管m5和第六晶体管m6在信号em的高电平的控制下截止。第八晶体管m8在信号cs4的高电平的控制下截止。第七晶体管m7在信号res的高电平的控制下截止。第二晶体管m2在信号cs2的高电平的控制下截止。第三晶体管m3在信号cs3的低电平的控制下导通，以将加载到第三初始化信号端vinit3的第二控制电压v2提供给发光器件l的第一电极。由于v2＞v1，从而可以在发光器件l发光之前，将发光器件l的两个电极之间的电压差抬高。这样可以防止数据电压输入的过程中导致发光器件l之间的串扰问题，同时提高由黑切换为其他灰阶亮度时的第一个显示帧的亮度占比，同时改善因为第一个显示帧亮度不够带来的闪屏问题。以及，对第一电源端vss加载第一电源电压vss1。
163.在发光阶段t4。第二晶体管m2在信号cs2的高电平的控制下截止。第三晶体管m3在信号cs3的高电平的控制下截止。第四晶体管m4在信号ga的高电平的控制下截止。第七晶体管m7在信号res的高电平的控制下截止。第八晶体管m8在信号cs4的高电平的控制下截止。并且，第五晶体管m5以及第六晶体管m6在信号em的低电平的控制下导通。导通的第五晶体管m5将第二电源端vdd的信号提供给驱动晶体管m0的第一极，以使驱动晶体管m0的第一极的电压为vdd。由于驱动晶体管m0的栅极电压为vda vth1，驱动晶体管m0产生的工作电流il为：il＝k(vda vth-vdd-vth)2＝k(vda-vdd)2。导通的第六晶体管m6将驱动晶体管m0的第二极与发光器件l的第一电极导通，从而将工作电流il提供给发光器件l，以驱动发光器件l发光。并且，k为驱动晶体管m0的结构常数。以及，对第一电源端vss加载第一电源电压vss1。
164.进一步地，可以使第二控制信号端cs2和扫描信号端ga设置为同一信号端。这样可以降低信号走线的数量，以及降低布线难度。
165.需要说明的是，在本公开实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
166.显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。