具有内置电场的电容器的制作方法

具有内置电场的电容器


背景技术：

1.电容器用于许多不同的电子器件设计中。在一些器件中，例如，去耦电容器可以是集成电路(ic)管芯、封装衬底和/或电路板的一部分。
附图说明
2.根据结合附图的以下具体实施方式，将容易理解实施例。为了便于描述，类似的附图标记表示类似的结构元件。在附图的各图中，通过示例而非限制的方式示出了各实施例。
3.图1-4是根据各种实施例的具有内置电场的示例电容器的侧视截面图。
4.图5是根据本文公开的任何实施例的可以包括电容器的晶圆和管芯的俯视图。
5.图6是根据本文公开的任何实施例的可以包括电容器的集成电路(ic)器件的侧视截面图。
6.图7是根据本文公开的任何实施例的可以包括电容器的ic封装的侧视截面图。
7.图8是根据本文公开的任何实施例的可以包括电容器的ic器件组件的侧视截面图。
8.图9是根据本文公开的任何实施例的可以包括电容器的示例电气设备的框图。
具体实施方式
9.本文公开了包括内置电场的电容器以及相关的装置和组件。在一些实施例中，电容器可以包括顶部电极区域、底部电极区域、以及在顶部电极区域和底部电极区域之间并且与顶部电极区域和底部电极区域接触的电介质区域，其中，电介质区域包括钙钛矿材料，并且顶部电极区域具有与底部电极区域不同的材料结构。
10.本文公开的电容器可以通过包括跨极性电介质(例如，钙钛矿氧化物)的内置电场以将极性电介质电容器的电压相关电容密度的最大值移动到目标电压范围，来实现比常规电容器可实现的电容密度更高的电容密度。在一些实施例中，例如，本文所公开的电容器可以在0.5伏至1.9伏之间的绝对值电压范围中实现比现有电容器的电容密度大得多的电容密度。本文所公开的电容器可在后端处理条件下(例如，在小于400摄氏度的温度下)制造，且因此可容易地并入集成电路(ic)管芯的金属化叠置体中(例如，作为管芯上金属-绝缘体-金属(mim)电容器)。在一些实施例中，根据本文公开的任何实施例的管芯上mim电容器可以用作去耦电容器以稳定管芯的电源电压(例如，通过减轻负载切换期间的电压下降)；这种管芯上的去耦电容器可与ic组件中的封装上的去耦电容器和/或板上去耦电容器结合使用，如下面进一步讨论的。
11.在以下具体实施方式中，参考形成其一部分的附图，其中类似的附图标记始终表示类似的部分，并且在附图中通过说明示出了可实施的实施例。应当理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，以下的具体实施方式不应被理解为限制性的。
12.可以以最有助于理解本文公开的主题的方式将各种操作描述为多个分立的动作
或操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，可以不以所呈现的顺序执行这些操作。所描述的操作可以以与所描述的实施例不同的顺序来执行。在另外的实施例中，可以执行各种另外的操作，和/或可以省略所描述的操作。
13.对于本公开内容，短语“a和/或b”和“a或b”是指(a)、(b)或(a和b)。对于本公开内容，短语“a、b和/或c”和“a、b或c”是指(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)。附图不一定是按比例绘制的。尽管许多附图示出了具有平坦壁和直角拐角的直线结构，但这仅仅是为了便于说明，并且使用这些技术制造的实际器件将表现出圆角、表面粗糙度和其他特征。
14.本说明书使用短语“在一个实施例中”或“在实施例中”，其可各自指代相同或不同实施例中的一个或多个。此外，如关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。如本文所使用的，“封装”和“ic封装”是同义的。当用于描述尺寸范围时，短语“在x和y之间”表示包括x和y的范围。术语“顶部”、“底部”在本文中是为了便于说明而使用的，并且不应被解释为需要必要的取向，除非另有说明。
15.图1是根据各种实施例的具有内置电场的示例电容器100的侧视截面图。电容器100可以包括顶部电极102、底部电极106以及顶部电极102和底部电极106之间的电介质区域104。电介质区域104可以包括极性电介质材料，诸如钙钛矿(例如，钙钛矿氧化物)。在一些实施例中，电介质区域104可以包括锶。例如，电介质区域104可以包括锶、钛和氧(例如，以钛酸锶的形式)；锶、钡、钛和氧(例如，以钛酸锶钡形式)；或锶、铅、钛和氧(例如，以钛酸锶铅的形式)。在一些实施例中，电介质区域104可以包括钡。例如，电介质区域104可以包括钡、钛和氧(例如，以钛酸钡的形式)；或锶、钡、钛和氧(例如，以钛酸锶钡的形式)。在一些实施例中，电介质区域104可以包括铋。例如，电介质区域104可以包括铋、铁和氧(例如，以铁酸铋的形式)；或镧、铋和氧(例如，以氧化镧铋的形式)。在一些实施例中，电介质区域104可以包括镧。例如，电介质区域104可以包括镧、铋和氧(例如，以氧化镧铋的形式)。在一些实施例中，电介质区域104可以包括铅。例如，电介质区域104可以包括铅、钛和氧(例如，以钛酸铅的形式)；或锶、铅、钛和氧(例如，以钛酸锶铅的形式)。电介质区域104的厚度可以采用任何合适的值。例如，在一些实施例中，电介质区域104的厚度可以在4纳米至20纳米之间。在一些实施例中，本文所公开的电容器100的电容密度可在0.5伏至1.9伏之间的绝对值范围中(即，在0.5伏至1.9伏之间或在-0.5伏至-1.9伏之间)具有峰值。在一些实施例中，本文所公开的电容器100的电容密度可在0.9伏至1.9伏之间的绝对值范围中具有峰值。
16.在电容器100中，可以选择顶部电极102和/或底部电极106以便将内置电场赋予电容器100。例如，顶部电极102和底部电极106可以具有不同的材料结构。如本文所使用，如果两种材料在材料成分、晶相、缺陷密度和/或当所述材料由居间电介质材料分离时在所述材料之间感应电场的其他结构性质方面不同，那么这两种材料可具有不同的“材料结构”。在一些实施例中，如下面进一步讨论的，顶部电极102和底部电极106可以各自包括一个或多个区域，该一个或多个区域包括不同的材料；因此，如果顶部电极102的至少一些区域具有与底部电极106的至少一些区域不同的材料结构，则顶部电极102和底部电极106可以说成具有不同的材料结构。例如，在一些实施例中，当最靠近电介质区域104的顶部电极102的材料具有与最靠近电介质区域104的底部电极106的材料不同的材料结构时，顶部电极102和底部电极106可以说成具有不同的材料结构。
17.如上所述，在一些实施例中，顶部电极102和底部电极106可以具有可以在它们之间感应电场的不同缺陷密度。例如，顶部电极102的缺陷密度与底部电极106的缺陷密度差可在每立方厘米1e16个至每立方厘米1e20个之间。这种缺陷密度差不可能在传统的制造工艺期间无意地或偶然地出现，而是有意选择制造条件和材料的结果，以确保顶部电极102和底部电极106之间的非典型大的缺陷密度差。在这样的实施例中，顶部电极102可以采用下面参考图2讨论的任何顶部电极102的形式，并且底部电极106可以采用下面参考图3讨论的任何底部电极106的形式。
18.如上所述，在一些实施例中，电容器100的顶部电极102和底部电极106可以具有相同的材料成分，但是可以具有在它们之间感应电场的不同的晶相。图2是这种实施例的示例的侧视截面图。特别地，顶部电极102由材料108提供，底部电极106由材料110、材料112和材料114提供。材料112可在材料110与114之间，如图所示，且电介质区域104可在(顶部电极102的)材料108与(底部电极106的)材料110之间且与其接触。在一些实施例中，材料108和材料110可具有相同的材料成分，但可具有不同的相。例如，材料108可以是具有面心立方(fcc)结构的金属(例如，具有fcc结构的钌金属)，而材料110可以是相同的金属，但是具有六方密堆积(hcp)结构(例如，具有hcp结构的钌金属)，或者反之亦然。材料108和材料110可以包括任何合适的材料。在一些实施例中，材料108和110可包括钌、铱、铜、钛和氮(例如，以氮化钛的形式)、钛、金、铂、银、钴、钼、锶和钌和氧(例如，以氧化锶钌的形式)、铱和氧(例如，以氧化铱的形式)、钌和氧(例如，以氧化钌的形式)、镧和镍和氧(例如，以氧化镧镍的形式)或钨。材料108和110的厚度可以采用任何合适的值。例如，在一些实施例中，材料108的厚度可以在5纳米至50纳米之间，并且材料110的厚度可以在5纳米至50纳米之间。
19.图2的电容器100的底部电极106的材料112可具有与材料110不同的材料结构(例如，不同的材料成分)。材料112可包括钌、铱、锶和钌和氧(例如，以氧化锶钌的形式)、铱和氧(例如，以氧化铱的形式)、钌和氧(例如，以氧化钌的形式)、钽、铜、钛和氮(例如，以氮化钛的形式)、钛、金、铂、银、钴、钼或钨。材料112的厚度可以采用任何合适的值。例如，在一些实施例中，材料112的厚度可以在5纳米至50纳米之间。
20.图2的电容器100的底部电极106的材料114可具有与材料112不同的材料结构(例如，不同的材料成分)。材料114可包括钌、铱、钽、铜、钛和氮(例如，以氮化钛的形式)、钛、金、铂、银、钴、钼或钨。材料114的厚度可以采用任何合适的值。例如，在一些实施例中，材料114的厚度可以在0.5纳米至10纳米之间。
21.如上所述，在一些实施例中，电容器100的顶部电极102和底部电极106可以具有在它们之间感应电场的不同材料成分。图3和图4是这些实施例的示例的侧视截面图。在图3的实施例中，顶部电极102可以包括材料116和材料118，其中，材料118在材料116和电介质区域104之间并与它们接触。材料116可以采用本文公开的任何材料108的形式(例如，如上文参考图2所讨论的)。图3的电容器100的材料118可在材料116与电介质区域104之间的界面处提供偶极子层，且因此可在图3的电容器100的顶部电极102与底部电极106之间产生强电荷差。在一些实施例中，材料118可以包括锗、镧、铪、锆、钇、钡、铋、铅、钙、镁、铍或锂。在一些特定实施例中，电介质区域104可以包括锶、钛和氧(例如，以钛酸锶的形式)，并且材料118可以包括镧、铪、锆、钇、钡、铋、铅、钙、镁、铍或锂。材料118的厚度可以采用任何合适的值。例如，在一些实施例中，材料118的厚度可以在0.1纳米至5纳米之间。图3的电容器100的
底部电极106可包括材料120、材料124和在材料120与124之间的材料122。材料120、122和124可分别采用上文参考图2论述的材料110、112和114的实施例中的任何一个的形式。此外，在一些实施例中，材料120可包括锶和钌以及氧(例如，以氧化锶钌的形式)、铱和氧(例如，以氧化铱的形式)或钌和氧(例如，以氧化钌的形式)。
22.在图4的实施例中，底部电极106可包括材料118。特别地，在图4的电容器100中，顶部电极102可以包括材料126。材料126可以采用本文公开的任何材料108的形式(例如，如上文参考图2所讨论的)。图4的电容器100的底部电极106可包括材料128和材料118，其中材料118在材料128与电介质区域104之间且与其接触。图4的电容器100的底部电极106还可包括材料130和材料132，其中材料130在材料128与132之间。图4的电容器100的材料118可在材料116与电介质区域104之间的界面处提供偶极子层，且因此可在图2的电容器100的顶部电极102与底部电极106之间产生强电荷差。在一些实施例中，材料118可包括锗、镧、铪、锆、钇、钡、铋、铅、钙、镁、铍或锂。在一些特定实施例中，电介质区域104可以包括锶、钛和氧(例如，以钛酸锶的形式)，并且材料118可以包括镧、铪、锆、钇、钡、铋、铅、钙、镁、铍或锂。材料118的厚度可以采用任何合适的值。例如，在一些实施例中，材料118的厚度可以在0.1纳米至5纳米之间。图3的电容器100的底部电极106可包括材料120、材料124和在材料120与124之间的材料122。材料120、122和124可分别采用上文参考图2论述的材料110、112和114的实施例中的任何一个的形式。此外，在一些实施例中，材料120可包括锶和钌以及氧(例如，以氧化锶钌的形式)、铱和氧(例如，以氧化铱的形式)或钌和氧(例如，以氧化钌的形式)。
23.本文所公开的电容器100的特征中的各个特征可以组合在电容器100中。例如，在顶部电极102和底部电极106之间具有缺陷密度差的电容器100(例如，如上文参考图1所讨论的)还可以包括晶相与底部电极106不同的顶部电极102(例如，如上文参考图2所讨论的)，和/或还可以包括材料成分与底部电极106不同的顶部电极102(例如，如上文参考图3和图4所讨论的)。类似地，具有晶相与底部电极106不同的顶部电极102(例如，如上文参考图2所论述的)的电容器100还可包括材料成分与底部电极106(例如，如上文参考图3和图4所论述的)不同的顶部电极102。
24.本文所公开的电容器100可以包括在任何合适的电子部件中。图5-9示出了可以包括本文所公开的任何电容器100的装置的各种示例。
25.图5是根据本文公开的任何实施例的可以包括一个或多个电容器100的晶圆1500和管芯1502的俯视图。晶圆1500可由半导体材料构成，并且可包括具有形成在晶圆1500的表面上的ic结构的一个或多个管芯1502。每个管芯1502可以是包括任何合适ic的半导体产品的重复单元。在半导体产品的制造完成之后，晶圆1500可以经历切单工艺，其中管芯1502彼此分离以提供半导体产品的分立“芯片”。管芯1502可包括一个或多个电容器100(例如，如下文参考图6所论述的)、一个或多个晶体管(例如，如下文所论述的图6的晶体管1640中的一些晶体管)和/或用以将电信号传送到晶体管的支持电路以及任何其他ic部件。在一些实施例中，晶圆1500或管芯1502可以包括存储器器件(例如，随机存取存储器(ram)器件，诸如静态ram(sram)器件、磁性ram(mram)器件、电阻ram(rram)器件、导电桥接ram(cbram)器件等)、逻辑器件(例如，and、or、nand或nor门)或任何其他合适的电路元件。这些器件中的多个器件可以组合在单个管芯1502上。例如，由多个存储器器件形成的存储器阵列可形成在与处理设备(例如，图9的处理设备1802)或被配置为将信息存储在存储器器件中或执行
存储在存储器阵列中的指令的其他逻辑相同的管芯1502上。
26.图6是根据本文公开的任何实施例的可以包括一个或多个电容器100的ic器件1600的侧视截面图。ic器件1600中的一个或多个可以包括在一个或多个管芯1502(图5)中。ic器件1600可以形成在衬底1602(例如，图5的晶圆1500)上，并且可以包括在管芯(例如，图5的管芯1502)中。衬底1602可为由半导体材料系统构成的半导体衬底，该半导体材料系统包括例如n型或p型材料系统(或两者的组合)。衬底1602可包括例如使用体硅或绝缘体上硅(soi)子结构形成的晶体衬底。在一些实施例中，衬底1602可使用可与硅组合或不与硅组合的替代材料形成，替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为ii-vi族、iii-v族或iv族的其他材料也可用于形成衬底1602。尽管此处描述了可以形成衬底1602的材料的几个示例，但是可以使用可以用作ic器件1600的基础的任何材料。衬底1602可以是经切单的管芯(例如，图5的管芯1502)或晶圆(例如，图5的晶圆1500)的一部分。
27.ic器件1600可以包括设置在衬底1602上的一个或多个器件层1604。器件层1604可以包括形成在衬底1602上的一个或多个晶体管1640(例如，金属氧化物半导体场效应晶体管(mosfet))的特征。器件层1604可以包括例如一个或多个源极和/或漏极(s/d)区域1620、用于控制晶体管1640中的在s/d区域1620之间的电流流动的栅极1622、以及用于向/从s/d区域1620传送电信号的一个或多个s/d触点1624。晶体管1640可以包括为了清楚起见而未示出的附加特征，诸如器件隔离区域、栅极触点等。晶体管1640不限于图6中所示的类型和配置，并且可以包括各种各样的其他类型和配置，例如平面晶体管、非平面晶体管或者两者的组合。平面晶体管可以包括双极结型晶体管(bjt)、异质结双极晶体管(hbt)或高电子迁移率晶体管(hemt)。非平面晶体管可以包括finfet晶体管，例如双栅晶体管或三栅晶体管，以及环绕或全环绕栅晶体管，例如纳米带和纳米线晶体管。
28.每个晶体管1640可以包括由至少两层形成的栅极1622、栅极电介质和栅电极。栅极电介质可以包括一个层或层的叠置体。一个或多个层可以包括氧化硅、二氧化硅、碳化硅和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可用于栅极电介质中的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、和铌酸锌铅。在一些实施例中，当使用高k材料时，可以对栅极电介质执行退火工艺以提高其质量。
29.栅电极可以形成在栅极电介质上，并且可以包括至少一个p型功函数金属或n型功函数金属，这取决于晶体管1640是p型金属氧化物半导体(pmos)晶体管还是n型金属氧化物半导体(nmos)晶体管。在一些实施方式中，栅电极可由两个或更多个金属层的叠置体组成，其中一个或多个金属层是功函数金属层且至少一个金属层是填充金属层。为了其他目的，可以包括另外的金属层，例如阻挡层。对于pmos晶体管，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)以及下面参考nmos晶体管讨论的任何金属(例如，用于功函数调节)。对于nmos晶体管，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)以及上面参考pmos晶体管讨论的任何金属(例如，用于功函数调节)。
30.在一些实施例中，当沿着源极-沟道-漏极方向观察晶体管1640的横截面时，栅电
极可以由u形结构组成，该u形结构包括基本上平行于衬底的表面的底部部分和基本上垂直于衬底的顶表面的两个侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是基本上平行于衬底的顶表面的平面层，并且不包括基本上垂直于衬底的顶表面的侧壁部分。在其他实施例中，栅电极可以由u形结构和平面非u形结构的组合构成。例如，栅电极可由形成在一个或多个平面非u形层顶部上的一个或多个u形金属层组成。
31.在一些实施例中，一对侧壁间隔物可以形成在栅极叠置体的相对侧上以支撑栅极叠置体。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。形成侧壁间隔物的工艺在本领域中是公知的，并且通常包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多对间隔物；例如，两对、三对或四对侧壁间隔物可形成在栅极叠置体的相对侧上。
32.s/d区域1620可形成在衬底1602内，邻近每个晶体管1640的栅极1622。s/d区域1620可以使用例如注入/扩散工艺或蚀刻/沉积工艺形成。在前一工艺中，可将例如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底1602中以形成s/d区域1620。在离子注入工艺之后可以接着是激活掺杂剂并使它们进一步扩散到衬底1602中的退火工艺。在后一工艺中，可首先蚀刻衬底1602以在s/d区域1620的位置处形成凹槽。然后，可以执行外延沉积工艺，以用用于制造s/d区域1620的材料填充凹槽。在一些实施方式中，s/d区域1620可以使用诸如硅锗或碳化硅的硅合金来制造。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂原位掺杂。在一些实施例中，s/d区域1620可以使用一个或多个替代半导体材料形成，例如锗或iii-v族材料或合金。在进一步的实施例中，可以使用一层或多层金属和/或金属合金来形成s/d区域1620。
33.可以通过设置在器件层1604上的一个或多个互连层(在图6中被示为互连层1606-1610)向和/或从器件层1604的器件(例如，晶体管1640)传送诸如功率和/或输入/输出(i/o)信号的电信号。例如，器件层1604的导电特征(例如，栅极1622和s/d触点1624)可以与互连层1606-1610的互连结构1628电耦接。一个或多个互连层1606-1610可以形成ic器件1600的金属化叠置体(也称为“ild叠置体”)1619。在一些实施例中，根据本文公开的任何技术，一个或多个电容器100可以被设置在互连层1606-1610中的一个或多个中。图6出于说明目的示出了互连层1608和1610中的金属线之间的单个电容器100，但是任何数量和布置的电容器100可以被包括在金属化叠置体1619中的任何一个或多个层中。包括在金属化叠置体1619中的电容器100可以称为“后端”电容器100。金属化叠置体1619中的一个或多个电容器100可以耦接到器件层1604中的器件中的任何合适的器件，和/或耦接到导电触点1636中的一个或多个(下面讨论)。
34.互连结构1628可以布置在互连层1606-1610内以根据各种设计来传送电信号(特别地，该布置不限于图6中示出的互连结构1628的特定配置)。尽管图6中示出了特定数量的互连层1606-1610，但本公开内容的实施例包括具有比所示出的更多或更少互连层的ic器件。
35.在一些实施例中，互连结构1628可以包括填充有诸如金属的导电材料的线1628a和/或过孔1628b。线1628a可被布置为在基本上平行于衬底1602的其上形成器件层1604的表面的平面的方向上传送电信号。例如，线1628a可沿从图6的角度进出纸面的方向传送电信号。过孔1628b可以被布置为在基本上垂直于衬底1602的其上形成器件层1604的表面的
平面的方向上传送电信号。在一些实施例中，过孔1628b可以将不同互连层1606-1610的线1628a电耦接在一起。
36.互连层1606-1610可以包括设置在互连结构1628之间的电介质材料1626，如图6所示。在一些实施例中，设置在互连层1606-1610中的不同互连层中的互连结构1628之间的电介质材料1626可具有不同的成分；在其他实施例中，不同互连层1606-1610之间的电介质材料1626的成分可以是相同的。
37.第一互连层1606可以形成在器件层1604上方。在一些实施例中，第一互连层1606可以包括线1628a和/或过孔1628b，如图所示。第一互连层1606的线1628a可与器件层1604的触点(例如，s/d触点1624)耦接。
38.第二互连层1608可以形成在第一互连层1606上方。在一些实施例中，第二互连层1608可以包括过孔1628b以将第二互连层1608的线1628a与第一互连层1606的线1628a耦接。尽管为了清楚起见，线1628a和过孔1628b在结构上以每个互连层内(例如，在第二互连层1608内)的线界定，但是在一些实施例中，线1628a和过孔1628b可以在结构上和/或在材料上是连续的(例如，在双镶嵌工艺期间同时填充)。
39.根据结合第二互连层1608或第一互连层1606描述的类似技术和配置，可以在第二互连层1608上接续形成第三互连层1610(以及根据需要，形成附加互连层)。在一些实施例中，ic器件1600中的金属化叠置体1619中“较高”(即，更远离器件层1604)的互连层可以更厚。
40.ic器件1600可以包括阻焊材料1634(例如聚酰亚胺或类似材料)和形成在互连层1606-1610上的一个或多个导电触点1636。在图6中，导电触点1636被示为采用接合焊盘的形式。导电触点1636可与互连结构1628电耦接并且被配置为将(一个或多个)晶体管1640的电信号传送到其他外部设备。例如，焊料接合部可以形成在一个或多个导电触点1636上，以将包括ic器件1600的芯片与另一部件(例如，电路板)机械和/或电耦接。ic器件1600可以包括附加的或替代的结构，以传送来自互连层1606-1610的电信号；例如，导电触点1636可包括将电信号传送至外部部件的其他类似特征(例如，柱)。
41.图7是根据本文公开的任何实施例的可以包括一个或多个电容器100的示例ic封装1650的侧视截面图。在一些实施例中，ic封装1650可以是系统级封装(sip)。
42.封装衬底1652可以由电介质材料(例如，陶瓷、堆积膜、其中具有填充物颗粒的环氧树脂膜、玻璃、有机材料、无机材料、有机和无机材料的组合、由不同材料形成的嵌入部分等)形成，并且可以具有在面1672与面1674之间、或在面1672上的不同位置之间、和/或在面1674上的不同位置之间延伸穿过电介质材料的导电路径。这些导电路径可以采用上面参考图6讨论的任何互连结构1628的形式。在一些实施例中，除了管芯1656中的一个或多个去耦电容器100之外，封装衬底1652还可以包括一个或多个去耦电容器(例如，表面安装到封装衬底1652或者以其他方式耦接到或嵌入到封装衬底1652中)。
43.封装衬底1652可以包括耦接到穿过封装衬底1652的导电路径(未示出)的导电触点1663，从而允许管芯1656和/或中介层1657内的电路电耦接到导电触点1664中的各个导电触点(或者电耦接到包括在封装衬底1652中的其它器件，未示出)。
44.ic封装1650可以包括经由中介层1657的导电触点1661、第一级互连1665和封装衬底1652的导电触点1663耦接到封装衬底1652的中介层1657。图7中所示的第一级互连1665
是焊料凸块，但可使用任何合适的第一级互连1665。在一些实施例中，ic封装1650中可以不包括中介层1657；相反，管芯1656可以通过第一级互连1665直接耦接到面1672处的导电触点1663。更一般地，一个或多个管芯1656可以经由任何合适的结构(例如，硅桥接器、有机桥接器、一个或多个波导、一个或多个中介层、引线接合部等)耦接到封装衬底1652。
45.ic封装1650可以包括经由管芯1656的导电触点1654、第一级互连1658和中介层1657的导电触点1660耦接到中介层1657的一个或多个管芯1656。导电触点1660可以通过中介层1657耦接到导电路径(未示出)，允许管芯1656内的电路电耦接到导电触点1661中的各个导电触点(或电耦接到包括在中介层1657中的其他器件，未示出)。图7中所示的第一级互连1658是焊料凸块，但是可以使用任何合适的第一级互连1658。如本文所用，“导电触点”可指导电材料(例如，金属)的一部分，其用作不同部件之间的接口；导电触点可以凹入部件的表面、与部件的表面齐平或者远离部件的表面延伸，并且可以采用任何合适的形式(例如，导电焊盘或插座)。
46.在一些实施例中，底部填充材料1666可设置在第一级互连1665周围的封装衬底1652与中介层1657之间，且模制化合物1668可设置在管芯1656和中介层1657周围且与封装衬底1652接触。在一些实施例中，底部填充材料1666可与模制化合物1668相同。可用于底部填充材料1666和模制化合物1668的示例材料是环氧树脂模制材料，只要合适即可。第二级互连1670可以耦接到导电触点1664。图7中所示的第二级互连1670是焊球(例如，用于球栅阵列布置)，但是可以使用任何合适的第二级互连1670(例如，针栅阵列布置中的引脚或连接盘栅格阵列布置中的连接盘)。第二级互连1670可用于将ic封装1650耦接到另一部件，诸如电路板(例如，母板)、中介层、或另一ic封装，如本领域已知的以及如下文参考图8所讨论的。
47.管芯1656可以采用本文所讨论的管芯1502的任何实施例的形式(例如，可以包括ic器件1600的任何实施例)。在ic封装1650包括多个管芯1656的实施例中，ic封装1650可以被称为多芯片封装(mcp)。管芯1656可以包括执行任何期望的功能的电路。例如，管芯1656中的一个或多个可以是逻辑管芯(例如，基于硅的管芯)，且管芯1656中的一个或多个可以是存储器管芯(例如，高带宽存储器)。在一些实施例中，管芯1656可以包括一个或多个电容器100(例如，如上文参考图5和图6所讨论的)。
48.虽然图7中所示的ic封装1650是倒装芯片封装，但是可以使用其他封装架构。例如，ic封装1650可以是球栅阵列(bga)封装，例如嵌入式晶圆级球栅阵列(ewlb)封装。在另一示例中，ic封装1650可以是晶圆级芯片规模封装(wlcsp)或面板扇出(fo)封装。尽管在图7的ic封装1650中示出了两个管芯1656，但是ic封装1650可以包括任何期望数量的管芯1656。ic封装1650可以包括附加的无源部件，例如表面安装电阻器、电容器和电感器，其设置在封装衬底1652的第一面1672或第二面1674上，或者设置在中介层1657的任一面上。更一般地，ic封装1650可以包括本领域已知的任何其他有源或无源部件。
49.图8是可以包括一个或多个ic封装或其他电子部件(例如，管芯)的ic器件组件1700的侧视截面图，该一个或多个ic封装或其他电子部件包括根据本文公开的任何实施例的一个或多个电容器100。ic器件组件1700包括设置在电路板1702(其可以是例如母板)上的多个部件。ic器件组件1700包括设置在电路板1702的第一面1740和电路板1702的相对第二面1742上的部件；通常，部件可以设置在一个或两个面1740和1742上。下文参考ic器件组
件1700论述的ic封装中的任何一个可采用上文参考图7论述的ic封装1650的实施例中的任何一个的形式(例如，可在管芯中包括一个或多个电容器100)。在一些实施例中，除了ic器件组件1700的管芯中的一个或多个去耦电容器100(例如，如上参考图6所讨论的)之外，并且在一些实施例中，除了ic器件组件1700的封装衬底中所包括的一个或多个去耦电容器之外(如上参考图7所讨论的)，电路板1702还可以包括一个或多个去耦电容器(例如，表面安装到电路板1702或者以其他方式耦接到或嵌入在电路板1702中)。
50.在一些实施例中，电路板1702可以是包括多个金属层的印刷电路板(pcb)，所述多个金属层通过电介质材料层彼此分离并通过导电过孔互连。任何一个或多个金属层可以以期望的电路图案形成，以在耦接到电路板1702的部件之间传送电信号(可选地与其他金属层结合)。在其他实施例中，电路板1702可为非pcb衬底。
51.图8中所示的ic器件组件1700包括通过耦接部件1716耦接到电路板1702的第一面1740的中介层上封装结构1736。耦接部件1716可以将中介层上封装结构1736电和机械地耦接到电路板1702，并且可以包括焊球(如图8所示)、插座的凸出和凹入部分、粘合剂、底部填充材料和/或任何其他合适的电和/或机械耦接结构。
52.中介层上封装结构1736可以包括通过耦接组件1718耦接到封装中介层1704的ic封装1720。耦接部件1718可以采取用于应用的任何合适的形式，诸如上面参考耦接部件1716讨论的形式。尽管图8中示出了单个ic封装1720，但是多个ic封装可以耦接到封装中介层1704；实际上，附加的中介层可以耦接到封装中介层1704。封装中介层1704可提供用于桥接电路板1702和ic封装1720的中间衬底。ic封装1720可以是或者包括例如管芯(图5的管芯1502)、ic器件(例如图6的ic器件1600)或者任何其他合适的部件。通常，封装中介层1704可以将连接扩展到更宽的间距或者将连接重新布线到不同的连接。例如，封装中介层1704可以将ic封装1720(例如管芯)耦接到耦接部件1716的一组bga导电触点，以用于耦接到电路板1702。在图8所示的实施例中，ic封装1720和电路板1702附接到封装中介层1704的相对侧；在其他实施例中，ic封装1720和电路板1702可以附接到封装中介层1704的同一侧。在一些实施例中，三个或更多个部件可以通过封装中介层1704互连。
53.在一些实施例中，封装中介层1704可以被形成为pcb，包括通过电介质材料层彼此分离并且通过导电过孔互连的多个金属层。在一些实施例中，封装中介层1704可由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，封装中介层1704可由交替的刚性或柔性材料形成，其可包括与上述用于半导体衬底的材料相同的材料，例如硅、锗和其他iii-v族和iv族材料。封装中介层1704可以包括金属线1710和过孔1708，包括但不限于穿硅过孔(tsv)1706。封装中介层1704可进一步包括嵌入式器件1714，包括无源和有源器件两者。这些器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(esd)器件和存储器件。诸如射频器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(mems)器件之类的更复杂器件也可形成在封装中介层1704上。中介层上封装结构1736可以采用本领域已知的任何中介层上封装结构的形式。
54.ic器件组件1700可以包括通过耦接部件1722耦接到电路板1702的第一面1740的ic封装1724。耦接部件1722可以采用以上参考耦接部件1716讨论的任何实施例的形式，并且ic封装1724可以采用以上参考ic封装1720讨论的任何实施例的形式。
55.图8中所示的ic器件组件1700包括通过耦接部件1728耦接到电路板1702的第二面1742的堆叠式封装(package-on-package)结构1734。堆叠式封装结构1734可以包括通过耦接部件1730耦接在一起的ic封装1726和ic封装1732，使得ic封装1726被设置在电路板1702和ic封装1732之间。耦接部件1728和1730可以采用上述耦接部件1716的任何实施例的形式，并且ic封装1726和1732可以采用上述ic封装1720的任何实施例的形式。堆叠式封装结构1734可以根据本领域已知的任何堆叠式封装结构来配置。
56.图9是根据本文公开的任何实施例的可包括一个或多个电容器100的示例电气设备1800的框图。例如，电气设备1800的部件中的任何合适的部件可以包括本文公开的ic器件组件1700、ic封装1650、ic器件1600或管芯1502中的一个或多个。图9中示出了包括在电气设备1800中的多个部件，但是这些部件中的任何一个或多个可以被省略或复制，以适合于应用。在一些实施例中，包括在电气设备1800中的一些或所有部件可以附接到一个或多个主板。在一些实施例中，在单个片上系统(soc)管芯上制造这些部件中的一些或全部。
57.另外，在各种实施例中，电气设备1800可以不包括图9中所示的一个或多个部件，但是电气设备1800可以包括用于耦接到一个或多个部件的接口电路。例如，电气设备1800可不包括显示设备1806，但可包括显示设备1806可耦接到的显示设备接口电路(例如，连接器和驱动器电路)。在另一组示例中，电气设备1800可以不包括音频输入设备1824或音频输出设备1808，但是可以包括音频输入设备1824或音频输出设备1808可以耦接到的音频输入或输出设备接口电路(例如，连接器和支持电路)。
58.电气设备1800可包括处理设备1802(例如，一个或多个处理设备)。如本文所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备1802可以包括一个或多个数字信号处理器(dsp)、专用集成电路(asic)、中央处理单元(cpu)、图形处理单元(gpu)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他合适的处理设备。电气设备1800可包括存储器1804，其本身可包括一个或多个存储器器件，诸如易失性存储器(例如，动态随机存取存储器(dram))、非易失性存储器(例如，只读存储器(rom))、闪存、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器1804可包括与处理设备1802共享管芯的存储器。该存储器可用作高速缓冲存储器且可包括嵌入式动态随机存取存储器(edram)或自旋转移矩磁性随机存取存储器(stt-mram)。
59.在一些实施例中，电气设备1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如，通信芯片1812可以被配置用于管理用于向和从电气设备1800传输数据的无线通信。术语“无线”及其派生词可用于描述可通过使用经调制的电磁辐射经由非固体介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不意味着相关联的设备不包括任何导线，尽管在一些实施例中它们可能不包括。
60.通信芯片1812可以实现多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(ieee)标准，包括wi-fi(ieee802.11系列)、ieee 802.16标准(例如，ieee 802.16-2005修订版)、长期演进(lte)项目以及任何修订版、更新版和/或修正版(例如，高级lte项目、超移动宽带(umb)项目(也称为“3gpp2”)等)。兼容ieee 802.16的宽带无线接入(bwa)网络通常被称为wimax网络，wimax网络是代表微波接入全球互操作的首字母缩写词，
其是通过ieee 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统(gsm)、通用分组无线业务(gprs)、通用移动电信系统(umts)、高速分组接入(hspa)、演进hspa(e-hspa)或lte网络来操作。通信芯片1812可以根据增强型数据gsm演进(edge)、gsm edge无线接入网(geran)、通用陆地无线接入网(utran)或演进型utran(e-utran)来操作。通信芯片1812可以根据码分多址(cdma)、时分多址(tdma)、数字增强无绳电信(dect)、演进数据优化(ev-do)及其派生物、以及被指定为3g、4g、5g及之后的任何其他无线协议来操作。在其他实施例中，通信芯片1812可以根据其他无线协议进行操作。电气设备1800可以包括天线1822，以便于无线通信和/或接收其他无线通信(例如am或fm无线电传输)。
61.在一些实施例中，通信芯片1812可以管理有线通信，诸如电、光或任何其他合适的通信协议(例如，以太网)。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如wi-fi或蓝牙的较短距离无线通信，并且第二通信芯片1812可以专用于诸如全球定位系统(gps)、edge、gprs、cdma、wimax、lte、ev-do或其他的较长距离无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有线通信。
62.电气设备1800可以包括电池/电源电路1814。电池/电源电路1814可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电气设备1800的部件耦接到与电气设备1800分离的能量源(例如，ac线路电源)的电路。
63.电气设备1800可包括显示设备1806(或对应的接口电路，如上所述)。显示设备1806可包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(lcd)、发光二极管显示器或平板显示器。
64.电气设备1800可以包括音频输出设备1808(或对应的接口电路，如上所述)。音频输出设备1808可以包括生成可听指示符的任何设备，诸如扬声器、耳机或耳塞。
65.电气设备1800可以包括音频输入设备1824(或对应的接口电路，如上所述)。音频输入设备1824可包括产生表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(midi)输出的乐器)。
66.电气设备1800可以包括gps设备1818(或对应的接口电路，如上所述)。gps设备1818可以与基于卫星的系统通信，并且可以接收电气设备1800的位置，如本领域已知的。
67.电气设备1800可以包括其他输出设备1810(或对应的接口电路，如上所述)。其他输出设备1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机、或附加存储设备。
68.电气设备1800可包括其他输入设备1820(或对应的接口电路，如上所述)。其他输入设备1820的示例可包括加速计、陀螺仪、罗盘、图像捕捉设备、键盘、诸如鼠标、指示笔、触摸板之类的光标控制设备、条形码读取器、快速响应(qr)码读取器、任何传感器、或射频识别(rfid)读取器。
69.电气设备1800可以具有任何期望的形状因子，诸如手持式或移动电气设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(pda)、超移动个人计算机等)、台式电气设备、服务器设备或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数
码相机、数字视频记录器或可穿戴电气设备。在一些实施例中，电气设备1800可以是处理数据的任何其他电子设备。
70.以下段落提供了本文所公开的实施例的各种示例。
71.示例1是一种集成电路(ic)管芯，包括电容器，其中，电容器包括顶部电极区域；底部电极区域；以及电介质区域，在顶部电极区域和底部电极区域之间并与顶部电极区域和底部电极区域接触；其中，所述电介质区域包括钙钛矿材料，且所述顶部电极区域具有与所述底部电极区域不同的材料结构。
72.示例2包括示例1的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域不同的材料成分。
73.示例3包括示例2的主题，并且进一步指定所述顶部电极区域包括锗、镧、铪、锆、钇、钡、铅、钙、镁、铍或锂。
74.示例4包括示例3的主题，并且进一步指定所述顶部电极区域具有在0.1纳米至5纳米之间的厚度。
75.示例5包括示例3-4中任一项的主题，并且进一步指定所述顶部电极区域是第一顶部电极区域，所述电容器还包括第二顶部电极区域，所述第一顶部电极区域在所述第二顶部电极区域与所述电介质区域之间，并且所述第二顶部电极区域具有与所述第一顶部电极区域不同的材料成分。
76.示例6包括示例5的主题，并且进一步指定所述第二顶部电极区域包括钌、铱、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
77.示例7包括示例5-6中任一项的主题，并且进一步指定所述第二顶部电极区域具有在5纳米至50纳米之间的厚度。
78.示例8包括示例3-7中任一项的主题，并且进一步指定所述底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
79.示例9包括示例3-8中任一项的主题，并且进一步指定，所述底部电极区域具有在5纳米至50纳米之间的厚度。
80.示例10包括示例3-9中任一项的主题，并且进一步指定，所述底部电极区域是第一底部电极区域，并且所述电容器还包括第二底部电极区域，其中，所述第一底部电极区域在所述电介质区域与所述第二底部电极区域之间，并且所述第二底部电极区域具有与所述第一底部电极区域不同的材料成分。
81.示例11包括示例10的主题，并且进一步指定所述第二底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
82.示例12包括示例10-11中任一项的主题，并且进一步指定所述第二底部电极区域具有在5纳米至50纳米之间的厚度。
83.示例13包括示例10-12中任一项的主题，并且进一步指定所述电容器还包括第三底部电极区域，所述第二底部电极区域在所述第一底部电极区域与所述第三底部电极区域之间，并且所述第三底部电极区域具有与所述第二底部电极区域不同的材料成分。
84.示例14包括示例13的主题，并且进一步指定所述第三底部电极区域包括钽、铜、钛和氮、钛、金、铂、银、钴、钼、钌、铱或钨。
85.示例15包括示例13-14中任一项的主题，并且进一步指定所述第三底部电极区域
具有在0.5纳米至10纳米之间的厚度。
86.示例16包括示例2的主题，并且进一步指定所述底部电极区域包括锗、镧、铪、锆、钇、钡、铅、钙、镁、铍或锂。
87.示例17包括示例16的主题，并且进一步指定所述底部电极区域具有在0.1纳米至5纳米之间的厚度。
88.示例18包括示例16-17中任一项的主题，并且进一步指定所述底部电极区域是第一底部电极区域，所述电容器还包括第二底部电极区域，所述第一底部电极区域在所述第二底部电极区域与所述电介质区域之间，并且所述第二底部电极区域具有与所述第一底部电极区域不同的材料成分。
89.示例19包括示例18的主题，并且进一步指定所述第二底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
90.示例20包括示例18-19中任一项的主题，并且进一步指定所述第二底部电极区域具有在5纳米至50纳米之间的厚度。
91.示例21包括示例18-20中任一项的主题，并且进一步指定所述电容器还包括第三底部电极区域，所述第二底部电极区域在所述第一底部电极区域与所述第三底部电极区域之间，并且所述第三底部电极区域具有与所述第二底部电极区域不同的材料成分。
92.示例22包括示例21的主题，并且进一步指定所述第三底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
93.示例23包括示例21-22中任一项的主题，并且进一步指定所述第三底部电极区域具有在5纳米至50纳米之间的厚度。
94.示例24包括示例21-23中任一项的主题，并且进一步指定所述电容器还包括第四底部电极区域，所述第三底部电极区域在所述第二底部电极区域与所述第四底部电极区域之间，并且所述第四底部电极区域具有与所述第三底部电极区域不同的材料成分。
95.示例25包括示例24的主题，并且进一步指定所述第四底部电极区域包括钽、铜、钛和氮、钛、金、铂、银、钴、钼、钌、铱或钨。
96.示例26包括示例24-25中任一项的主题，并且进一步指定所述第四底部电极区域具有在0.5纳米至10纳米之间的厚度。
97.示例27包括示例1的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域相同的材料成分。
98.示例28包括示例27的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域不同的晶相。
99.示例29包括示例27-28中任一项的主题，并且进一步指定所述顶部电极区域具有作为面心立方和六方密堆积中的一种的晶相，并且所述底部电极区域具有作为面心立方和六方密堆积中的另一种的晶相。
100.示例30包括示例27-29中任一项的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域不同的缺陷密度。
101.示例31包括示例30的主题，并且进一步指定所述顶部电极区域与所述底部电极区域之间的缺陷密度差在每立方厘米1e16个缺陷与每立方厘米1e20个缺陷之间。
102.示例32包括示例30-31中任一项的主题，并且进一步指定所述顶部电极区域包括
钌、铱、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
103.示例33包括示例30-32中任一项的主题，并且进一步指定所述顶部电极区域具有在5纳米至50纳米之间的厚度。
104.示例34包括示例30-33中任一项的主题，并且进一步指定所述底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
105.示例35包括示例30-34中任一项的主题，并且进一步指定所述底部电极区域具有在5纳米至50纳米之间的厚度。
106.示例36包括示例30-35中任一项的主题，并且进一步指定所述底部电极区域是第一底部电极区域，并且所述电容器还包括第二底部电极区域，其中，所述第一底部电极区域在所述电介质区域与所述第二底部电极区域之间，并且所述第二底部电极区域具有与所述第一底部电极区域不同的材料成分。
107.示例37包括示例36的主题，并且进一步指定所述第二底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
108.示例38包括示例36-37中任一项的主题，并且进一步指定所述第二底部电极区域具有在5纳米至50纳米之间的厚度。
109.示例39包括示例36-38中任一项的主题，并且进一步指定所述电容器还包括第三底部电极区域，所述第二底部电极区域在所述第一底部电极区域与所述第三底部电极区域之间，并且所述第三底部电极区域具有与所述第二底部电极区域不同的材料成分。
110.示例40包括示例39的主题，并且进一步指定第三底部电极区域包括钽、铜、钛和氮、钛、金、铂、银、钴、钼、钌、铱或钨。
111.示例41包括示例39-40中任一项的主题，并且进一步指定所述第三底部电极区域具有在0.5纳米至10纳米之间的厚度。
112.示例42包括示例1-41中任一项的主题，并且进一步指定所述电容器在ic管芯的金属化叠置体中。
113.示例43包括示例1-42中任一项的主题，并且进一步指定所述电容器是去耦电容器。
114.示例44包括示例1-43中任一项的主题，并且进一步指定所述钙钛矿材料包括锶、钛和氧；钡、钛和氧；锶、钡、钛和氧；铋、铁和氧；镧、铋和氧；铅、钛和氧；或锶、铅、钛和氧。
115.示例45包括示例1-44中任一项的主题，并且进一步指定所述电介质区域具有在4纳米至20纳米之间的厚度。
116.示例46是一种集成电路(ic)管芯，包括：电容器，其中，所述电容器包括顶部电极区域、底部电极区域、以及电介质区域，所述电介质区域在所述顶部电极区域和所述底部电极区域之间并与所述顶部电极区域和所述底部电极区域接触，其中，所述电介质区域包括极性电介质材料，并且所述顶部电极区域具有与所述底部电极区域不同的材料结构。
117.示例47包括示例46的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域不同的材料成分。
118.示例48包括示例47的主题，并且进一步指定所述顶部电极区域包括锗、镧、铪、锆、钇、钡、铅、钙、镁、铍或锂。
119.示例49包括示例48的主题，并且进一步指定所述顶部电极区域具有在0.1纳米至5
纳米之间的厚度。
120.示例50包括示例48-49中任一项的主题，并且进一步指定所述顶部电极区域是第一顶部电极区域，所述电容器还包括第二顶部电极区域，所述第一顶部电极区域在所述第二顶部电极区域与所述电介质区域之间，并且所述第二顶部电极区域具有与所述第一顶部电极区域不同的材料成分。
121.示例51包括示例50的主题，并且进一步指定所述第二顶部电极区域包括钌、铱、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
122.示例52包括示例50-51中任一项的主题，并且进一步指定所述第二顶部电极区域具有在5纳米至50纳米之间的厚度。
123.示例53包括示例48-52中任一项的主题，并且进一步指定所述底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
124.示例54包括示例48-53中任一项的主题，并且进一步指定所述底部电极区域具有在5纳米至50纳米之间的厚度。
125.示例55包括示例48-54中任一项的主题，并且进一步指定所述底部电极区域是第一底部电极区域，并且所述电容器还包括第二底部电极区域，其中，所述第一底部电极区域在所述电介质区域与所述第二底部电极区域之间，并且所述第二底部电极区域具有与所述第一底部电极区域不同的材料成分。
126.示例56包括示例55的主题，并且进一步指定所述第二底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
127.示例57包括示例55至56中任一项的主题，并且进一步指定所述第二底部电极区域具有在5纳米至50纳米之间的厚度。
128.示例58包括示例55-57中任一项的主题，并且进一步指定所述电容器还包括第三底部电极区域，所述第二底部电极区域在所述第一底部电极区域与所述第三底部电极区域之间，并且所述第三底部电极区域具有与所述第二底部电极区域不同的材料成分。
129.示例59包括示例58的主题，并且进一步指定所述第三底部电极区域包括钽、铜、钛和氮、钛、金、铂、银、钴、钼、钌、铱或钨。
130.示例60包括示例58-59中任一项的主题，并且进一步指定所述第三底部电极区域具有在0.5纳米至10纳米之间的厚度。
131.示例61包括示例47的主题，并且进一步指定所述底部电极区域包括锗、镧、铪、锆、钇、钡、铅、钙、镁、铍或锂。
132.示例62包括示例61的主题，并且进一步指定所述底部电极区域具有在0.1纳米至5纳米之间的厚度。
133.示例63包括示例61-62中任一项的主题，并且进一步指定所述底部电极区域是第一底部电极区域，所述电容器还包括第二底部电极区域，所述第一底部电极区域在所述第二底部电极区域与所述电介质区域之间，并且所述第二底部电极区域具有与所述第一底部电极区域不同的材料成分。
134.示例64包括示例63的主题，并且进一步指定所述第二底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
135.示例65包括示例63-64中任一项的主题，并且进一步指定所述第二底部电极区域
具有在5纳米至50纳米之间的厚度。
136.示例66包括示例63-65中任一项的主题，并且进一步指定所述电容器还包括第三底部电极区域，所述第二底部电极区域在所述第一底部电极区域与所述第三底部电极区域之间，并且所述第三底部电极区域具有与所述第二底部电极区域不同的材料成分。
137.示例67包括示例66的主题，并且进一步指定所述第三底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
138.示例68包括示例66至67中任一项的主题，并且进一步指定所述第三底部电极区域具有在5纳米至50纳米之间的厚度。
139.示例69包括示例66至68中任一项的主题，并且进一步指定所述电容器还包括第四底部电极区域，所述第三底部电极区域在所述第二底部电极区域与所述第四底部电极区域之间，并且所述第四底部电极区域具有与所述第三底部电极区域不同的材料成分。
140.示例70包括示例69的主题，并且进一步指定所述第四底部电极区域包括钽、铜、钛和氮、钛、金、铂、银、钴、钼、钌、铱或钨。
141.示例71包括示例69至70中任一项的主题，并且进一步指定所述第四底部电极区域具有在0.5纳米至10纳米之间的厚度。
142.示例72包括示例46的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域相同的材料成分。
143.示例73包括示例72中任一项的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域不同的晶相。
144.示例74包括示例72-73中任一项的主题，并且进一步指定所述顶部电极区域具有作为面心立方和六方密堆积中的一个的晶相，并且所述底部电极区域具有作为面心立方和六方密堆积中的另一个的晶相。
145.示例75包括示例72-74中任一项的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域不同的缺陷密度。
146.示例76包括示例75的主题，并且进一步指定所述顶部电极区域与所述底部电极区域之间的缺陷密度差在每立方厘米1e16个缺陷与每立方厘米1e20个缺陷之间。
147.示例77包括示例75至76中任一项的主题，并且进一步指定所述顶部电极区域包括钌、铱、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
148.示例78包括示例75至77中任一项的主题，并且进一步指定所述顶部电极区域具有在5纳米至50纳米之间的厚度。
149.示例79包括示例75-78中任一项的主题，并且进一步指定所述底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
150.示例80包括示例75至79中任一项的主题，并且进一步指定所述底部电极区域具有在5纳米至50纳米之间的厚度。
151.示例81包括示例75-80中任一项的主题，并且进一步指定所述底部电极区域是第一底部电极区域，并且所述电容器还包括第二底部电极区域，其中，所述第一底部电极区域在所述电介质区域与所述第二底部电极区域之间，并且所述第二底部电极区域具有与所述第一底部电极区域不同的材料成分。
152.示例82包括示例81的主题，并且进一步指定所述第二底部电极区域包括钌、铱、锶
和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
153.示例83包括示例81-82中任一项的主题，并且进一步指定所述第二底部电极区域具有在5纳米至50纳米之间的厚度。
154.示例84包括示例81-83中任一项的主题，并且进一步指定所述电容器还包括第三底部电极区域，所述第二底部电极区域在所述第一底部电极区域与所述第三底部电极区域之间，并且所述第三底部电极区域具有与所述第二底部电极区域不同的材料成分。
155.示例85包括示例84的主题，并且进一步指定所述第三底部电极区域包括钽、铜、钛和氮、钛、金、铂、银、钴、钼、钌、铱或钨。
156.示例86包括示例84至85中任一项的主题，并且进一步指定所述第三底部电极区域具有在0.5纳米至10纳米之间的厚度。
157.示例87包括示例46-86中任一项的主题，并且进一步指定所述电容器在ic管芯的金属化叠置体中。
158.示例88包括示例46-87中任一项的主题，并且进一步指定所述电容器在金属化叠置体的最顶部金属层与第二最顶部金属层之间。
159.示例89包括示例46-88中任一项的主题，并且进一步指定所述电容器是去耦电容器。
160.示例90包括示例46-89中任一项的主题，并且进一步指定所述极性电介质材料包括锶、钡、铋或铅。
161.示例91包括示例46-90中任一项的主题，并且进一步指定所述极性电介质材料是钙钛矿材料。
162.示例92包括示例46-91中任一项的主题，并且进一步指定所述极性电介质材料包括锶、钛和氧；钡、钛和氧；锶、钡、钛和氧；铋、铁和氧；镧、铋和氧；铅、钛和氧；或锶、铅、钛和氧。
163.示例93包括示例46-92中任一项的主题，并且进一步指定所述电介质区域具有在4纳米至20纳米之间的厚度。
164.示例94是一种集成电路(ic)管芯，包括：电容器，其中，所述电容器包括顶部电极区域、底部电极区域、以及电介质区域，所述电介质区域在所述顶部电极区域和所述底部电极区域之间并与所述顶部电极区域和所述底部电极区域接触，其中，所述电介质区域包括锶、钡、铋或铅，并且所述顶部电极区域具有与所述底部电极区域不同的材料结构。
165.示例95包括示例94的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域不同的材料成分。
166.示例96包括示例95的主题，并且进一步指定所述顶部电极区域包括锗、镧、铪、锆、钇、钡、铅、钙、镁、铍或锂。
167.示例97包括示例96中任一项的主题，并且进一步指定所述顶部电极区域具有在0.1纳米至5纳米之间的厚度。
168.示例98包括示例96-97中任一项的主题，并且进一步指定所述顶部电极区域是第一顶部电极区域，所述电容器还包括第二顶部电极区域，所述第一顶部电极区域在所述第二顶部电极区域与所述电介质区域之间，并且所述第二顶部电极区域具有与所述第一顶部电极区域不同的材料成分。
169.示例99包括示例98的主题，并且进一步指定所述第二顶部电极区域包括钌、铱、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
170.示例100包括示例98-99中任一项的主题，并且进一步指定所述第二顶部电极区域具有在5纳米至50纳米之间的厚度。
171.示例101包括示例96-100中任一项的主题，并且进一步指定所述底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
172.示例102包括示例96-101中任一项的主题，并且进一步指定所述底部电极区域具有在5纳米至50纳米之间的厚度。
173.示例103包括示例96-102中任一项的主题，并且进一步指定所述底部电极区域是第一底部电极区域，并且所述电容器还包括第二底部电极区域，其中，所述第一底部电极区域在所述电介质区域与所述第二底部电极区域之间，并且所述第二底部电极区域具有与所述第一底部电极区域不同的材料成分。
174.示例104包括示例103的主题，并且进一步指定所述第二底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
175.示例105包括示例103-104中任一项的主题，并且进一步指定所述第二底部电极区域具有在5纳米至50纳米之间的厚度。
176.示例106包括示例103-105中任一项的主题，并且进一步指定所述电容器还包括第三底部电极区域，所述第二底部电极区域在所述第一底部电极区域与所述第三底部电极区域之间，并且所述第三底部电极区域具有与所述第二底部电极区域不同的材料成分。
177.示例107包括示例106的主题，并且进一步指定所述第三底部电极区域包括钽、铜、钛和氮、钛、金、铂、银、钴、钼、钌、铱或钨。
178.示例108包括示例106-107中任一项的主题，并且进一步指定所述第三底部电极区域具有在0.5纳米至10纳米之间的厚度。
179.示例109包括示例94的主题，并且进一步指定所述底部电极区域包括锗、镧、铪、锆、钇、钡、铅、钙、镁、铍或锂。
180.示例110包括示例109的主题，并且进一步指定所述底部电极区域具有在0.1纳米至5纳米之间的厚度。
181.示例111包括示例109-110中任一项的主题，并且进一步指定所述底部电极区域是第一底部电极区域，所述电容器还包括第二底部电极区域，所述第一底部电极区域在所述第二底部电极区域与所述电介质区域之间，并且所述第二底部电极区域具有与所述第一底部电极区域不同的材料成分。
182.示例112包括示例111的主题，并且进一步指定所述第二底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
183.示例113包括示例111-112中任一项的主题，并且进一步指定所述第二底部电极区域具有在5纳米至50纳米之间的厚度。
184.示例114包括示例111-113中任一项的主题，并且进一步指定所述电容器还包括第三底部电极区域，所述第二底部电极区域在所述第一底部电极区域与所述第三底部电极区域之间，并且所述第三底部电极区域具有与所述第二底部电极区域不同的材料成分。
185.示例115包括示例114的主题，并且进一步指定所述第三底部电极区域包括钌、铱、
锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
186.示例116包括示例114-115中任一项的主题，并且进一步指定所述第三底部电极区域具有在5纳米至50纳米之间的厚度。
187.示例117包括示例114-116中任一项的主题，并且进一步指定所述电容器还包括第四底部电极区域，所述第三底部电极区域在所述第二底部电极区域与所述第四底部电极区域之间，并且所述第四底部电极区域具有与所述第三底部电极区域不同的材料成分。
188.示例118包括示例117的主题，并且进一步指定所述第四底部电极区域包括钽、铜、钛和氮、钛、金、铂、银、钴、钼、钌、铱或钨。
189.示例119包括示例117至118中任一项的主题，并且进一步指定所述第四底部电极区域具有在0.5纳米至10纳米之间的厚度。
190.示例120包括示例93的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域相同的材料成分。
191.示例121包括示例120的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域不同的晶相。
192.示例122包括示例120-121中任一项的主题，并且进一步指定所述顶部电极区域具有作为面心立方和六方密堆积中的一个的晶相，并且所述底部电极区域具有作为面心立方和六方密堆积中的另一个的晶相。
193.示例123包括示例120-122中任一项的主题，并且进一步指定所述顶部电极区域具有与所述底部电极区域不同的缺陷密度。
194.示例124包括示例123的主题，并且进一步指定所述顶部电极区域与所述底部电极区域之间的缺陷密度差在每立方厘米1e16个缺陷与每立方厘米1e20个缺陷之间。
195.示例125包括示例123-124中任一项的主题，并且进一步指定所述顶部电极区域包括钌、铱、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
196.示例126包括示例123-125中任一项的主题，并且进一步指定所述顶部电极区域具有在5纳米至50纳米之间的厚度。
197.示例127包括示例123-126中任一项的主题，并且进一步指定所述底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
198.示例128包括示例123-127中任一项的主题，并且进一步指定所述底部电极区域具有在5纳米至50纳米之间的厚度。
199.示例129包括示例123-128中任一项的主题，并且进一步指定所述底部电极区域是第一底部电极区域，并且所述电容器还包括第二底部电极区域，其中，所述第一底部电极区域在所述电介质区域与所述第二底部电极区域之间，并且所述第二底部电极区域具有与所述第一底部电极区域不同的材料成分。
200.示例130包括示例129的主题，并且进一步指定所述第二底部电极区域包括钌、铱、锶和钌以及氧、铱和氧、钌和氧、钽、铜、钛和氮、钛、金、铂、银、钴、钼或钨。
201.示例131包括示例129-130中任一项的主题，并且进一步指定所述第二底部电极区域具有在5纳米至50纳米之间的厚度。
202.示例132包括示例129-131中任一项的主题，并且进一步指定所述电容器还包括第三底部电极区域，所述第二底部电极区域在所述第一底部电极区域与所述第三底部电极区
域之间，并且所述第三底部电极区域具有与所述第二底部电极区域不同的材料成分。
203.示例133包括示例132的主题，并且进一步指定所述第三底部电极区域包括钽、铜、钛和氮、钛、金、铂、银、钴、钼、钌、铱或钨。
204.示例134包括示例132-133中任一项的主题，并且进一步指定所述第三底部电极区域具有在0.5纳米至10纳米之间的厚度。
205.示例135包括示例94-134中任一项的主题，并且进一步指定所述电容器在ic管芯的金属化叠置体中。
206.示例136包括示例94-135中任一项的主题，并且进一步指定所述电容器在金属化叠置体的最顶部金属层与第二最顶部金属层之间。
207.示例137包括示例94-136中任一项的主题，并且进一步指定所述电容器是去耦电容器。
208.示例138包括示例94-137中任一项的主题，并且进一步指定所述电介质区域包括钙钛矿材料。
209.示例139包括示例94-138中任一项的主题，并且进一步指定所述电介质区域包括锶、钛和氧；钡、钛和氧；锶、钡、钛和氧；铋、铁和氧；镧、铋和氧；铅、钛和氧；或锶、铅、钛和氧。
210.示例140包括示例94-139中任一项的主题，并且进一步指定所述电介质区域具有在4纳米至20纳米之间的厚度。
211.示例141是一种集成电路(ic)组件，包括：ic管芯，其中，所述ic管芯是示例1-140中任一项的ic管芯；以及支撑件，耦接到所述ic管芯。
212.示例142包括示例141的主题，并且进一步指定所述支撑件包括封装衬底。
213.示例143包括示例141-142中任一项的主题，并且进一步指定所述支撑件包括电路板。
214.示例144包括示例143中任一项的主题，并且进一步指定电路板是母板。
215.示例145包括示例141-144中任一项的主题，并且进一步指定所述支撑件包括壳体。
216.示例146包括示例141-145中任一项的主题，并且进一步指定ic组件是手持式计算设备。
217.示例147包括示例141-145中任一项的主题，并且进一步指定ic组件是服务器计算设备。
218.示例148包括示例141-145中任一项的主题，并且进一步指定ic组件是膝上型计算设备。