测试装置、测试系统及测试系统的操作方法与流程

测试装置、测试系统及测试系统的操作方法
1.相关申请的交叉引用
2.本技术基于并要求于2020年12月4日向韩国知识产权局提交的韩国专利申请no.10-2020-0168723的优先权，其公开内容通过引用整体并入本文。
技术领域
3.本发明构思涉及测试装置，更具体地，涉及在不归零(nrz)接口与脉冲幅度调制(pam)接口之间执行互换性测试的测试装置、测试系统及测试系统的操作方法。


背景技术：

4.存储装置可以从外部装置接收命令、地址和数据。可以使用用于提高存储装置的输入/输出接口的效率的新的信令方法，并且提出了一种基于包括三个或更多个电压电平之一的信号来提高输入/输出接口的效率的方法。
5.在存储装置的批量生产过程中，存储装置可以作为被测装置(dut)由测试装置进行测试。


技术实现要素：

6.本发明构思通过利用执行(例如，包括、支持等)基于2级脉冲幅度调制(在下文中称为不归零(nrz))的接口通信的测试装置来提供基于n级脉冲幅度调制(pam)方法的接口通信的操作方法。
7.根据本发明构思的一些示例实施例，一种被配置为对执行脉冲幅度调制(pam)操作的接口通信的被测装置(dut)进行测试的测试装置可以包括：逻辑生成/确定装置，所述逻辑生成/确定装置被配置为生成对应于测试模式的多个位；第一驱动器，所述第一驱动器被配置为根据所述多个位当中的第一位的逻辑状态生成第一不归零(nrz)信号并经由第一通道输出所生成的第一nrz信号；以及第二驱动器，所述第二驱动器被配置为根据所述多个位当中的第二位的逻辑状态生成第二nrz信号并经由第二通道输出所生成的第二nrz信号，其中，所述第一nrz信号根据所述第一位的所述逻辑状态具有第一高电平或第一低电平，并且所述第二nrz信号根据所述第二位的所述逻辑状态具有第二高电平或第二低电平，其中，所述第一高电平不同于所述第二高电平。
8.根据本发明构思的一些示例实施例，一种测试系统可以包括：测试板，所述测试板被配置为与测试装置通信，所述测试装置包括不归零(nrz)接口电路，其中，所述测试板被配置为：经由第一通道从所述测试装置接收具有根据多个位当中的第一位的逻辑状态的电压电平的第一nrz信号，以及经由第二通道从所述测试装置接收具有根据所述多个位当中的第二位的逻辑状态的电压电平的第二nrz信号。所述测试板可以包括叠加线，所述叠加线被配置为将脉冲幅度调制(pam)信号作为测试信号提供给被测装置(dut)，所述pam信号通过对所述第一nrz信号和所述第二nrz信号进行电压叠加被生成为满足pam操作。
9.根据本发明构思的一些示例实施例，一种被配置为对执行脉冲幅度调制(pam)操
作的接口通信的被测装置(dut)进行测试的测试系统的操作方法可以包括：经由第一通道输出根据与测试模式对应的多个位当中的第一位的逻辑状态的第一不归零(nrz)信号；经由第二通道输出根据所述多个位当中的第二位的逻辑状态的第二nrz信号；以及将基于对所述第一nrz信号和所述第二nrz信号进行电压叠加而生成的满足所述pam操作的pam信号作为测试信号提供给所述dut，其中，所述第一nrz信号根据所述第一位的所述逻辑状态具有第一高电平或第一低电平，并且所述第二nrz信号根据所述第二位的所述逻辑状态具有第二高电平或第二低电平，其中，所述第一高电平不同于所述第二高电平。
附图说明
10.通过以下结合附图进行的详细描述，将更清楚地理解本发明构思的示例实施例，其中：
11.图1a和图1b是示出根据一些示例实施例的测试系统的框图；
12.图2和图3是示出测试装置的实现示例的测试系统的框图；
13.图4是示出根据一些示例实施例的测试系统的实现示例的框图；
14.图5a和图5b是示出根据一些示例实施例的经由第一通道、第二通道和第一dut通道传输的信号的逻辑状态的图；
15.图6和图7是根据一些示例实施例的测试系统的操作方法的流程图；
16.图8是示出根据一些示例实施例的由测试装置输出的信号的电压电平的示例的表；
17.图9、图10a和图10b是示出根据一些示例实施例的由测试装置根据测试结果确定数据的逻辑状态的示例的图；
18.图11、图12a和图12b是示出根据一些示例实施例的测试装置确定逻辑状态的示例的图；
19.图13是示出根据一些示例实施例的测试装置与作为dut的存储装置之间的通信示例的框图；
20.图14a、图14b、图15a、图15b和图15c是根据一些示例实施例的测试系统的操作示例的图；以及
21.图16是根据一些示例实施例的电子装置的框图。
具体实施方式
22.在下文中，参照附图详细描述本发明构思的示例实施例。
23.将理解，如本文所描述的，信号、电压等的“电平”可互换地称为信号、电压等的大小。
24.如本文所描述的，当操作被描述为“通过”执行另外的操作来执行时，将理解，该操作可以“基于”另外的操作来执行，这可以包括单独地执行所述另外的操作或与其他另外的操作相结合。
25.当在本说明书中结合数值使用术语“大约”或“基本上”时，意图是相关数值包括所述数值周围
±
10％的容差。当指定范围时，该范围包括诸如0.1％的增量的范围内的所有值。
26.图1a和图1b是示出根据一些示例实施例的测试系统10的框图。
27.参照图1a和图1b，用于测试诸如存储装置的各种类型的半导体装置的测试系统10可以包括测试装置11以及其上安装有用于执行测试的一个或更多个被测装置(dut)14的测试板12。此外，与测试操作相关的各种组件可以安装在测试板12上，并且测试板12可以配备有测试装置11和dut 14，但是示例实施例不限于此。例如，因为测试装置11被布置在测试板12的外部，所以测试装置11可以经由测试板12与dut 14通信。在一些示例实施例中，因为dut 14被布置在测试板12的外部，所以dut 14可以经由测试板12与测试装置11通信。
28.从提供测试装置11与dut 14之间的接口的方面来看，测试板12可以被称为接口板。例如，测试板12可以包括印刷电路板(pcb)，并且pcb可以包括用于传输电信号的多条导线，来自测试装置11的测试信号可以经由多条导线传输到dut 14，或者来自dut 14的测试结果可以经由多条导线传输到测试装置11。在一些示例实施例中，多条导线中的至少一部分可以与测试装置11和dut 14之间的信令相关，并且包括多条导线中的至少一部分的配置可以被称为布线电路(或布线电路区13)。
29.测试装置11可以包括测试逻辑11_1和i/f电路(nrz)11_2。尽管图1a和图1b未示出，但是测试装置11还可以包括诸如以下各种组件：与请求测试的外部主机通信的通信设备、临时存储与各种测试相关的各种信息的存储器、以及向dut 14供电的电源电路。此外，根据一些示例实施例的测试系统10可以被不同地定义，并且作为示例，可以被定义为除了图1a和图1b中的dut 14之外的构成测试系统10的配置组件。
30.根据一些示例实施例，测试装置11可以包括诸如现场可编程门阵列(fpga)、专用集成电路(asic)和应用处理器(ap)的半导体芯片，并且如图1a和图1b所示，当多个dut 14被安装在测试板12上时，可以并行地执行对多个dut 14的测试操作。此外，在对一个dut 14执行测试时，测试装置11可以经由多个通道并行地向dut 14提供测试信号，并且可以经由多个通道彼此并行地从一个dut 14接收测试结果。
31.判定半导体装置是否有缺陷的测试过程可以在半导体工艺的各个阶段执行，并且可以包括例如晶片级测试和晶片级测试之后的测试。晶片级测试可以对应于以晶片级对单个半导体裸片的测试。此外，晶片级测试之后的测试可以是在进行封装之前对半导体裸片的测试，或者对其中已经封装了一个半导体裸片(或半导体芯片)的半导体封装件的测试。在一些示例实施例中，对半导体封装件的测试可以是对包括多个半导体芯片的半导体封装件的测试。
32.在一些示例实施例中，dut 14可以包括各种类型的半导体装置，并且作为示例，可以包括具有半导体存储单元阵列的存储装置。例如，存储装置可以包括动态随机存取存储器(ram)(dram)，诸如，双倍数据速率(ddr)同步dram(sdram)、低功率ddr(lpddr)sdram、图形ddr(gddr)sdram和rambus dram(rdram)。在一些示例实施例中，存储装置可以包括非易失性存储器，诸如，闪存、磁ram(mram)、铁电ram(feram)、相变ram(pram)和电阻ram(reram)。
33.dut 14可以包括接口(i/f)电路14_1，从测试装置11接收测试信号，并根据接收到的测试信号将数据存储在存储单元阵列(未示出)中。此外，dut 14可以读取存储在存储单元阵列中的数据，并根据读取数据经由i/f电路(pam)14_1向测试装置11提供测试结果。
34.根据一些示例实施例，dut 14可以包括与基于n级脉冲幅度调制(下文中，称为
pattern)，并且每个位可以具有根据其值的逻辑状态。i/f电路(nrz)11_2可以基于多个位的逻辑状态生成并输出nrz信号，nrz信号可以经由第一叠加线13_1和第二叠加线13_2转换为pam信号，并且pam信号可以被提供给dut 14。作为pam-4方法的示例，提供给dut 14的一个pam信号可以包括2位，这2位的逻辑状态可以通过dut 14中的对pam信号的解调过程来确定，并且根据每个pam信号确定的具有2位的数据可以被存储在dut 14中的存储单元阵列中。
40.然而，来自dut 14的测试结果可以经由布线电路区13提供给测试装置11。例如，当dut 14基于pam-4方法生成pam信号时，经由每个dut 14的通道传输的pam信号可以包括具有2位的数据。另外，pam信号可以经由布线电路区13被共同地(并行地)提供给至少两个通道，并且可以被提供给测试装置11的i/f电路(nrz)11_2。测试装置11可以基于用于接收的pam信号的nrz接口来确定逻辑状态，并且作为示例，可以基于彼此不同的标准对已向其传输了相同pam信号的多个通道执行确定操作。例如，可以经由第一至第n通道ch1至chn接收相同pam信号，可以响应于第一至第n通道ch1至chn中的每一个来执行对pam信号的确定操作，并且因为向第一至第n通道ch1至chn应用了不同的判定标准，所以在第一至第n通道ch1至chn中的至少两个通道中确定结果可以不同。换言之，pam信号的2位数据的逻辑状态可以基于在第一至第n通道ch1至chn中确定的结果的组合来确定。
41.根据上述示例实施例，可以通过使用基于现有nrz接口的测试装置11(例如，具有nrz i/f电路而不是pam i/f电路的测试装置)来测试基于pam接口的dut 14，而不使用用于在测试装置11的nrz接口与dut 14的pam接口之间进行接口转换的单独的装置(诸如asic和fpga)。因此，可以不需要包括支持pam接口的单独的测试装置(例如，专门包括pam i/f电路的测试装置)，并且可以在没有由于添加了用于不同接口之间的转换的单独的昂贵组件导致的费用的情况下测试基于pam接口的dut。
42.例如，具有nrz接口电路(例如，i/f电路(nrz)11_2)并且不包括pam接口电路的测试装置11可以被配置为基于至少包括和/或实现上述逻辑生成/确定装置、上述第一驱动器以及上述第二驱动器来对具有pam接口电路(例如，i/f电路(pam-4)14_1)的dut 14进行测试，上述逻辑生成/确定装置被配置为生成对应于测试模式的多个位，上述第一驱动器被配置为根据多个位当中的第一位的逻辑状态生成第一不归零(nrz)信号并经由第一通道输出所生成的第一nrz信号，上述第二驱动器被配置为根据多个位当中的第二位的逻辑状态生成第二nrz信号并经由第二通道输出所生成的第二nrz信号，其中，第一nrz信号具有根据第一位的逻辑状态的第一高电平或第一低电平，并且第二nrz信号具有根据第二位的逻辑状态的第二高电平或第二低电平，其中，第一高电平与第二高电平不同。
43.由于提供了被配置为对执行脉冲幅度调制(pam)操作的接口通信的被测装置(dut)进行测试的这种测试装置，可以降低与开发测试装置相关联的成本(包括测试装置的制造成本)、与更换现有测试装置中与信号生成相关的主要组件等相关联的成本等，从而提高测试装置和被测装置的制造的实用性和成本效益(基于降低与在其制造过程中测试这种装置相关联的成本)。此外，可以基于提供这种测试装置(例如，基于与测试相关联的降低的成本，其中，该测试是由与制造存储装置和/或电子装置888相关联的测试装置提供的)，降低与制造如本文所述的存储装置和/或电子装置888相关联的成本。
44.在一些示例实施例中，具有nrz接口电路(例如，i/f电路(nrz)11_2)并且不包括
pam接口电路的测试装置11被配置为测试具有pam接口电路(例如，i/f电路(pam-4)14_1)的dut 14，从而可以基于第一nrz信号和第二nrz信号经由形成在测试板12上的叠加线被电压叠加并且作为测试信号被提供给dut 14，进一步降低与测试装置、dut、所制造的存储装置和/或所制造的电子装置相关联的前述成本。
45.在一些示例实施例中，测试板12被配置为经由第一通道chl从测试装置11接收具有根据多个位当中的第一位的逻辑状态的电压电平的第一nrz信号，并经由第二通道ch2从测试装置11接收具有根据多个位当中的第二位的逻辑状态的电压电平的第二nrz信号，并且在测试板12中进一步包括的叠加线(例如，第一叠加线13_1)被配置为向被测装置(dut)14提供作为测试信号的脉冲幅度调制(pam)信号，该pam信号基于对第一nrz信号和第二nrz信号进行电压叠加被生成为满足pam操作，测试板12的上述配置以及进一步包括的叠加线可以进一步使得具有nrz接口电路(例如，i/f电路(nrz)11_2)并且不包括pam接口电路的测试装置11能够被配置为对具有pam接口电路(例如，i/f电路(pam-4)14_1)并且可以不包括nrz接口电路的dut 14进行测试，从而降低与测试装置、dut、所制造的存储装置和/或所制造的电子装置相关联的上述成本。
46.仍然参照图1a和图1b，在一些示例实施例中，测试装置11可以被配置为基于从本文所描述的dut 14接收的信号(例如，pam信号)来确定测试结果的逻辑状态和/或电压电平，接收的信号(例如，pam信号)可以是在测试装置11和/或测试板12基于第一nrz信号和第二nrz信号(例如，对其进行电压叠加以生成和/或提供pam信号)向dut 14提供pam信号之后接收到的，和/或接收的信号(例如，pam信号)可以是响应于测试装置11和/或测试板12基于第一nrz信号和第二nrz信号向dut 14提供pam信号而接收到的。基于确定测试结果的逻辑状态和/或电压电平，测试装置11和/或测试板12可以判定dut是通过测试还是未通过测试。如图1b所示，测试系统10(例如，测试装置11和/或测试板12)可以包括通信接口11_3，例如，有线或无线通信接口或收发器。测试装置11和/或测试板12可以基于判定dut是通过测试还是未通过测试(这可以基于确定测试结果的逻辑状态来判定)生成通过/失败信号。例如，基于确定出测试结果的逻辑状态为“11”，可以判定出dut通过测试。在另一示例中，基于确定出测试结果的逻辑状态为“00”，可以判定出dut未通过测试。测试装置11和/或测试板12可以被配置为生成指示dut是通过测试还是未通过测试的通过/失败信号，并且可以通过接口11_3向外部设备发送该通过/失败信号。在一些示例实施例中，接口11_3可以被包括在测试装置11的电路(例如，根据一些示例实施例的测试装置的测试控制电路)中。
47.参照图1b，测试系统10可以通信地耦接到制造系统99，该制造系统99被配置为基于与dut 14相关联的一个或更多个输入存储装置来制造(例如，批量生产)电子装置888，这样的输入存储装置包括dut 14和/或可以与dut14相关联的存储装置777(例如，dut 14可以选自包括存储装置777的一批存储装置，以便作为存储装置777的代表供测试系统10测试)。电子装置888可以是诸如被测装置dut 14和/或与dut 14相关联的存储装置777的存储装置，和/或可以是包含诸如被测装置dut 14和/或与dut 14相关联的作为其组件的存储装置777的存储装置的电子装置。制造系统99可以包括控制装置99_1、致动器(actuator)装置99_2、被配置为基于使用一个或更多个存储装置作为输入来制造电子装置888的制造装置99_3(其可以是一个或更多个制造装置)。致动器装置99_2可以是机动化的操纵器、臂、偏转臂、门等，其被配置为将一个或更多个存储装置选择性地操纵、引导和/或转移到制造装置
99_3的输入区域，或者将一个或更多个存储装置从制造装置99_3选择性地操纵、引导和/或转移到废弃区域(例如，从制造过程转移)，以使其不被包括在所制造的电子装置888中。
48.在所制造的电子装置888是存储装置777和/或dut 14的一些示例实施例中，制造装置99_3和致动器装置99_2可以是同一个装置，并且电子装置888的制造可以包括选择性地将某些存储装置(例如，777和/或14)引导/转发到成品区域，或者将某些存储装置(例如，777和/或14)转移/丢弃到单独的(例如，丢弃)区域。在所制造的电子装置888包含存储装置777和/或dut 14作为其组件的一些示例实施例中，制造装置99_3和致动器装置99_2可以是不同的装置，并且制造装置99_3可以用于组装电子装置888，该电子装置888包含与dut 14相关联的一个或更多个存储装置(例如，装置14和/或777)作为其一个或更多个组件。在一些示例实施例中，致动器装置99_2可以是制造装置99_3的一部分，使得被传输以控制致动器装置99_2的命令可以被传输给制造装置99_3。
49.仍然参照图1b，在一些示例实施例中，可以在控制装置99_1处接收在测试系统10处生成的前述的指示dut 14是通过测试还是未通过测试的通过/失败信号。控制装置99_1可以响应于处理通过/失败信号，选择性地将一个或更多个存储装置包括在被输入到制造装置99_3的存储装置中，或者选择性地使一个或更多个存储装置不被包括在被输入到制造装置99_3的存储装置中，以制造一个或更多个电子装置888。
50.在一些示例实施例中，控制装置99_1可以命令致动器装置99_2和/或制造装置99_3以选择性地包括dut 14本身作为制造装置99_3的输入，以被包括在所制造的电子装置888中，或者使dut 14不被输入到制造装置99_3(例如，转移、丢弃等)并因此使其不被包括在所制造的电子装置888中。
51.在一些示例实施例中，dut 14可以选自存储装置777(其可以是特定批次的所制造的存储装置)并且可以在测试系统10处作为存储装置777的代表被测试。因此，将理解的是，存储装置777可以与dut 14相关联(例如，基于从也包括存储装置777的一批存储装置中选择的dut 14)。控制装置99_1可以响应于dut 14被判定为通过测试，命令致动器装置99_2和/或制造装置99_3选择性地将特定存储装置777(其可以包括dut 14，或者还可以不包括dut 14)作为制造装置99_3的输入而被包括在所制造的电子装置888中，或者响应于dut 14被判定为未通过测试，选择性地使该特定存储装置不作为制造装置99_3的输入而不被包括在所制造的电子装置888中。
52.因此，控制装置99_1可以使制造系统99制造一个或更多个电子装置888，从而基于从dut 14(例如，在测试装置11处)接收到的测试结果的所确定的逻辑状态和/或电压电平，与dut 14相关联的一个或更多个特定存储装置(其可以包括存储装置777，并且可以包括dut 14或者还可以不包括dut 14)被选择性地包括在或不包括在一个或更多个所制造的电子装置888中。
53.如图1a中所示，测试系统10可以或可以不通信地耦接到制造系统99，该制造系统99被配置为基于与dut 14相关联的一个或更多个输入存储装置来制造(例如，批量生产)电子装置888，这样的装置包括dut 14和/或可以与dut 14相关联的存储装置777。在一些示例实施例中，在测试系统10处生成的指示dut 14是通过测试还是未通过测试的前述通过/失败信号可以用于选择性地分配一个或更多个存储装置(例如，响应于通过信号)，选择性地重定向要修复的一个或更多个存储装置(例如，响应于失败信号)，选择性地重定向要设置/
丢弃的一个或更多个存储装置(例如，响应于失败信号)等。一个或更多个存储装置可以作为成品和/或作为其他产品的组件进行分发。一个或更多个存储装置可以包括dut 14和/或可与dut 14相关联的存储装置(例如，图1b中所示的存储装置777)。选择性分配和/或重定向可以由控制装置控制，其可由如本文所述的处理电路的一个或更多个实例实现，并且可以通信地耦接到至少测试系统，使得控制装置被配置接收和处理在测试系统10处生成的通过/失败信号。这样的控制装置可以在测试系统10的一个或更多个装置的内部或外部。
54.图2和图3是示出测试装置110的实现示例的测试系统100的框图。在图2和图3中，dut 130可以安装在接口板120(或测试板)内，但是为了便于说明，dut 130被示为在接口板120的外部。
55.参照图2，测试系统100可以包括测试装置110和接口板120，并且dut130可以安装在用于执行测试的测试系统100上。测试装置110可以被配置为对正在执行(和/或被配置为执行)脉冲幅度调制(pam)操作的接口通信的dut 130进行测试。测试装置110可以包括测试控制电路111、逻辑生成/确定装置112、发送(tx)/接收(rx)电路113和电源114，并且接口板120可以包括根据上述示例实施例的叠加线。在图2中，为了便于说明，可以将叠加线简单地示出为电布线。另外，从使用连接到多个通道的测试装置110的引脚(未示出)来控制电信号的方面来看，tx/rx电路113可以被称为引脚电路。
56.图2所示的测试装置110的至少一部分组件可以被提供给图1a和图1b所示的测试逻辑11_1，和/或由图1a和图1b所示的测试逻辑11_1实现。例如，图2所示的测试装置110的至少一部分组件可以构成测试逻辑11_1，并且逻辑生成/确定装置112可以被设置在(例如，被包括和/或实现在)测试逻辑11_1中。此外，tx/rx电路113可以是上述示例实施例中的i/f电路14_1中包括的组件。测试控制电路111可以控制测试装置110的所有操作，并且逻辑生成/确定装置112可以生成具有对应于测试模式的逻辑状态的数据。例如，逻辑生成/确定装置112可以被配置为生成对应于测试模式的多个位。此外，逻辑生成/确定装置112可以对经由tx/rx电路113接收到的测试结果进行逻辑确定操作，并且基于该性能，可以确定出测试结果中包括的位的逻辑状态。
57.tx/rx电路113可以包括：将具有逻辑0或逻辑1的值的数据转换并输出为施加到dut 130的物理电信号(例如，逻辑高电压和逻辑低电压)的电路，以及将物理电信号的电平与至少一个参考电压进行比较以确定由dut130提供的电信号的逻辑状态的电路(例如，比较器)。作为示例，测试装置110可以包括经由多个通道收发测试信号和测试结果的多个引脚，tx/rx电路113可以包括与每个引脚对应的一个或更多个驱动器和一个或更多个比较器。
58.例如，从测试装置110经由两个通道(例如，第一通道chl和第二通道ch2)传输的测试信号可以是通过接口板120叠加后的电压(例如，可以是经由形成在接口板120上的叠加线叠加后的电压)并且作为测试信号被提供给dut 130，并且接口板120的叠加线可以包括：连接到第一通道ch1的第一导线cl1、连接到第二通道ch2的第二导线cl2、以及共同电连接到第一导线cl1和第二导线cl2(例如，电连接到第一导线cl1和第二导线cl2两者)的第三导线cl3。第一导线cl1和第二导线cl2可以称为分别传输不同信号的双传输线，为了确保测试信号的高速传输特性，第一导线cl1和第二导线cl2可以布置成具有相同或基本相同的长度。
59.然而，可以经由dut 130的任何一个通道提供第三导线cl3，并且经由第三导线cl3传输的测试信号可以具有满足如上述示例实施例的pam-4方法的电压电平。第三导线cl3可以被配置为传输pam信号，该pam信号是基于对分别经由第一通道ch1和第二通道ch2接收的第一nrz信号和第二nrz信号进行电压叠加而生成的。第三导线cl3可以经由dut通道(例如，第一dut通道dch1)连接到dut 130，并且可以经由dut通道向dut 130提供pam信号。此外，电源114可以向dut 130提供用于测试操作的电力，并且作为示例，可以经由接口板120向dut 130提供电力。
60.在一些示例实施例中，如图3所示，发送(tx)/接收(rx)电路113可以包括：连接到第一通道ch1的第一驱动器tx_1和第一比较器rx_1(统称为第一tx/rx电路113_1)，以及连接到第二通道ch2的第二驱动器tx_2和第二比较器rx_2(统称为第二tx/rx电路113_2)。根据来自逻辑生成/确定装置112的数据的位值，第一驱动器tx_1可以输出具有两个电压电平中的与一位(例如，第一位)对应的电平的第一信号。此外，第二驱动器tx_2可以输出具有两个电压电平中的与第二位对应的电平的第二信号。此外，根据一些示例实施例，第一驱动器tx_1输出的第一信号的电压电平可以不同于第二驱动器tx_2输出的第二信号的电压电平，使得叠加信号满足pam方法。例如，第一驱动器tx_1可以根据多个位当中的第一位的逻辑状态生成第一不归零(nrz)信号，并经由第一通道ch1输出所生成的第一nrz信号，第二驱动器tx_2可以根据多个位当中的第二位的逻辑状态生成第二nrz信号，并经由第二通道ch2输出所生成的第二nrz信号。
61.此外，根据pam方法生成之后作为测试结果提供的第三信号可以经由第三导线cl3传输到第一导线cl1和第二导线cl2，并且第三信号可以分别经由第一导线cl1和第二导线cl2共同提供给第一通道ch1和第二通道ch2。第一比较器rx_1和第二比较器rx_2中的每一个可以基于不同的条件对共同的第三信号执行确定操作。可以通过将第一比较器rx_1与第二比较器rx_2进行组合来确定来自dut 130的第三信号的具有2位数据的逻辑状态。
62.图4是示出根据本发明构思的一些示例实施例的测试系统200的实现示例的框图。在图4中，示出了在测试板220上单独提供包括叠加线的接口板221的示例。
63.测试系统200可以包括测试装置210和测试板220，并且测试装置210可以包括测试逻辑211和i/f电路(nrz)212。此外，测试板220可以包括dut与接口板221一起安装在其上的插槽(未示出)，并且在图4中，示出了安装在插槽上的dut 222。此外，根据上述示例实施例，dut 222可以包括执行(例如，被配置为执行)pam-4方法的接口的i/f电路(pam-4)222_1。
64.根据上述示例实施例，经由两个通道传输的nrz信号可以在接口板221中被电压叠加，因此，可以向dut 222提供满足pam方法的pam信号。例如，可以对经由第一通道ch1和第二通道ch2传输的两个nrz信号进行叠加并且可以生成一个pam信号，并且类似于一些示例实施例，可以对经由第三通道ch3和第四通道ch4传输的两个nrz信号进行电压叠加，并且可以生成一个pam信号。
65.根据一些示例实施例，接口板221可以安装在测试板220中，并且可以根据要测试的dut 222的接口类型安装彼此不同的接口板221。在包括图4的示例实施例的一些示例实施例中，示出了当dut 222执行pam方法的接口通信时包括上述示例实施例中的叠加线的接口板221被安装的示例，但是当dut 222执行nrz方法的接口通信时，可以安装其中布置有布线的接口板221，使得nrz信号经由多个通道并行传输而不进行电压叠加。此外，测试装置
210可以通过使用内部测试模式的控制操作，针对pam方法的测试dut 222的一些示例实施例和nrz方法的测试dut 222的一些示例实施例不同地设置测试信号的输出操作(例如，nrz信号的电压电平)，另外，可以根据测试结果不同地设置数据的逻辑状态的确定操作。测试装置210可以判定dut 222是否通过测试，并且可以基于根据测试结果确定的数据的逻辑状态生成指示dut 222是否通过测试的通过/失败信号。
66.在以下示例实施例中，由于测试系统可以以各种方式实现，测试板和接口板的术语可以彼此混合使用。然而，示例实施例的范围不受这些术语的限制。
67.图5a和图5b是示出根据一些示例实施例的经由第一通道ch1、第二通道ch2和第一dut通道dch1传输的信号的逻辑状态的图。根据上述示例实施例，第一通道ch1和第二通道ch2可以传输第一nrz信号和第二nrz信号，并且第一dut通道dch1可以向dut传输叠加信号。如上所述，tx/rx电路113的第一驱动器可以根据由逻辑生成/确定装置112生成的多个位当中的第一位的逻辑状态生成第一nrz信号，并经由第一通道ch1输出所生成的第一nrz信号，tx/rx电路113的第二驱动器可以根据由逻辑生成/确定装置112生成的多个位当中的第二位的逻辑状态生成第二nrz信号，并经由第二通道ch2输出所生成的第二nrz信号。
68.参照图5a和图5b，可以生成包括多个位的测试模式，并且可以针对多个位以2个位为单位并行地生成第一nrz信号和第二nrz信号。第一nrz信号的逻辑状态“1”的高电平和第二nrz信号的逻辑状态“1”的高电平可以被设置为彼此不同，如下示例实施例被示出为图5a和图5b中的示例：与第一nrz信号的逻辑状态“1”对应的高电平v1的可以对应于大约1.2v，并且与第二nrz信号的逻辑状态“1”对应的高电平v2可以对应于大约0.6v。因此，第一nrz信号可以根据第一位的逻辑状态(第一驱动器可以据此生成第一nrz信号)具有第一高电平(例如，v1)或第一低电平，并且第二nrz信号可以根据第二位的逻辑状态(第二驱动器可以据此生成第二nrz信号)具有第二高电平(例如，v2)或第二低电平，其中，第一高电平可以与第二高电平不同(例如，大小不同)(例如，v1可以大于v2，至少如图5a所示)。在图5a中，第一低电平和第二低电平都是0v，但是示例实施例不限于此，并且在一些示例实施例中，第一低电平和第二低电平可以彼此不同(例如，可以具有不同的大小)。
69.根据上述示例实施例，由于经由第一通道chl和第二通道ch2输出了第一nrz信号和第二nrz信号，所以可以经由第一dut通道dchl传输包括具有2位的信息的叠加信号。叠加信号的电平可以对应于第一nrz信号的高电平v1和第二nrz信号的高电平v2的平均值。如图5b所示，当第一nrz信号和第二nrz信号的逻辑状态为“0”时，可以传输与逻辑状态“00”对应的叠加信号。另外，类似于这些示例实施例，当第一nrz信号的逻辑状态为“0”且第二nrz信号的逻辑状态为“1”时，可以传输与逻辑状态“01”对应的叠加信号。另外，当第一nrz信号的逻辑状态为“1”且第二nrz信号的逻辑状态为“0”时，可以传输与逻辑状态“10”对应的叠加信号。此外，当第一nrz信号和第二nrz信号的逻辑状态为“1”时，可以传输与逻辑状态“11”对应的叠加信号。此外，如图5b所示，与逻辑状态“00”、“01”、“10”和“11”对应的叠加信号的电压电平可以彼此不同，并且与逻辑状态对应的电压电平为大约0v、大约0.3v、大约0.6v和大约0.9v的示例实施例被示为示例。
70.图6和图7是根据一些示例实施例的测试系统的操作方法的流程图。图6示出了测试装置向dut提供测试信号的示例实施例的操作示例，图7示出了来自dut的测试结果被提供给测试装置的示例实施例的操作示例。
71.图6至图7所示的操作方法可以由测试系统和/或制造系统的任何示例实施例(包括测试板和/或测试装置和/或制造系统控制装置的任何实施例)执行。在一些示例实施例中，图6和/或图7所示的操作可以从测试系统的操作方法中省略，和/或可以以与图6至图7所示的不同的顺序执行。在一些示例实施例中，图6至图7中所示的方法的至少一些操作可以被顺序执行(例如，在执行图6的方法之后执行图7的方法)和/或至少部分地被并行执行(例如，在给定的测试系统和/或制造系统中至少部分地并行执行图6和图7的方法)。
72.在包括图6和图7所示的示例实施例的一些示例实施例中，测试系统可以包括不支持(例如，不包括)pam-4接口(例如，pam-4接口电路)的测试装置，以及作为测试对象的包括pam-4接口电路的dut，可以经由测试板(或接口板)在测试装置与dut之间传输各种信号。在下文中，假设测试装置经由第一通道输出第一nrz信号，并且测试装置经由第二通道输出第二nrz信号，与第一通道和第二通道对应的一个dut通道(例如，第一dut通道)被布置，dut经由第一dut通道接收测试信号。
73.测试装置可以根据与测试模式对应的多个位当中的第一位数据的逻辑状态生成要经由第一通道输出的第一nrz信号，以及根据与测试模式对应的多个位当中的第二位数据的逻辑状态生成要经由第二通道输出的第二nrz信号，以及可以在接口板上对第一nrz信号和第二nrz信号进行电压叠加。叠加信号可以具有满足pam-4方法的波形，因此第一nrz信号的电平和第二nrz信号的电平可以彼此相关。因此，第一nrz信号和第二nrz信号可以经由形成在测试板上的叠加线进行电压叠加，并作为测试信号提供给dut，其中，测试信号可以具有满足pam-4方法(例如，pam-4操作)的电压电平。例如，可以基于第一nrz信号的电平生成第二nrz信号(s11)。
74.由于nrz信号仅包括一位信息，因此第一nrz信号和第二nrz信号中的每一个可以根据逻辑状态具有两个电压电平。例如，第一nrz信号可以根据第一位的逻辑状态具有第一高电平或第一低电平，第二nrz信号可以根据第二位的逻辑状态具有第二高电平或第二低电平，第一高电平可以不同于第二高电平，第一低电平可以不同于第二低电平。例如，在设置第一nrz信号的电平和第二nrz信号的电平时，可以在增大第一高电平时减小第二高电平。类似于这些示例实施例，当第一低电平增大时，第二低电平可以被设置为减小。
75.测试装置可以经由第一通道输出第一nrz信号(s12)，经由第二通道输出第二nrz信号(s13)，以及可以基于经由接口板的叠加线对第一nrz信号和第二nrz信号进行彼此电压叠加，生成满足pam方法的pam信号(s14)。将理解，操作s14可以包括基于对第一nrz信号和第二nrz信号进行电压叠加来生成满足pam方法的pam信号。pam信号可以经由第一dut通道被提供给dut，例如，作为测试信号被提供给dut(s15)，dut可以通过使用基于pam接口对pam信号的处理操作(例如，解调操作)，根据pam信号来确定具有2位的数据的逻辑状态。
76.在一些示例实施例中，参照图7，测试装置可以从dut接收根据pam方法的pam信号，并且作为示例，可以经由第一通道和第二通道共同接收pam信号(s21)。例如，来自dut的包括具有至少2位的信息的pam信号可以作为测试结果传输到测试板的叠加线，并且可以经由第一通道ch1和第二通道ch2并行地向测试装置提供测试结果。
77.例如，pam信号可以包括具有四个电压电平中的任意一个电平的信号，并且pam信号的逻辑状态可以由布置在第一通道和第二通道中的每一者中的比较器确定。作为示例，可以根据第一条件对经由第一通道接收到的pam信号执行确定操作(s22)，以及可以根据第
二条件对经由第二通道接收的pam信号执行确定操作(s23)。
78.因为彼此不同的确定条件被应用于相同的pam信号，所以可以生成确定结果的各种组合。例如，测试装置可以基于nrz接口执行逻辑状态的确定操作，相应地，第一通道和第二通道中的每一者中可以出现两个确定结果(例如，逻辑低和逻辑高)。例如，可以执行经由第一通道从dut接收的作为测试结果的包括具有至少2位的信息的pam信号与第一参考电压的第一比较，以及可以执行经由与第一通道并行的第二通道接收的pam信号与第二参考电压的第二比较。第一参考电压的电平可以不同于第二参考电压的电平。可以通过结合第一通道的确定结果和第二通道的确定结果来确定pam信号的逻辑状态(s24)，例如，可以根据pam信号的电平来确定具有2位的数据的逻辑状态。例如，可以确定基于第一比较的第一比较结果和第二比较的第二比较结果的组合的测试结果的逻辑状态。
79.基于对在s24确定的逻辑状态进行处理，可以选择性地确定在s21从其接收pam信号的dut是否通过测试(s25)。在s25的这种选择性确定可以包括基于所确定的逻辑状态生成指示dut是否通过测试的通过/失败信号。例如，响应于确定出具有2位的数据的逻辑状态对应于“00”，可以在s25确定dut未通过测试并且可以生成指示dut未通过测试的通过/失败信号。在另一示例中，响应于确定出具有2位的数据的逻辑状态对应于“11”，可以在s25确定dut已通过测试并且可以生成指示dut已通过测试的通过/失败信号。
80.一个或更多个存储装置可以选择性地被包括在或不被包括在用于制造一个或更多个电子装置的制造过程的一个或更多个输入中(s26)。例如，在s25生成的通过/失败信号可以被传输到控制装置(例如，控制装置99_1)，该控制装置可以处理通过/失败信号以确定dut是否未通过测试。
81.响应于确定出dut已通过测试，控制装置可以生成一个或更多个控制信号以使得一个或更多个装置(例如，致动器装置99_2和/或制造装置99_3)选择性地包括(例如，转移、引导等)与dut相关联的一个或更多个特定存储装置(例如，存储装置777和/或dut本身)作为制造系统99的输入(例如，制造装置99_3的输入)的一部分，使得特定存储装置是或被包括在由制造装置99_3制造的一个或更多个所制造的电子装置888中。作为输入的被选择性地包括的所述一个或更多个存储装置可以包括：在s21从其接收pam信号的dut，和/或可以是单独的存储装置(例如，从中选择出dut以进行测试的一批存储装置)。
82.响应于确定出dut未通过测试，控制装置可以生成一个或更多个控制信号以使得一个或更多个装置(例如，致动器装置99_2和/或制造装置99_3)选择性地排除(例如，转移、丢弃等)与dut相关联的一个或更多个特定存储装置(例如，存储装置777和/或dut本身)成为制造系统99的输入(例如，制造装置99_3的输入)的一部分，使得特定存储装置被排除在或不被包括在一个或更多个所制造的电子装置888中。所述被排除的装置可以选择性地转移(例如，通过致动器装置99_2和/或制造装置99_3)到丢弃区域以被丢弃、补救、修复等。被选择性地排除的所述一个或更多个存储装置可以包括：在s21从其接收pam信号的dut，和/或可以是单独的存储装置(例如，从中选择出dut以进行测试的一批存储装置)。
83.一个或更多个电子装置(例如，电子装置888)可以基于选择性地包括输入存储装置而被制造(s27)，其可以根据s26的结果包括或不包括存储装置777和/或dut。结果，dut的测试可以选择性地影响哪些存储装置被包括在所制造的电子装置888中。重申，根据一些示例实施例的一种或更多种方法可以包括制造一个或更多个电子装置(例如，电子装置888)
使得与dut相关联的一个或更多个特定存储装置(例如，存储装置777和/或dut本身)基于所确定的测试结果的逻辑状态而被选择性地包括在或不包括在一个或更多个所制造的电子装置中。
84.图8是示出根据一些示例实施例的由测试装置输出的信号的电压电平的示例的表。根据上述示例实施例，测试装置可以经由第一通道ch1输出第一nrz信号，以及经由第二通道ch2输出第二nrz信号，并且根据上述示例实施例，可以在接口板上对第一nrz信号和第二nrz信号进行电压叠加。另外，连接到第一通道ch1的第一导线的长度可以与连接到第二通道ch2的第二导线的长度相同或基本相同，可以经由第三导线将与第一nrz信号的电平和第二nrz信号的电平的平均值对应的叠加信号提供给dut。
85.根据一些示例实施例，第一nrz信号的电压电平可以不同于第二nrz信号的电压电平。作为实现示例，测试装置可以包括第一驱动器和第二驱动器，第一驱动器用于基于由生成/确定装置生成的位中的第一位的逻辑状态生成第一nrz信号，第二驱动器用于基于由生成/确定装置生成的位中的第二位的逻辑状态生成第二nrz信号，并且为了调整第一nrz信号的电平和第二nrz信号的电平，可以应用调整被提供给第一驱动器和第二驱动器的电源电压的电平的方法。在一些示例实施例中，作为另一实现示例，示例实施例可以被实现为向第一驱动器和第二驱动器提供相同的电源电压，并且第一驱动器和第二驱动器中的每一者通过使用彼此不同的驱动能力来驱动信号。
86.第一nrz信号和第二nrz信号可以在其电平被电压叠加时被设置为使得叠加信号的电压电平匹配pam-4方法中所需的四个电压电平。例如，假设pam-4接口电路中设置的驱动器的电源电压为vddq，则pam-4方法所需的四个电压电平的值可以为0、1/3*vddq、2/3*vddq和vddq。在一些示例实施例中，在对第一nrz信号和第二nrz信号进行电压叠加时，第一nrz信号和第二nrz信号的电压叠加后的电平可以被设置为具有上述四个电压电平。此外，上述电源电压vddq可以具有根据作为dut的半导体装置的各种规格的电压电平，并且作为示例，当dut包括具有存储单元阵列的存储装置时，可以具有大约1.2v或与其相似的值的电压电平。
87.在图8中，示出了示例实施例适用的两个示例，并且电平可以被设置为使得第一nrz信号的高电平与第二nrz信号的高电平之和为值2*vddq。作为示例，如在第一情况case 1下，第一nrz信号可以根据数据的逻辑状态具有值4/3*vddq或0，并且第二nrz信号可以根据数据的逻辑状态具有值2/3*vddq或0。在一些示例实施例中，根据要传输的2位数据的值，第一nrz信号的电平可以不同于第二nrz信号的电平，并且作为示例，当测试装置传输数据“11”时，第一nrz信号可以根据数据“11”中的任意一位(例如，最高有效位(msb))具有电平4/3*vddq，并且第二nrz信号可以根据另一位(例如，最低有效位(lsb))具有电平2/3*vddq。此外，类似于这些示例实施例，当测试装置传输数据“10”时，第一nrz信号可以具有电平4/3*vddq并且第二nrz信号可以具有电平0。另外，当测试装置传输数据“01”时，第一nrz信号可以具有电平0并且第二nrz信号可以具有电平2/3*vddq，当测试装置传输数据“00”时，第一nrz信号和第二nrz信号可以具有电平0。
88.然而，第二情况case 2示出了其中第一nrz信号和第二nrz信号的逻辑高电平和逻辑低电平都被设置为彼此不同的示例。例如，第一nrz信号可以根据数据的逻辑状态具有值4/3*vddq或2/3*vddq，而第二nrz信号可以根据数据的逻辑状态具有值2/3*vddq或-2/3*
vddq。即使在第二情况case 2下，当对第一nrz信号和第二nrz信号进行电压叠加时，叠加信号也可以具有0、1/3*vddq、2/3*vddq和vddq四个电平。
89.因此，将理解，在一些示例实施例中，其中第一nrz信号和第二nrz信号经由形成在测试板上的叠加线被电压叠加并且作为测试信号被提供给dut，并且测试信号具有满足pam-4操作的电压电平，测试信号可以具有基于pam-4方法的电源电压(vddq)、2/3*vddq、1/3*vddq或0v中的任何一种电平，第一高电平与第二高电平之和可以为2*vddq。
90.然而，根据示例实施例的第一nrz信号的电平和第二nrz信号的电平不限于图8中所示的数值，并且可以在电压叠加电平满足pam-4方法所需的电压电平的限制内进行各种改变。
91.图9、图10a和图10b是示出根据一些示例实施例的由测试装置根据测试结果确定数据的逻辑状态的示例的图。
92.图9示出了测试装置中设置的比较器的实现示例，并且在图9中示出了当布置了与每个通道对应的两个或更多个比较器时确定每个通道中的信号的三个或更多个状态的示例。另外，每个比较器可以将经由相应通道接收到的测试结果与特定参考电压进行比较，并输出比较结果。此外，在一些示例实施例中，可以根据与每个通道对应的两个比较器的比较结果确定逻辑高状态、逻辑低状态和高电阻(hi-z)状态。
93.从dut读取的数据可以通过使用pam-4方法进行调制，并可以作为测试结果res_t经由接口板被公共地提供给第一通道chl和第二通道ch2。此外，第一比较器com1和第二比较器com2可以对应于第一通道ch1布置，第一比较器com1可以输出测试结果res_t与第一高参考电压vrefh1的比较结果，第二比较器com2可以输出测试结果res_t与第一低参考电压vrefl1的比较结果。此外，第三比较器com3和第四比较器com4可以对应于第二通道ch2布置，第三比较器com3可以输出测试结果res_t与第二高参考电压vrefh2的比较结果，第四比较器com4可以输出测试结果res_t与第二低参考电压vrefl2的比较结果。
94.根据一些示例实施例，第一高参考电压vrefh1的电平可以不同于第二高参考电压vrefh2的电平。此外，第一低参考电压vrefl1的电平可以不同于第二低参考电压vrefl2的电平。因此，即使接收到相同的测试结果res_t，在第一通道ch1和第二通道ch2中也可以生成彼此不同的确定结果，可以通过结合确定结果来确定具有2位的测试结果res_t的逻辑状态。
95.测试装置可以基于对测试结果res_t的确定逻辑状态的处理，进一步判定从中读取数据(例如，从其接收pam信号)的dut是否通过测试，并且可以基于所确定的测试结果res_t的逻辑状态生成指示dut是否通过测试的通过/失败信号。通过/失败信号可以传输到控制装置(例如，控制装置99_1)，其可以使得一个或更多个存储装置被选择性地被包括在制造过程(作为制造装置99_3的输入)中，或不被包括在(例如，转移、丢弃等)制造过程中(例如，不作为制造装置99_3的输入)。
96.下面将参照图10a和图10b描述根据一些示例实施例的确定操作。在包括图10a和图10b的示例实施例的一些示例实施例中示出了两个可实现的示例，在第一情况case 1下，示出了如下示例：第一高参考电压vrefh1的电平为5/6*vddq，第一低参考电压vrefl1和第二高参考电压vrefh2的电平为3/6*vddq，第二低参考电压vrefl2的电平为1/6*vddq。另外，在第二情况case 2下，示出了如下示例：第一高参考电压vrefh1的电平为5/6*vddq，第二高
参考电压vrefh2和第二低参考电压vrefl2的电平为3/6*vddq，第一低参考电压vrefl1的电平为1/6*vddq。
97.参照图10b，在第一情况case 1下，可以基于第一通道ch1和第二通道ch2的确定结果来确定测试结果res_t的四个电压电平，并且通过使用确定结果可以确定2位的逻辑状态。例如，当第一通道ch1和第二通道ch2的确定结果为逻辑高h时，可以确定测试结果res_t的电平对应于vddq，并且测试结果res_t的逻辑状态可以为“11”。另外，当第一通道ch1的确定结果对应于hi-z并且第二通道ch2的确定结果对应于逻辑高h时，可以确定测试结果res_t的电平对应于2/3*vddq，并且测试结果res_t的逻辑状态为“10”。另外，当第一通道ch1的确定结果对应于逻辑低l并且第二通道ch2的确定结果对应于hi-z时，可以确定测试结果res_t的电平对应于1/3*vddq，并且测试结果res_t的逻辑状态为“01”。另外，当第一通道ch1和第二通道ch2的确定结果为逻辑低l时，可以确定测试结果res_t的电平对应于0，并且测试结果res_t的逻辑状态可以为“00”。
98.与第一情况case 1类似，在第二情况case 2下，基于在第二情况case 2下设置的条件，当第一通道chl的确定结果对应于hi-z并且第二通道ch2的确定结果对应于逻辑低l时，可以确定测试结果res_t的电平对应于1/3*vddq。
99.因此，在一些示例实施例中，根据一些或任何示例实施例的测试装置可以包括第一比较器coml和第二比较器com2，第一比较器coml和第二比较器com2被配置为并行地经由第一通道ch1从dut接收包括具有至少2位的信息的pam信号作为测试结果res_t，并且测试装置还可以包括第三比较器com3和第四比较器com4，第三比较器com3和第四比较器com4被配置为并行地经由第二通道ch2接收pam信号。第一比较器com1可以被配置为将pam信号与第一高参考电压vrefh1进行比较，第二比较器com2可以被配置为将pam信号与第一低参考电压vrefl1进行比较，第三比较器com3可以被配置为将pam信号与第二高参考电压vrefh2进行比较，第四比较器com4可以被配置为将pam信号与第二低参考电压vrefl2进行比较，第一高参考电压vrefh1的电平可以不同于第二高参考电压vrefh2的电平。在一些示例实施例中，第一低参考电压vrefl1的电平可以不同于第二低参考电压vrefl2的电平。在一些示例实施例中，测试装置的逻辑生成/确定装置(例如，逻辑生成/确定装置112)可以基于组合第一、第二、第三和第四(例如，第一至第四)比较器com1到com4的比较结果来确定测试结果res_t的逻辑状态。在一些示例实施例中，可以基于第一比较器com1的比较结果和第二比较器com2的比较结果的组合来确定pam信号的逻辑高状态、逻辑低状态或高电阻(hi-z)状态中的任何一个，可以基于第三比较器com3的比较结果和第四比较器com4的比较结果的组合来确定pam信号的逻辑高状态、逻辑低状态或hi-z状态中的任何一个，并且第一比较器com1的比较结果和第二比较器com2的比较结果的组合可以不同于第三比较器com3的比较结果和第四比较器com4的比较结果的组合。
100.图11、图12a和图12b是示出根据一些示例实施例的测试装置确定逻辑状态的示例的图。在图11、图12a和图12b中，因为对应于每个通道布置一个比较器，所以示出了当在每个通道中仅可以确定逻辑高或逻辑低时应用示例实施例的示例。
101.参照图11，从dut读取的数据可以根据pam-4方法进行调制，并且作为测试结果res_t经由接口板公共地提供给第一通道ch1和第二通道ch2，并且测试结果res_t可以被公共地提供给对应于第一通道ch1布置的第一比较器com1和对应于第二通道ch2布置的第二
比较器com2。第一比较器com1可以输出测试结果res_t与第一参考电压vref1的比较结果，第二比较器com2可以输出测试结果res_t与第二参考电压vref2的比较结果。因此，第一比较器com1和第二比较器com2均可以根据待输入的测试结果res_t的电平输出逻辑高h或逻辑低l的比较结果。
102.根据一些示例实施例，第一参考电压vrefl的电平可以不同于第二参考电压vref2的电平。另外，为了确定根据pam-4波形的四个电压电平，可以对来自dut的相同数据执行两次读取操作，可以基于第一读取操作中的比较结果与第二读取操作中的比较结果的组合确定测试结果res_t的电平。此外，在第一读取操作中和在第二读取操作中，上述第一参考电压vref1或第二参考电压vref2中的至少一个可以具有变化的电平。在图11中，示出了用于生成第一参考电压vref1和第二参考电压vref2的参考电压发生器vref gen，并且还示出了测试逻辑控制第一读取操作中的第一参考电压vref1和第二读取操作中的第二参考电压vref2的电平的示例。
103.参照图12a和图12b，示出了如下示例：基于第一读取操作的确定结果和第二读取操作的确定结果，在逻辑上确定测试结果res_t的四个电压电平。例如，如图12a所示，假设在第一读取操作中，第一参考电压vref1和第二参考电压vref2的电平为3/6*vddq，而在第二读取操作中，第一参考电压vref1的电平为5/6*vddq且第二参考电压vref2的电平为1/6*vddq，可以基于如图12b所示的确定结果的组合来确定测试结果res_t的电平。
104.例如，当在第一读取操作和第二读取操作中第一通道chl的确定结果和第二通道ch2的确定结果都是逻辑高电平h时，可以确定测试结果res_t的电平对应于vddq并且测试结果res_t的逻辑状态为“11”。另外，当在第一读取操作中第一通道ch1的确定结果和第二通道ch2的确定结果为逻辑高h，而在第二读取操作中第一通道ch1的确定结果为逻辑低l且第二通道ch2的确定结果为逻辑高h时，可以确定测试结果res_t的电平对应于2/3*vddq，并且测试结果res_t的逻辑状态为“10”。另外，当在第一读取操作中第一通道ch1的确定结果和第二通道ch2的确定结果为逻辑低l，而在第二读取操作中第一通道ch1的确定结果为逻辑低l且第二通道ch2的确定结果为逻辑高h时，可以确定测试结果res_t的电平对应于1/3*vddq，并且测试结果res_t的逻辑状态为“01”。另外，当在第一读取操作和第二读取操作中第一通道chl和第二通道ch2的确定结果都是逻辑低l时，可以确定测试结果res_t的电平对应于0，并且测试结果res_t的逻辑状态为“00”。
105.根据上述示例实施例，可以基于两个参考电压(例如，vrefl和vref2)来确定根据pam-4方法的测试结果res_t的四个电压电平，并且因此，因为减少了与测试装置的每个通道对应布置的电路元件(例如，比较器)的数目，所以可以减少测试装置的实现面积和功耗，此外，可以降低测试装置的制造成本。
106.因此，在一些示例实施例中，根据一些或任何示例实施例的测试装置可以包括第一比较器coml，该第一比较器coml被配置为经由第一通道chl从dut接收包括具有至少2位的信息的pam信号，并且将pam信号与第一参考电压vref进行比较，并且根据一些或任何示例实施例的测试装置还可以包括第二比较器com2，该第二比较器com2被配置为与第一比较器com1并行地经由第二通道ch2接收pam信号，并将pam信号与第二参考电压vref2进行比较，其中，当对来自dut的同一条数据进行第一读取操作和第二读取操作时，测试结果res_t被连续地提供给第一比较器com1和第二比较器com2，并且在第一读取操作和第二读取操作
中，第一参考电压vref1或第二参考电压vref2中的至少一个的电平可以改变(例如，变化)。在一些示例实施例中，在第一读取操作或第二读取操作中的一者中，第一参考电压vref1的电平和第二参考电压vref2的电平可以被设置为相同，而在第一读取操作或第二读取操作中的另一者中，第一参考电压vref1的电平可以被设置为不同于第二参考电压vref2的电平。在一些示例实施例中，测试装置的逻辑生成/确定装置(例如，逻辑生成/确定装置112)可以基于组合在第一读取操作中的第一比较器com1的比较结果和第二比较器com2的比较结果、以及组合在第二读取操作中的第一比较器com1的比较结果和第二比较器com2的比较结果，来确定测试结果res_t的逻辑状态。
107.因此，基于至少包括被配置为如上操作的上述第一比较器com1和第二比较器com2的测试装置，可以减少测试装置中的电路元件的数量，从而可以减少测试装置的实现面积和功耗，此外，还可以降低测试装置的制造成本。
108.测试装置还可以基于对所确定的测试结果res_t的逻辑状态进行处理来判定从中读取数据(例如，从其接收pam信号)的dut是否通过测试，并且可以基于所确定的测试结果res_t的逻辑状态生成指示dut是否通过测试的通过/失败信号。例如，响应于确定出测试结果res_t的电平对应于0并且测试结果res_t的逻辑状态为“00”，测试装置可以确定出dut未通过测试并且可以生成指示dut未通过测试的通过/失败信号。在另一示例中，响应于确定出测试结果res_t的电平对应于vddq并且测试结果res_t的逻辑状态为“11”，测试装置可以确定出dut已通过测试并且可以生成指示dut已通过测试的通过/失败信号。通过/失败信号可以传输到控制装置(例如，控制装置99_1)，其可以使得一个或更多个存储装置被选择性地被包括在制造过程(作为制造装置99_3的输入)中，或不被包括在(例如，转移、丢弃等)制造过程中(例如，不作为制造装置99_3的输入)。
109.图13是示出根据一些示例实施例的测试装置310与作为dut的存储装置320之间的通信示例的框图。如图13所示，测试系统300可以包括测试装置310，并且作为dut的存储装置320可以安装在测试板上。根据示例实施例，可以在测试系统300中进一步设置包括一条或更多条叠加线的测试板，但是在图13中，省略了与其相关的详细示出。
110.存储装置320可以包括i/f电路321、控制逻辑电路322和存储单元阵列323。i/f电路321可以经由第一至第八引脚p11至p18与测试装置310通信。作为示例，存储装置320可以经由第一引脚p11接收芯片使能信号nce，并且当芯片使能信号nce处于使能状态时，可以经由第二至第八引脚p12至p18收发各种信号。
111.此外，存储装置320可以经由第二至第四引脚p12至p14接收命令锁存使能信号cle、地址锁存使能信号ale和写入使能信号nwe。此外，存储装置320可以经由第七引脚p17收发输入/输出信号dq，并且作为示例，可以经由第七引脚p17接收命令/地址/数据，或者向测试装置310发送数据。例如，第七引脚p17可以包括多个引脚，并且可以经由多条信号线传输输入/输出信号dq。
112.作为示例，存储装置320可以基于写入使能信号nwe的切换定时(toggle timing)在命令锁存使能信号cle的使能阶段获得命令cmd。此外，存储装置320可以基于写入使能信号nwe的切换定时在地址锁存使能信号ale的使能阶段获得地址addr。
113.存储装置320可以经由第五引脚p15接收读取使能信号nre，经由第六引脚p16接收数据选通信号dqs，或者向测试装置310发送数据选通信号dqs。在存储装置320的数据data
的输出操作中，可以基于数据选通信号dqs的切换定时向测试装置310发送数据data。此外，在存储装置320的数据data的接收操作中，可以基于数据选通信号dqs的切换定时从测试装置310获得数据data。此外，存储装置320可以经由第八引脚p18向测试装置310发送就绪/忙碌输出信号nr/b。例如，当存储装置320处于忙碌状态时(即，当存储装置320的内部操作被执行时)，存储装置320可以向测试装置310发送就绪/忙碌输出信号nr/b。
114.在一些示例实施例中，控制逻辑电路322可以控制存储装置320的所有操作。控制逻辑电路322可以根据从i/f电路321获得的命令和/或地址cmd/addr生成用于控制存储装置320的其他组件的控制信号。例如，控制逻辑电路322可以将数据data存储在存储单元阵列323中，或者可以生成用于从存储单元阵列323读取数据data的各种控制信号。存储单元阵列323可以在控制逻辑电路322的控制下存储从i/f电路321获得的数据data。存储单元阵列323可以在控制逻辑电路322的控制下将所存储的数据data输出到i/f电路321。
115.在一些示例实施例中，测试装置310可以包括i/f电路311，并且经由第一至第八引脚p21至p28与存储装置320通信。测试装置310的第一至第八引脚p21至p28可以对应于存储装置320的第一至第八引脚p11至p18，并且因为对于其通信操作可以参考关于存储装置320给出的描述，所以省略其详细说明。
116.根据一些示例实施例，参考测试装置310的i/f电路311，应用了叠加线的引脚可以应用于上述第一至第八引脚p21至p28中的至少一些。作为示例，当示例实施例的叠加线被应用于传输命令/地址/数据的第七引脚p27时，可以经由叠加线对经由第七引脚p27中包括的多个引脚传输的信号进行电压叠加。例如，可以从第七引脚p27中包括的多个引脚当中的两个引脚传输nrz信号，并且来自两个引脚的nrz信号可以经电压叠加并作为满足pam-4方法的pam信号提供给存储装置320。此外，根据一些示例实施例，测试装置310可以输出与命令/地址/数据相关的nrz信号，并且存储装置320可以接收与命令/地址/数据相关的pam信号。因此，在一些示例实施例中，测试装置310可以基于向dut传输命令、地址和数据来对dut(例如，存储装置320)执行测试，并且第一位和第二位(其逻辑状态可以用于生成本文所述的第一nrz信号和第二nrz信号)可以是命令、地址或数据中的任何一者。
117.图14a、图14b、图15a、图15b和图15c是根据一些示例实施例的测试系统的操作示例的图。在图14a、图14b、图15a、图15b和图15c中，可以示出各种pam-n接口方法当中的pam-8方法。
118.参照图14a，由于经由第一至第三通道ch1至ch3输出了nrz信号，并经由叠加线对三个nrz信号进行了电压叠加，所以叠加信号的电平可以对应于高电平的第一至第三nrz信号的平均值(v1 v2 v3)/3。此外，第一至第三nrz信号的电压电平可以被设置为使得叠加信号满足pam方法。
119.在一些示例实施例中，例如，如参照图6至图7描述的，测试系统的操作方法除了包括经由第一通道输出根据对应于测试模式的多个位当中的第一位的逻辑状态的第一nrz信号以及经由第二通道输出根据对应于测试模式的多个位当中的第二位的逻辑状态的第二nrz信号之外，还可以包括：经由第三通道输出根据多个位当中的第三位的逻辑状态的第三nrz信号，其中，第三nrz信号可以根据第三位的逻辑状态具有第三高电平或第三低电平。可以基于对第一至第三nrz信号进行电压叠加来生成pam信号，并且pam信号可以作为测试信号被提供给dut(s14-s15)，并且当对第一至第三nrz信号进行电压叠加时，测试信号可以具
有n个电压电平中的任意一个，其中n可以是等于或大于5的整数。根据实现示例，在pam-8方法中，叠加信号可以包括3位信息，并且叠加信号可以具有如下值作为8个电平：0、1/7*vddq、2/7*vddq、3/7*vddq、4/7*vddq、5/7*vddq、6/7*vddq和vddq。此外，如图14b所示，为了确保在电压叠加时第一至第三nrz信号具有上述电压电平，经由第一通道ch1传输的第一nrz信号可以根据逻辑状态具有值12/7*vddq或0，经由第二通道ch2传输的第二nrz信号可以根据逻辑状态具有值6/7*vddq或0，并且第三nrz信号可以根据逻辑状态具有值3/7*vddq或0。然而，示例实施例不限于图14a和图14b所示的示例，可以通过设置其他各种电压电平来应用pam-6、pam-8和pam-16方法。
120.在图15a、图15b和图15c中，示出了测试装置处理与pam-8信号对应的测试结果的示例。在图15a中，示出了如下示例：经由第一至第三通道ch1至ch3共同地提供包括3位信息的测试结果res_t，并且与第一至第三通道ch1至ch3对应布置的比较器接收测试结果res_t。第一通道ch1的比较器可以将测试结果res_t与第一参考电压vref1进行比较，第二通道ch2的比较器可以将测试结果res_t与第二参考电压vref2进行比较，第三通道ch3的比较器可以将测试结果res_t与第三参考电压vref3进行比较。
121.在图15b中，示出了如下示例：对来自dut的相同数据执行3次读取操作，并且可以在每次读取操作中提供测试结果res_t。此外，第一至第三参考电压vref1至vref3的电平可以变化，并且作为示例，在使用第一读取操作中读取的测试结果res_t的比较操作中，第一至第三参考电压vref1至vref3的电平可以为7/14*vddq。另外，在使用第二读取操作中读取的测试结果res_t的比较操作中，第一参考电压vref1的电平可以为13/14*vddq，第二参考电压vref2的电平可以为11/14*vddq，并且第三参考电压vref3的电平可以为9/14*vddq。另外，在使用第三读取操作中读取的测试结果res_t的比较操作中，第一参考电压vref1的电平可以为5/14*vddq，第二参考电压vref2的电平可以为3/14*vddq，并且第三参考电压vref3的电平可以为1/14*vddq。
122.通过组合如上所述的三个比较操作的结果，可以确定测试结果res_t的电平。作为示例，在图15c中，示出了如下示例：基于已经通过使用图15b所示的第一至第三参考电压vref1至vref3确定的逻辑状态的组合，来确定3位测试结果res_t的逻辑状态。例如，当第一读取操作至第三读取操作中第一至第三通道ch1至ch3的比较器的比较结果都为逻辑高h时，测试结果res_t的逻辑状态可以对应于“111”，并且当比较结果都为逻辑低l时，测试结果res_t的逻辑状态可以对应于“000”。此外，基于第一读取操作至第三读取操作中第一至第三通道ch1至ch3的比较器的其他比较结果的组合，可以确定测试结果res_t的其他逻辑状态。
123.测试装置还可以基于对所确定的测试结果res_t的逻辑状态进行处理来确定从中读取数据(例如，从其接收pam信号)的dut是否通过测试，并且可以基于所确定的测试结果res_t的逻辑状态生成指示dut是否通过测试的通过/失败信号。例如，响应于确定出测试结果res_t的逻辑状态对应于“000”，测试装置可以确定出dut未通过测试，并且可以生成指示dut未通过测试的通过/失败信号。在另一示例中，响应于确定出测试结果res_t的逻辑状态对应于“111”，测试装置可以确定出dut已通过测试并且可以生成指示dut已通过测试的通过/失败信号。通过/失败信号可以被传输到控制装置(例如，控制装置99_1)，其可以使得一个或更多个存储装置选择性地被包括在制造过程(作为制造装置99_3的输入)中，或不被包
括在(例如，转移、丢弃等)制造过程中(例如，不作为制造装置99_3的输入)。
124.然而，示例实施例不限于图15a、图15b和图15c所示的示例。第一至第三参考电压vref1至vref3可以在每次读取操作中被设置为不同的电平，此外，基于比较结果的其他组合，可以确定测试结果res_t的逻辑状态。此外，根据上述示例实施例，可以布置两个或更多个比较器以确定第一至第三通道ch1至ch3中的每一个通道中的至少三个状态，并且针对pam-8方法的示例实施例可以不同地设置每个通道的参考电压(例如，高参考电压和低参考电压)。
125.图16是根据一些示例实施例的电子装置的框图。所述电子装置可以包括和/或实现任何示例实施例中包括的任何电子装置和/或电路，包括图1b所示的一个或更多个所制造的电子装置888、图1b所示的控制装置99_1、图1b所示的制造装置99_3、图1b所示的致动器装置99_2等。
126.参照图16，电子装置1100可以包括经由总线1110电耦接在一起的处理器1120、存储器1130和接口1140。电子装置1100可以包括可以耦接到总线1110的一个或更多个操纵器/致动器装置1150。接口1140可以是通信接口(例如，有线或无线通信收发器)。一个或更多个操纵器/致动器装置1150可以包括致动器装置99_2的致动器和/或制造装置99_3，其被配置为选择性地包括或排除一个或更多个存储装置作为制造一个或更多个电子装置888的输入。一个或更多个操纵器/致动器装置1150可以包括被配置为制造一个或更多个电子装置888的制造装置。
127.可以是非暂时性计算机可读介质的存储器1130可以存储指令程序和/或其他信息。存储器1130可以是诸如闪存、相变随机存取存储器(pram)、磁阻ram(mram)、电阻ram(reram)或铁电ram(fram))的非易失性存储器，或者可以是诸如静态ram(sram)、动态ram(dram)或同步dram(sdram)的易失性存储器。处理器1120可以执行所存储的指令程序以执行一个或更多个功能。例如，在电子装置1100被包括在控制装置99_1中和/或实现控制装置99_1的情况下，处理器1120可以被配置为处理从测试系统10接收的通过/失败信号以选择性地包括或排除一个或更多个存储装置作为制造装置99_3的输入。处理器1120可以被配置为基于这样的处理产生输出(例如，控制致动器装置99_2和/或制造装置99_3的命令)。
128.处理器1120可以包括诸如包括逻辑电路的硬件的处理电路、诸如执行软件的处理器的硬件/软件组合、或它们的组合。例如，处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。处理器1120可以被配置为基于这样的处理产生输出(例如，要在显示界面上显示的图像)。
129.处理器1120、存储器1130、接口1140和/或操纵器/致动器装置1150中的一个或更多个可以被包括在处理电路的一个或更多个实例中、包括和/或实现处理电路的一个或更多个实例，诸如，包括逻辑电路的硬件、诸如执行软件的处理器的硬件/软件组合、或它们的组合。在一些示例实施例中，处理电路的所述一个或更多个实例可以包括但不限于中央处理单元(cpu)、应用处理器(ap)、算术逻辑单元(alu)、图形处理单元(gpu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器或专用集成电路(asic)等。在一些示例实施例中，如本文所述的任何存储器、存储装置、存储器单元(memory unit)等可以包括存储指令程序的非暂时性计算机可读存储设备，例如，固
态硬盘(ssd)，并且处理电路的所述一个或更多个实例可以被配置为执行指令程序以实现根据本文描述的任何示例实施例的处理器1120、存储器1130、接口1140、(一个或更多个)操纵器/致动器装置1150等中的一些或全部或任何的功能。
130.在一些示例实施例中，如本文中参照任何附图描述的系统、装置和/或其元件中的一些或全部(包括但不限于，根据任何示例实施例的测试系统、测试装置、测试板、被测装置、存储装置、电子装置等中的任意部分)可以包括处理电路的一个或更多个实例、可以被包括在处理电路的一个或更多个实例，和/或可以由处理电路的一个或更多个实例来实现，诸如，包括逻辑电路的硬件、诸如执行软件的处理器的硬件/软件组合、或它们的组合。例如，处理电路更具体地可以包括但不限于中央处理器(cpu)、算术逻辑单元(alu)、应用处理器(ap)、微型计算机、现场可编程门阵列(fpga)、可编程逻辑单元、微处理器、专用集成电路(asic)、神经网络处理单元(npu)、电子控制单元(ecu)等。在一些示例实施例中，处理电路可以包括存储指令程序的非暂时性计算机可读存储设备(例如，固态硬盘(ssd))以及处理器(例如，cpu)，该处理器(例如，cpu)被配置为执行指令程序以实现本文所描述的系统、装置和/或其元件中的任何元件的功能，包括但不限于根据任何示例实施例的测试系统、测试装置、测试板、被测装置、存储装置、电子装置等的任何部分的功能。将进一步理解的是，处理电路可以被配置为基于包括存储指令程序的非暂时性计算机可读存储设备(例如，固态硬盘(ssd))以及处理器(例如，cpu)，执行如本文所述的任何方法，该处理器(例如，cpu)被配置为执行指令程序以实现根据任何示例实施例的任何方法的任何操作或全部操作(包括但不限于图6至图7所示的任何和所有方法的任何和所有操作)。
131.虽然已经参照本发明构思的一些示例实施例具体地示出和描述了本发明构思，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。