运算电路、半导体装置及电子设备的制作方法

1.本发明的一个方式涉及一种运算电路、半导体装置及电子设备。
2.注意，本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、驱动方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此，更具体地说，作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。


背景技术：

3.现在，以人脑结构为模型的集成电路的开发日益火热。该集成电路组装有作为脑子结构的电子电路且包括相当于人脑的“神经元”及“神经突触”的电路。因此，有时将上述集成电路称为“神经形性(neuro-morphic)”、“脑子形性(brain-morphic)”或“脑子激发(brain-inspire)”。该集成电路具有非诺依曼型体系结构，与随着处理速度的增加功耗也变高的诺依曼型体系结构相比，可以期待以极低功耗进行并列处理。
4.包括“神经元”及“神经突触”的模仿神经网络的信息处理模型被称为人工神经网络(ann)。通过利用人工神经网络，甚至可以以与人等同或者超过人的精度进行推断。在人工神经网络中，主要进行神经元输出的权重之和的运算，即积和运算。
5.人工神经网络的分层深度、神经元的元件个数等的最优值根据该人工神经网络进行处理的对象问题而变化，所以优选构成适合于该问题的人工神经网络。例如，专利文献1公开了一种半导体装置，包括可编程逻辑元件且根据多个上下文切换电路彼此的导通状态及非导通状态而以适于所希望的人工神经网络的电路规模进行积和运算。[先行技术文献][专利文献]
[0006]
[专利文献1]日本专利申请公开第2018-110386号公报


技术实现要素：

发明所要解决的技术问题
[0007]
近年来，人工智能的研究开发日益火热，人工智能进行的“推论”(有时被称为认知)从人工神经网络的运算结果导出。为了使人工智能解决复杂的问题，需要增大该人工神经网络的规模。换言之，需要如下对策：使人工神经网络的分层深；增加包括在层中的神经元的元件个数；等。
[0008]
在作为人工神经网络的运算安装积和运算电路时，优选提高并列度配置积和运算电路。另一方面，在人工神经网络的规模变大的情况下，并列的积和运算电路的个数増大。此时，有时根据并列的积和运算电路的输入端子及输出端子、储存运算结果的缓冲存储器等的配置关系而在电路布局上布线的扫描距离变长。在布线的扫描距离变长时，布线的寄
生电阻、与周围布线或元件等的寄生电容也增大，所以有时发送到该布线的信号延迟而积和运算电路的工作速度降低。
[0009]
本发明的一个方式的目的之一是提供一种新颖运算电路。另外，本发明的一个方式的目的之一是提供一种半导体装置，该半导体装置通过包括上述运算电路可以抑制信号的延迟且并行进行积和运算。
[0010]
此外，本发明的一个方式的目的之一是提供一种新颖的半导体装置等。此外，本发明的一个方式的目的之一是提供一种包括上述半导体装置的电子设备。
[0011]
注意，本发明的一个方式的目的不局限于上述目的。上述列举的目的并不妨碍其他目的的存在。另外，其他目的是上面没有提到而将在下面的记载中进行说明的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上面没有提到的目的。此外，本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外，本发明的一个方式并不需要实现所有的上述目的及其他目的。解决技术问题的手段
[0012]
(1)另外，本发明的一个方式是一种运算电路，包括：第一寄存器；第二寄存器；第三寄存器；第四寄存器；加法器；乘法器；选择器；以及第一存储部。第一寄存器的输出端子与第二寄存器的输入端子电连接，第二寄存器的输出端子与乘法器的第一输入端子电连接。乘法器的输出端子与加法器的第一输入端子电连接，加法器的输出端子与第三寄存器的输入端子电连接，第三寄存器的输出端子与选择器的第一输入端子电连接，选择器的输出端子与第四寄存器的输入端子电连接。另外，第一存储部与乘法器的第二输入端子电连接，第一存储部具有读出对应于输入到第一存储部的上下文信号的第一数据而输入到乘法器的第二输入端子的功能。
[0013]
(2)本发明的一个方式是一种半导体装置，包括：第一运算电路；以及第二运算电路。第二运算电路具有与第一运算电路相同的电路结构。第一运算电路包括第一存储部、第一寄存器、第二寄存器、第三寄存器、第一端子、第二端子、第三端子及第四端子。在第一运算电路中，第一寄存器的输入端子与第一端子电连接，第一寄存器的输出端子与第二寄存器的输入端子及第二端子电连接，第三寄存器的输出端子与第四端子电连接。另外，第一运算电路具有通过第一存储部被输入上下文信号，从第一存储部读出对应于上下文信号的第一数据的功能。另外，第一运算电路具有将输入到第一端子的第二数据保持在第一寄存器或第二寄存器中的功能。另外，第一运算电路具有如下功能：将第一数据乘以保持在第二寄存器中的第二数据而生成第三数据的功能；对第三数据及从第三端子输入的第四数据进行加法运算而生成加法数据的功能；以及将加法数据保持在第三寄存器中的功能。第一运算电路具有如下功能：将保持在第一寄存器中的第二数据输出到第二端子且输入到第二运算电路的第一端子的功能；以及将保持在第三寄存器中的加法数据输出到第四端子而对第二运算电路的第三端子作为第四数据输入加法数据的功能。
[0014]
(3)另外，本发明的一个方式也可以在上述(2)的结构中包括输入寄存器及第二存储部。第二存储部与输入寄存器的输入端子电连接。另外，第二存储部具有读出第二数据而将
其通过输入寄存器从输入寄存器的输出端子向第一运算电路的第一端子输入的功能。
[0015]
(4)另外，本发明的一个方式也可以在上述(3)的结构中包括具有与第一运算电路相同的电路结构的第三运算电路，第一运算电路、第三运算电路也可以各自包括选择器、第四寄存器、第五端子及第六端子。在第一运算电路及第三运算电路的每一个中，选择器的第一输入端子与第三寄存器的输出端子电连接，选择器的第二输入端子与第五端子电连接，选择器的输出端子与第四寄存器的输入端子电连接，第四寄存器的输出端子与第六端子电连接，并且第一运算电路的第五端子与第三运算电路的第六端子电连接。
[0016]
(5)另外，本发明的一个方式也可以在上述(4)的结构中包括进行激活函数的运算的电路。电路对从第一运算电路或第三运算电路的第六端子输出的数据进行激活函数的运算而将运算的结果保持在第二存储部中。
[0017]
(6)另外，本发明的一个方式也可以在上述(2)至(5)的结构中包括多个第一开关及多个第二开关。第一运算电路的第二端子通过多个第一开关与第二运算电路的第一端子电连接，第一运算电路的第三端子通过多个第二开关与第二运算电路的第四端子电连接。
[0018]
(7)另外，本发明的一个方式是一种电子设备，包括上述(2)至(6)中的任一项所述的半导体装置；以及框体。电子设备具有由半导体装置进行积和运算的功能。
[0019]
在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。另外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。另外，存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置，或者有时包括半导体装置。
[0020]
此外，在本说明书等中，当记载为“x与y连接”时，表示在本说明书等中公开了如下情况：x与y电连接的情况；x与y在功能上连接的情况；以及x与y直接连接的情况。因此，不局限于附图或文中所示的连接关系，例如其他的连接关系也在附图或文中所记载的范围内记载。x和y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0021]
作为x和y电连接的情况的一个例子，可以在x和y之间连接一个以上的能够电连接x和y的元件(例如开关、晶体管、电容元件、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外，开关具有控制开启或关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
[0022]
作为x与y在功能上连接的情况的一个例子，例如可以在x与y之间连接有一个以上的能够在功能上连接x与y的电路(例如，逻辑电路(反相器、nand电路、nor电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号生成电路、存储电路、控制电路等)。注意，例如，即使在x与y之间夹有其他电路，当从x输出的信号发送到y时，就可以说x与y在功能上是连接着
的。
[0023]
此外，当明确地记载为“x与y电连接”时，包括如下情况：x与y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接x与y的情况)；以及x与y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接x与y的情况)。
[0024]
或者，可以表现为“x、y、晶体管的源极(或第一端子等)与漏极(或第二端子等)彼此电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与y依次电连接”。或者，可以表达为“晶体管的源极(或第一端子等)与x电连接，晶体管的漏极(或第二端子等)与y电连接，并以x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、y的顺序依次电连接”。或者，可以表达为“x通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与y电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、y依次设置为相互连接”。通过使用与这种例子相同的表达方法规定电路结构中的连接顺序，可以区别晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意，这种表达方法是一个例子，不局限于上述表达方法。在此，x和y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0025]
另外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
[0026]
在本说明书等中，“电阻器”例如包括具有高于0ω的电阻值的电路元件、布线等。因此，在本说明书等中，“电阻器”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此，“电阻器”也可以称为“电阻”、“负载”、“具有电阻值的区域”等，与此相反，“电阻”、“负载”、“具有电阻值的区域”也可以称为“电阻器”等。作为电阻值，例如优选为1mω以上且10ω以下，更优选为5mω以上且5ω以下，进一步优选为10mω以上且1ω以下。此外，例如也可以为1ω以上且1
×
109ω以下。
[0027]
在本说明书等中，“电容元件”例如可以是指具有高于0f的静电电容值的电路元件、具有静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，“电容元件”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间的栅极电容等。“电容元件”、“寄生电容”、“栅极电容”等也可以称为“电容器”等，与此相反，“电容器”也可以称为“电容元件”、“寄生电容”、“栅极电容”等。此外，“电容器”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05ff以上且10pf以下。此外，例如，还可以为1pf以上且10μf以下。
[0028]
在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极被用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一方用作源极而另一方用作漏极。此外，在本说明书等中，源极和漏极可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有
时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。此外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。
[0029]
在本说明书等中，节点也可以根据电路结构或器件结构等称为端子、布线、电极、导电层、导电体或杂质区域等。另外，端子、布线等也可以换称为节点。
[0030]
此外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差，例如在基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。接地电位不一定意味着0v。此外，电位是相对性的，根据基准电位的变化而供应到布线的电位、施加到电路等的电位、从电路等输出的电位等也产生变化。
[0031]
此外，在本说明书等中，“高电平电位”、“低电平电位”不意味着特定的电位。例如，在两个布线都被记为“用作供应高电平电位的布线”的情况下，两个布线所供应的高电平电位也可以互不相同。同样，在两个布线都被记为“用作供应低电平电位的布线”的情况下，两个布线所供应的低电平电位也可以互不相同。
[0032]“电流”是指电荷的移动现象(导电)，例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的系统(例如，半导体、金属、电解液、真空中等)不同。另外，布线等中的“电流的方向”是正载流子移动的方向，以正电流量记载。换言之，负载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，“电流从元件a向元件b流过”等记载可以替换为“电流从元件b向元件a流过”等记载。此外，“对元件a输入电流”等记载可以替换为“从元件a输出电流”等记载。
[0033]
此外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。例如，在本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他实施方式或权利要求书中附有“第二”。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被省略。
[0034]
在本说明书中，为了方便起见，有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书等中所说明的词句，根据情况可以适当地换词句。例如，如果是“位于导电体的顶面的绝缘体”的表述，通过将所示的附图的方向旋转180度，则可以换称为“位于导电体的下面的绝缘体”。
[0035]
另外，“上”或“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层a上的电极b”的表述，则不一定必须在绝缘层a上直接接触地形成有电极b，也可以包括在绝缘层a与电极b之间包括其他构成要素的情况。
[0036]
此外，在本说明书等中，根据状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。另外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电
膜”变换为“导电体”。此外，例如有时可以将“绝缘层”、“绝缘膜”变换为“绝缘体”。
[0037]
注意，在本说明书等中，“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。
[0038]
在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，有时可以将“信号线”、“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。反之亦然，有时可以将“信号线”变换为“电源线”。另外，根据情况或状态，可以互相将施加到布线的“电位”变换为“信号”。反之亦然，有时可以将“信号”变换为“电位”。
[0039]
在本说明书等中，半导体的杂质例如是指构成半导体膜的主要成分之外的物质。例如，浓度低于0.1原子％的元素是杂质。当包含杂质时，例如，半导体中的缺陷态密度有可能提高，载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(也包含水)、锂、钠、硅、硼、磷、碳、氮等。具体而言，当半导体是硅层时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第15族元素(注意，不包含氧、氢)等。
[0040]
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。
[0041]
电开关的例子包括晶体管(例如双极晶体管或mos晶体管)、二极管(例如pn二极管、pin二极管、肖特基二极管、mim(metal insulator metal：金属-绝缘体-金属)二极管、mis(metal insulator semiconductor：金属-绝缘体-半导体)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。另外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当仅将晶体管用作开关时，对晶体管的极性(导电型)没有特别的限制。
[0042]
作为机械开关的例子，可以举出利用了mems(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
[0043]
在本说明书中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态。因此，也包括该角度为-5
°
以上且5
°
以下的状态。“大致平行”是指两条直线形成的角度为-30
°
以上且30
°
以下的状态。另外，“垂直”是指两条直线的角度为80
°
以上且100
°
以下的状态。因此，也包括该角度为85
°
以上且95
°
以下的状态。“大致垂直”是指两条直线形成的角度为60
°
以上且120
°
以下的状态。发明效果
[0044]
根据本发明的一个方式，可以提供一种新颖运算电路。另外，根据本发明的一个方
式，可以提供一种半导体装置，该半导体装置通过包括上述运算电路可以抑制信号的延迟且并行进行积和运算。
[0045]
此外，根据本发明的一个方式，可以提供一种新颖的半导体装置等。此外，根据本发明的一个方式，可以提供一种包括上述半导体装置的电子设备。
[0046]
注意，本发明的一个方式的效果不局限于上述效果。上述列举的效果并不妨碍其他效果的存在。另外，其他效果是上面没有提到而将在下面的记载中进行说明的效果。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上面没有提到的效果。此外，本发明的一个方式具有上述效果及其他效果中的至少一个效果。因此，本发明的一个方式有时不具有上述例举的效果。附图简要说明
[0047]
图1是示出半导体装置的结构例子的方框图。图2是示出半导体装置的结构例子的方框图。图3是示出包括在半导体装置中的电路的结构例子的方框图。图4是示出包括在半导体装置中的电路的结构例子的方框图。图5是示出包括在半导体装置中的电路的结构例子的方框图。图6是示出cnn的结构例子的图。图7是示出包括在半导体装置中的电路的结构例子的方框图。图8是示出半导体装置的工作例子的时序图。图9a是说明包括在滤波器中的滤波值的图，图9b是示出读出到运算电路内部的滤波值的方框图。图10a是说明包括在图像数据中的像素数据的图，图10b是说明输入到运算电路的像素数据的图。图11是说明输入到运算电路的像素数据的图。图12a及图12b是说明输入到运算电路的像素数据的图。图13是说明输入到运算电路的像素数据的图。图14是说明输入到运算电路的像素数据的图。图15是说明输入到运算电路的像素数据的图。图16是说明输入到运算电路的像素数据的图。图17是说明从运算电路输出的运算结果的图。图18是说明由滤波器只抽出特征部分的图像数据(特征图)的图。图19a及图19b是示出包括在半导体装置中的电路的结构例子的方框图。图20是示出包括在半导体装置中的电路的结构例子的方框图。图21是示出半导体装置的工作例子的时序图。图22a及图22b是说明输入到运算电路的像素数据的图。图23是说明读出到运算电路的滤波值的图。图24a至图24c是说明从运算电路输出的运算结果的图。图25是示出包括在半导体装置中的电路的结构例子的方框图。图26是说明输入到运算电路的神经元信号及读出到运算电路的权重系数的图。图27a至图27c是示出存储电路所包括的存储单元的结构的一个例子的电路图。
图28是示出半导体装置的结构例子的截面示意图。图29是示出半导体装置的结构例子的截面示意图。图30a至图30c是示出晶体管的结构例子的截面示意图。图31a及图31b是示出晶体管的结构例子的截面示意图。图32是示出半导体装置的结构例子的截面示意图。图33a及图33b是示出晶体管的结构例子的截面示意图。图34是示出半导体装置的结构例子的截面示意图。图35a是示出电容器的结构例子的俯视图，图35b及图35c是示出电容器的结构例子的截面立体图。图36a是示出电容器的结构例子的俯视图，图36b是示出电容器的结构例子的截面图，图36c是示出电容器的结构例子的截面立体图。图37a是说明igzo的结晶结构的分类的图，图37b是说明结晶性igzo的xrd谱的图，图37c是说明结晶性igzo的纳米束电子衍射图案的图。图38a是示出半导体晶片的一个例子的立体图，图38b是示出芯片的一个例子的立体图，图38c及图38d是示出电子构件的一个例子的立体图。图39是示出电子设备的一个例子的立体图。图40a至图40c是示出电子设备的一个例子的立体图。实施发明的方式
[0048]
在人工神经网络(以下称为神经网络)中，神经突触的结合强度可以通过对神经网络供应现有的信息改变。有时将这样的对神经网络提供现有的信息决定结合强度的处理称为“学习”。
[0049]
并且，通过对“学习”(决定了结合强度)过的神经网络提供某个信息，可以根据其结合强度输出新信息。有时将这样的在神经网络中根据被提供的信息和结合强度输出新信息的处理称为“推论”或“认知”。
[0050]
作为神经网络的模型，例如可以举出hopfield网络、分层神经网络等。尤其是，有时将具有多层结构的神经网络称为“深度神经网络”(dnn)，将利用深度神经网络的机械学习称为“深度学习”。
[0051]
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(oxide semiconductor，也可以简称为os)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成包括具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外，可以将os fet或os晶体管称为包含金属氧化物或氧化物半导体的晶体管。
[0052]
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal oxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[0053]
此外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
[0054]
另外，可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
[0055]
注意，实施方式中说明的内容是指各实施方式(或实施例)中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
[0056]
另外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合，可以构成更多图。
[0057]
参照附图说明本说明书所记载的实施方式。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。在立体图或俯视图等中，为了明确起见，有时省略部分构成要素的图示。
[0058]
此外，在本说明书等中，在多个要素使用同一符号并且需要区分它们时，有时对符号附加“_1”，“[n]”，“[m，n]”等用于识别的符号。
[0059]
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，可以包括噪声引起的信号、电压或电流的不均匀、或者时间偏差引起的信号、电压或电流的不均匀等。
[0060]
(实施方式1)在本实施方式中，说明本发明的一个实施方式的半导体装置的数字运算电路的结构。
[0061]
图1是示出运算装置100的结构例子的方框图。运算装置100包括控制电路ctlr、mac(multiply-accumulate：乘积累加运算)阵列mar、存储部memd以及电路af[1]至电路af[v](v是2以上的整数。)。
[0062]
mac阵列mar例如包括多个运算电路ma，运算电路ma在mac阵列mar中以u
×
v(u是2以上的整数。)的矩阵状设置。换言之，mac阵列mar包括u
×
v个运算电路ma。在图1中，为了表示设置有运算电路ma的位置，对符号附上[，]。例如将位于第一行第一列的运算电路ma记为运算电路ma[1，1]，例如将位于第u行第v列的运算电路ma记为运算电路ma[u，v]。
[0063]
运算电路ma例如具有mac的的功能。具体而言，运算电路ma具有进行第一数据(例如，w[1]至w[m]。注意，m为正的整数。)及第二数据(例如，x[1]至x[m]。)的积和运算的功能。另外，例如第一数据可以是乘数数据和被乘数数据中的一方，第二数据可以是乘数数据和被乘数数据中的另一方。另外，例如当在运算装置100中进行分层型的神经网络的运算时，通过将第一数据设定为权重系数且将第二数据设定为神经元的输出信号的值，可以计算权重系数和神经元的输出信号的值的积和。
[0064]
另外，mac阵列mar包括多个可编程开关pr及多个可编程开关pc。在图1中，多个可编程开关pr中的一个与多个运算电路ma中的一个电连接，多个可编程开关pc中的一个与多个运算电路ma中的一个电连接。因此，在图1中，与运算电路ma同样地对可编程开关pr及可
编程开关pc的符号附上表示位置的[，]。
[0065]
在运算电路ma与可编程开关pr间电连接的布线的个数既可以为一个又可以为多个。另外，在运算电路ma与可编程开关pc间电连接的布线的个数既可以为一个又可以为多个。换言之，使可编程开关pr及可编程开关pc与运算电路ma电连接的布线的个数可以根据运算电路ma的端子的个数决定。
[0066]
位于mac阵列mar的第一行的可编程开关pr[1，1]至可编程开关pr[1，v]各自串联电连接。同样地，位于mac阵列mar的第二行的可编程开关pr[2，1]至可编程开关pr[2，v]各自串联电连接，位于mac阵列mar的第u行的可编程开关pr[u，1]至可编程开关pr[u，v]各自串联电连接。
[0067]
另外，位于mac阵列mar的第一列的可编程开关pc[1，1]至可编程开关pc[u，1]各自串联电连接。同样地，位于mac阵列mar的第二列的可编程开关pc[1，2]至可编程开关pc[u，2]各自串联电连接，位于mac阵列mar的第v列的可编程开关pc[1，v]至可编程开关pc[u，v]各自串联电连接。
[0068]
例如可编程开关pr[1，1]至可编程开关pr[u，1]分别与布线xl[1]至布线xl[u]电连接。另外，例如可编程开关pc[u，1]至可编程开关pc[u，v]分别与布线yl[1]至布线yl[v]电连接。
[0069]
例如布线xl[1]至布线xl[u]各自通过多个寄存器rg与存储部memd电连接。另外，例如布线yl[1]至布线yl[v]各自与存储部memd电连接。
[0070]
存储部memd例如具有保持通过布线xl[1]至布线xl[u]输入到mac阵列mar的第二数据以便在mac阵列mar中进行第一数据和第二数据的积和运算的功能。另外，例如具有保持从mac阵列mar通过布线yl[1]至布线yl[v]发送的第一数据和第二数据的积和运算结果的功能。
[0071]
电连接于布线xl[1]至布线xl[u]的每一个的多个寄存器rg是为了在运算装置100中进行流水线处理而设置的。作为多个寄存器rg的具体例子，例如，在图1中，在mac阵列mar的可编程开关pr[1，1]与存储部memd间的布线xl[1]设置有寄存器rg[1，1]至寄存器rg[1，p](p是1以上的整数。)。另外，寄存器rg[1，1]至寄存器rg[1，p]中的相邻的寄存器rg的输入端子与输出端子电连接，寄存器rg[1，1]的输入端子与存储部memd电连接，寄存器rg[1，p]的输出端子与可编程开关pr[1，1]电连接。
[0072]
另外，同样地，在mac阵列mar的可编程开关pr[2，1]与存储部memd间的布线xl[2]设置有寄存器rg[2，1]至寄存器rg[2，p]。另外，寄存器rg[2，1]至寄存器rg[2，p]中的相邻的寄存器rg的输入端子与输出端子电连接，寄存器rg[2，1]的输入端子与存储部memd电连接，寄存器rg[2，p]的输出端子与可编程开关pr[2，1]电连接。另外，在mac阵列mar的可编程开关pr[u，1]与存储部memd间的布线xl[u]设置有寄存器rg[u，1]至寄存器rg[u，p]。另外，寄存器rg[u，1]至寄存器rg[u，p]中的相邻的寄存器rg的输入端子与输出端子电连接，寄存器rg[u，1]的输入端子与存储部memd电连接，寄存器rg[u，p]的输出端子与可编程开关pr[u，1]电连接。
[0073]
寄存器rg例如具有在作为供应到寄存器rg的时钟信号供应脉冲电压时暂时保持供应到存储器rg的输入端子的数据(例如，可以为数字数据。另外，有时可以为电位。)的功能。另外，寄存器rg例如具有将保持在寄存器rg中的该数据输出到寄存器rg的输出端子的
功能。在本说明书等中，寄存器rg在作为时钟信号被供应高电平电位时暂时保持供应到寄存器rg的输入端子的该数据且将第一数据输入到寄存器rg的输出端子。因此，寄存器rg被用作用来向mac阵列mar发送第一数据的输入寄存器。
[0074]
另外，时钟信号例如可以为由后述的布线ckl发送的信号。
[0075]
寄存器rg例如优选保持8位的数据，更优选保持16位的数据，进一步优选保持32位以上的数据。
[0076]
另外，例如，位于可编程开关pr[1，1]与存储部memd间的寄存器rg[1，1]至寄存器rg[1，p]也可以替换为一个移位寄存器。同样地，例如，位于可编程开关pr[2，1]与存储部memd间的寄存器rg[2，1]至寄存器rg[2，p]也可以替换为一个移位寄存器，位于可编程开关pr[u，1]与存储部memd间的寄存器rg[u，1]至寄存器rg[u，p]也可以替换为一个移位寄存器。
[0077]
如上所述，如图1所示，通过在存储部memd与mac阵列mar间串联电连接多个寄存器rg，可以使从存储部memd向mac阵列mar的数据的发送流水线化。另外，通过串联连接多个寄存器rg，可以抑制因寄生电阻及寄生电容等而用来发送数据的信号延迟。
[0078]
控制电路ctlr与mac阵列mar电连接。另外，控制电路ctlr及mac阵列mar与布线ckl电连接。
[0079]
布线ckl例如被用作供应时钟信号的布线。另外，时钟信号例如可以为脉冲电压等。
[0080]
控制电路ctlr例如具有控制包括在mac阵列mar中的运算电路ma[1，1]至运算电路ma[u，v]的功能。具体而言，例如，控制电路ctlr具有如下功能：发送用来对包括在运算电路ma中的存储部(相当于后述的存储部osm等)写入数据的选择信号的功能；发送该数据的功能。另外，例如，控制电路ctlr具有发送用来控制包括在运算电路ma中的寄存器(后述的寄存器rg2至寄存器rg4等)的信号的功能。另外，控制电路ctlr也可以具有根据从布线ckl来的时钟信号生成不同时钟信号的功能。
[0081]
电路af[1]至电路af[v]分别与布线yl[1]至布线yl[v]电连接。另外，电路af[1]至电路af[v]的每一个与存储部memd电连接。
[0082]
电路af[1]至电路af[v]的每一个例如可以采用使用从布线yl[1]至布线yl[v]发送的积和运算的结果输出激活函数的值的函数电路。作为激活函数，例如可以使用阶梯函数、relu函数、sigmoid函数、tanh函数等。
[0083]
另外，作为电路af[1]至电路af[v]的每一个例如可以采用进行池化处理的电路。另外，作为池化处理例如可以使用最大池化、平均池化、lp池化等。
[0084]
另外，电路af[1]至电路af[v]的每一个也可以采用包括输出激活函数的值的函数电路、进行池化处理的电路等的电路。
[0085]
换言之，通过使用运算装置100，可以进行分层型神经网络的运算、卷积神经网络(cnn)的运算等。
[0086]
注意，本发明的一个方式不局限于图1所示的半导体装置。本发明的一个方式也可以采用根据情况改变图1所示的半导体装置的结构。例如，如图2所示的运算装置100a那样，也可以采用在图1所示的运算装置100中不设置电路af[1]至电路af[v]的结构。
[0087]
《运算电路ma的结构例子》
接着，说明运算电路ma的结构例子。
[0088]
图3是示出运算电路ma的一个例子的方框图。运算电路ma例如包括寄存器rg1、寄存器rg2、寄存器rg3、寄存器rg4、乘法器mp、加法器ad、选择器slc及存储部osm。
[0089]
另外，图3所示的运算电路ma例如包括端子si、端子so、端子mi、端子mo、端子ai及端子ao。
[0090]
寄存器rg1包括相当于输入端子的端子it1以及相当于输出端子的端子ot1。另外，寄存器rg2包括相当于输入端子的端子it2、相当于输出端子的端子ot2以及相当于使能输入端子的端子ct2。另外，寄存器rg3包括相当于输入端子的端子it3、相当于输出端子的端子ot3以及相当于使能输入端子的端子ct3。另外，寄存器rg4包括相当于输入端子的端子it4以及相当于输出端子的端子ot4。另外，虽然图3未图示，但是寄存器rg1至寄存器rg4各自与布线ckl电连接且接收从布线ckl来的时钟信号。
[0091]
乘法器mp包括相当于第一输入端子的端子wi、相当于第二输入端子的端子xi以及相当于输出端子的端子zo。另外，加法器ad包括相当于第一输入端子的端子ft、相当于第二输入端子的端子st以及相当于输出端子的端子tt。
[0092]
寄存器rg1的端子it1与端子si电连接，寄存器rg1的端子ot1与寄存器rg2的端子it2及端子so电连接。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，寄存器rg2的端子ct2与布线slt电连接。
[0093]
存储部osm与布线cf、布线wdt及布线ctx电连接。另外，存储部osm与乘法器mp的端子wi电连接。
[0094]
乘法器mp的端子zo与加法器ad的端子ft电连接。另外，加法器ad的端子st与端子ai电连接。
[0095]
寄存器rg3的端子it3与加法器ad的端子tt电连接，寄存器rg3的端子ot3与端子ao及选择器slc的第一输入端子电连接。另外，寄存器rg3的端子ct3与布线urst电连接。
[0096]
寄存器rg4的端子it4与选择器slc的输出端子电连接，寄存器rg4的端子ot4与端子mo电连接。
[0097]
选择器slc的第二输入端子与端子mi电连接。另外，选择器slc的控制端子与布线sel电连接。
[0098]
寄存器rg1例如具有在作为时钟信号被供应脉冲电压时暂持保持供应到端子it1的数据(例如，可以为数字数据。另外，有时可以为电位)的功能。另外，在本说明书等中，寄存器rg1例如在时钟信号的电位从低电平电位变化到高电平电位时暂时保持供应到寄存器rg1的输入端子的该数据且从寄存器rg1的输出端子输出到该数据。另外，寄存器rg1例如具有将保持在寄存器rg1中的该数据输出到端子ot1的功能。
[0099]
寄存器rg2例如可以为在使能信号被供应到使能输入端子的端子ct2且作为时钟信号被供应脉冲电压时供应到端子it2的数据(例如，可以为数字数据。另外，在本说明书等中，寄存器rg2例如在使能输入端子被输入高电平电位且时钟信号的电位从低电平电位变化到高电平电位时暂时保持供应到寄存器rg2的输入端子的该数据。另外，寄存器rg2例如具有将保持在寄存器rg2中的该数据输出到端子ot2的功能。
[0100]
另外，在寄存器rg2的端子ct2被输入低电平电位时，即使时钟信号的电位从低电平电位变化到高电平电位，寄存器rg2也不保持输入到端子it2的数据。注意，在寄存器rg2
的端子ct2被输入低电平电位时，也输出保持在寄存器rg2中的数据。
[0101]
布线slt例如被用作对寄存器rg2供应使能信号的布线。
[0102]
寄存器rg1在布线ckl所供应的电位例如从低电平电位变化到高电平电位时保持输入到端子it1的数据且从寄存器rg1的端子ot1向寄存器rg2的端子it2发送该数据。另外，在对布线slt供应高电平电位时，在布线ckl所供应的电位例如从低电平电位变化到高电平电位的情况下，寄存器rg2保持输入到端子it2的该数据且从寄存器rg2的端子ot2向乘法器mp的端子xi发送该数据。
[0103]
存储部osm例如具有保持对应于上下文的数据的功能。在此，对应于上下文的数据例如可以为在乘法器mp的运算中使用的第一数据。存储部osm具有通过从布线ctx取得上下文信号选择对应于该上下文信号的数据组而对乘法器mp的端子wi输入多个第一数据的功能。注意，上下文信号既可以为数字信号又可以为模拟信号。
[0104]
另外，存储部osm具有通过从布线wdt取得写入信号来在对应于该写入信号的上下文中写入从布线cf发送的配置数据的功能。
[0105]
另外，上下文信号、写入信号、配置数据例如可以从控制电路ctlr供应。在此情况下，布线ctx、布线wdt、布线cf也可以与控制电路ctlr电连接。
[0106]
乘法器mp例如具有将输入到端子wi的第一数据乘以输入到端子xi的第二数据而将该乘法结果(以下，称为乘法数据。)输出到端子zo的功能。例如，在作为第一数据的w被输入到端子wi且作为第二数据的x被输入到端子xi时，乘法器mp的端子zo作为乘法数据被输出w
×
x。
[0107]
加法器ad例如具有对输入到端子zo的乘法数据及输入到端子st的数据进行加法运算而将该加法结果(以下，称为加法数据。)输出到端子tt的功能。
[0108]
寄存器rg3例如具有在作为使能输入端子的端子ct3被输入使能信号且作为时钟信号被供应脉冲电压时暂持保持供应到端子it3的加法数据的功能。另外，在本说明书等中，寄存器rg3例如在使能输入端子被输入高电平电位且时钟信号的电位从低电平电位变化到高电平电位时暂时保持供应到寄存器rg3的输入端子的该数据。另外，寄存器rg3例如具有将保持在寄存器rg3中的该数据输出到端子ot3的功能。
[0109]
另外，在寄存器rg3的端子ct3被输入低电平电位时，即使时钟信号的电位从低电平电位变化到高电平电位，寄存器rg3也不保持输入到端子it3的数据。注意，在寄存器rg3的端子ct3被输入低电平电位时，也输出保持在寄存器rg3中的数据。
[0110]
布线urst例如被用作对寄存器rg3供应使能信号的布线。
[0111]
选择器slc具有使第一输入端子和第二输入端子中的一方与输出端子间处于导通状态且使第一输入端子和第二输入端子中的另一方与输出端子间处于非导通状态的功能。注意，根据输入到控制端子的布线sel的电位决定选择器slc选择输出端子与第一输入端子导通还是与第二输入端子导通。在此，例如在控制端子被输入高电平电位时选择器slc使第一输入端子与输出端子间处于导通状态，在控制端子被输入低电平电位时选择器slc使第二输入端子与输出端子间处于导通状态。
[0112]
当在选择器slc中第一输入端子与输出端子间处于导通状态且第二输入端子与输出端子间处于非导通状态时，来自寄存器rg3的端子ot3的加法数据被输入到寄存器rg4的端子it4。或者，当在选择器slc中第二输入端子与输出端子间处于导通状态且第一输入端
子与输出端子间处于非导通状态时，来自端子mi的数据被输入到寄存器rg4的端子it4。
[0113]
布线sel例如被用作供应用来控制选择器slc的信号的布线。
[0114]
寄存器rg4例如可以为在作为时钟信号被供应脉冲电压时暂持保持供应到端子it4的数据(例如，可以为数字数据。另外，在本说明书等中，寄存器rg4例如在时钟信号的电位从低电平电位变化到高电平电位时暂时保持供应到寄存器rg4的输入端子的该数据。另外，寄存器rg4例如具有将保持在寄存器rg4中的该数据输出到端子ot4的功能。
[0115]
《可编程开关的结构》接着，参照图4及图5说明可编程开关pr及可编程开关pc。
[0116]
位于第s行(s为1以上且u以下的整数。)的可编程开关pr[s，1]至可编程开关pr[s，v](图1及图2中未图示)具有在运算电路ma[s，1]至运算电路ma[s，v]的每一个中控制彼此之间的导通状态和非导通状态的功能。
[0117]
例如，可编程开关pr可以具有图4所示的电路结构。另外，除了可编程开关pr[s，g](g为1以上且v-1以下的整数。)及可编程开关pr[s，h](h为大于g且为v以下的整数。)的结构例子以外，图4还示出运算电路ma[s，g]、运算电路ma[s，h]。
[0118]
另外，图4示出端子si、端子so、端子ai及端子ao作为运算电路ma[s，g]及运算电路ma[s，h]的每一个所包括的端子。
[0119]
可编程开关pr[s，g]及可编程开关pr[s，h]与多个布线sl电连接。另外，可编程开关pr[s，g]及可编程开关pr[s，h]与多个布线alx电连接。
[0120]
多个布线sl及多个布线alx例如为在mac阵列mar的行方向上延伸而设置的布线。
[0121]
另外，多个布线sl与布线xl[s]电连接。另外，图4示出多个布线xl[s]，但是布线xl[s]也可以设为一个布线且与多个布线sl中的一个电连接。
[0122]
可编程开关pr[s，g]及可编程开关pr[s，h]的每一个例如包括多个开关。例如，图4示出可编程开关pr[s，g]包括多个开关sw_si[s，g]、多个开关sw_so[s，g]、多个开关sw_aix[s，g]及多个开关sw_aox[s，g]且可编程开关pr[s，h]包括多个开关sw_si[s，h]、多个开关sw_so[s，h]、多个开关sw_aix[s，h]及多个开关sw_aox[s，h]的结构。
[0123]
运算电路ma[s，g]的端子si与多个开关sw_si[s，g]的每一个的第一端子电连接，多个开关sw_si[s，g]中的一个的第二端子与多个布线sl中的一个电连接。另外，运算电路ma[s，g]的端子so与多个开关sw_so[s，g]的每一个的第一端子电连接，多个开关sw_so[s，g]中的一个的第二端子与多个布线sl中的一个电连接。运算电路ma[s，g]的端子ai与多个开关sw_aix[s，g]的每一个的第一端子电连接，多个开关sw_aix[s，g]中的一个的第二端子与多个布线alx中的一个电连接。另外，运算电路ma[s，g]的端子ao与多个开关sw_aox[s，g]的每一个的第一端子电连接，多个开关sw_aox[s，g]中的一个的第二端子与多个布线alx中的一个电连接。
[0124]
运算电路ma[s，h]的端子si与多个开关sw_si[s，h]的每一个的第一端子电连接，多个开关sw_si[s，h]中的一个的第二端子与多个布线sl中的一个电连接。另外，运算电路ma[s，h]的端子so与多个开关sw_so[s，h]的每一个的第一端子电连接，多个开关sw_so[s，h]中的一个的第二端子与多个布线sl中的一个电连接。运算电路ma[s，h]的端子ai与多个开关sw_aix[s，h]的每一个的第一端子电连接，多个开关sw_aix[s，h]中的一个的第二端子与多个布线alx中的一个电连接。另外，运算电路ma[s，h]的端子ao与多个开关sw_aox[s，h]
的每一个的第一端子电连接，多个开关sw_aox[s，h]中的一个的第二端子与多个布线alx中的一个电连接。
[0125]
例如，在使运算电路ma[s，g]的端子so与运算电路ma[s，h]的端子si间处于导通状态时，选择多个布线sl中的一个，使与该布线直接连接的开关sw_so[s，g]及开关sw_si[s，h]都处于开启状态且使剩余的多个开关sw_so[s，g]及剩余的多个开关sw_si[s，h]都处于关闭状态即可。
[0126]
与可编程开关pr同样，位于第t列(t为1以上且v以下的整数。)的可编程开关pc[1，t]至可编程开关pc[u，t](图1及图2中未图示)具有在运算电路ma[1，t]至运算电路ma[u，t]的每一个中控制彼此之间的导通状态和非导通状态的功能。
[0127]
例如，可编程开关pc可以具有图5所示的电路结构。另外，除了可编程开关pc[e，t](e为1以上且u-1以下的整数。)及可编程开关pc[f，t](f为大于e且为u以下的整数。)的结构例子以外，图5还示出运算电路ma[e，t]、运算电路ma[f，t]。
[0128]
另外，图5示出端子ai、端子ao、端子mi及端子mo作为运算电路ma[e，t]及运算电路ma[f，t]的每一个所包括的端子。
[0129]
可编程开关pc[e，t]及可编程开关pc[f，t]与多个布线ml及多个布线aly电连接。
[0130]
多个布线ml及多个布线aly例如为在mac阵列mar的列方向上延伸而设置的布线。
[0131]
另外，多个布线ml与布线yl[t]电连接。另外，图5示出多个布线yl[t]，但是布线yl[t]也可以设为一个布线且与多个布线ml中的一个电连接。
[0132]
可编程开关pc[e，t]及可编程开关pc[f，t]的每一个例如包括多个开关。例如，图5示出可编程开关pc[e，t]包括多个开关sw_mi[e，t]、多个开关sw_mo[e，t]、多个开关sw_aiy[e，t]及多个开关sw_aoy[e，t]且可编程开关pc[f，t]包括多个开关sw_mi[f，t]、多个开关sw_mo[f，t]、多个开关sw_aiy[f，t]及多个开关sw_aoy[f，t]的结构。
[0133]
运算电路ma[e，t]的端子mi与多个开关sw_mi[e，t]的每一个的第一端子电连接，多个开关sw_mi[e，t]中的一个的第二端子与多个布线ml中的一个电连接。另外，运算电路ma[e，t]的端子mo与多个开关sw_mo[e，t]的每一个的第一端子电连接，多个开关sw_mo[e，t]中的一个的第二端子与多个布线ml中的一个电连接。运算电路ma[e，t]的端子ai与多个开关sw_aiy[e，t]的每一个的第一端子电连接，多个开关sw_aiy[e，t]中的一个的第二端子与多个布线aly中的一个电连接。另外，运算电路ma[e，t]的端子ao与多个开关sw_aoy[e，t]的每一个的第一端子电连接，多个开关sw_aoy[e，t]中的一个的第二端子与多个布线aly中的一个电连接。
[0134]
运算电路ma[f，t]的端子mi与多个开关sw_mi[f，t]的每一个的第一端子电连接，多个开关sw_mi[f，t]中的一个的第二端子与多个布线ml中的一个电连接。另外，运算电路ma[f，t]的端子mo与多个开关sw_mo[f，t]的每一个的第一端子电连接，多个开关sw_mo[f，t]中的一个的第二端子与多个布线ml中的一个电连接。运算电路ma[f，t]的端子ai与多个开关sw_aiy[f，t]的每一个的第一端子电连接，多个开关sw_aiy[f，t]中的一个的第二端子与多个布线aly中的一个电连接。另外，运算电路ma[f，t]的端子ao与多个开关sw_aoy[f，t]的每一个的第一端子电连接，多个开关sw_aoy[f，t]中的一个的第二端子与多个布线aly中的一个电连接。
[0135]
例如，在使运算电路ma[e，t]的端子mo与运算电路ma[f，t]的端子mi间处于导通状
态时，选择多个布线ml中的一个，使与该布线直接连接的开关sw_mo[e，t]及开关sw_mi[f，t]都处于开启状态且使剩余的多个开关sw_mo[e，t]及剩余的多个开关sw_mi[f，t]都处于关闭状态即可。另外，例如，在使运算电路ma[e，t]的端子ao与运算电路ma[f，t]的端子ai间处于导通状态时，选择多个布线aly中的一个，使与该布线直接连接的开关sw_aoy[e，t]及开关sw_si[f，t]都处于开启状态且使剩余的多个开关sw_aoy[e，t]及剩余的多个开关sw_aiy[f，t]都处于关闭状态即可。
[0136]
注意，图4示出可编程开关pr、运算电路ma的端子si、端子so、端子ai及端子ao电连接的结构且图5示出可编程开关pc、运算电路ma的端子ai、端子ao、端子mi及端子mo电连接的结构，但是本发明的一个方式不局限于此。例如，在运算装置100中，也可以采用如下结构：可编程开关pr除了端子si、端子so、端子ai及端子ao以外还与端子mi及端子mo电连接的结构；或者可编程开关pc除了端子ai、端子ao、端子mi及端子mo以外还与端子si及端子so电连接的结构。
[0137]
mac阵列mar可以使用可编程开关pr[1，1]至可编程开关pr[u，v]以及可编程开关pc[1，1]至可编程开关pc[u，v]改变关于积和运算的电路的规模。例如，在使用mac阵列mar进行积和运算时，在只使用运算电路ma[1，t]至运算电路ma[u，t]可以进行充分运算的情况下，使可编程开关pr[1，t]至可编程开关pr[u，t]以及可编程开关pc[1，t]至可编程开关pc[u，t]处于开启状态且使其以外的可编程开关处于关闭状态即可。
[0138]
《工作方法》接着，说明运算装置100的工作例子。注意，在本工作方法中，说明卷积神经网络(cnn)的运算中的工作例子。
[0139]
cnn是抽取图像等的特征时使用的计算模型之一。图6示出cnn的结构例子。cnn由卷积层cl、池化层pl、全连接层fcl构成。在本工作方法中，例如从存储部memd读出的图像数据ipd被输入到mac阵列mar而进行特征抽取。
[0140]
卷积层cl具有对图像数据进行卷积处理的功能。在卷积处理中，进行图像数据的一部分区域与权重滤波器的滤波值的反复积和运算。由于卷积层cl中的卷积因此图像的特征被提取。
[0141]
在卷积处理中，可以使用一个或多个权重滤波器。在使用多个权重滤波器的情况下，可以提取图像数据所包括的多个特征。图6示出滤波器fil1、滤波器fil2、滤波器fil3作为多个权重滤波器。注意，图6示出三个滤波器，但是用于卷积处理的滤波器的个数也可以为一个、两个或四个以上。图6示出对输入到卷积层cl的图像数据进行使用滤波器fil1、fil2、fil3的滤波处理，生成图像数据d1、d2、d3的例子。
[0142]
例如，也可以对进行卷积的图像数据d1、d2、d3进行使用激活函数的运算。作为激活函数，例如可以使用relu(rectified linear units：线性整流函数)等。relu是如下函数：在输入值为负值时输出“0”，在输入值为“0”以上时直接输出输入值。作为其他激活函数，还可以使用sigmoid函数、tanh函数等。
[0143]
不依赖于激活函数的运算的有无，图像数据d1、d2、d3例如被输出到池化层pl。池化层pl具有对从卷积层cl输入的图像数据进行池化的功能。池化是将图像数据分割成多个区域而按每个该区域抽出指定的数据而重新配置为矩阵状的处理。由于池化，因此在保持在卷积层cl中提取的特征的状态下缩小图像数据。作为池化，可以利用最大池化、平均池化、
lp池化等。
[0144]
cnn例如通过上述卷积处理及池化处理进行特征抽取。cnn例如也可以包括多个卷积层cl及/或多个池化层pl。图6示出设置有z个(在此，z是1以上的整数)由卷积层cl及池化层pl构成的层l(层l1至层lz)且进行卷积处理及池化处理z次的结构。此时，可以在各层l中进行特征抽取，因此可以实现更高度的特征抽取。另外，图6示出层l1、层l2、层lz而省略其他层l。
[0145]
全连接层fcl例如具有使用经过层l1至层lz获得的图像数据判断图像的功能。全连接层fcl具有某个层中的所有节点与下一个层的所有节点连接的结构。换言之，在全连接层fcl中进行利用全连接型神经网络(fnn)的运算。从卷积层cl或池化层pl输出的图像数据是二维特征图，该特征图在被输入到全连接层fcl时一维展开。并且，输出利用全连接层fcl的推论来得到的图像数据opd。
[0146]
《《卷积层cl的运算1》》在此，说明使用运算装置100的卷积层cl的运算的方法。注意，包括在运算装置100的mac阵列mar中的运算电路ma例如以九行十列的矩阵状排列。换言之，在本工作方法中说明的mac阵列mar包括运算电路ma[1，1]至运算电路ma[9，10]。
[0147]
另外，本工作方法中的mac阵列mar由可编程开关pr、可编程开关pc构成图7所示那样的电路结构。具体而言，在包括在mac阵列mar的第一行上的运算电路ma中，以运算电路ma的端子so与其相邻的运算电路ma的端子si处于导通状态的方式设定可编程开关pr。例如，以运算电路ma[1，1]的端子so与运算电路ma[1，2]的端子si处于导通状态的方式设定可编程开关pr[1，1]及可编程开关pr[1，2]，以运算电路ma[1，2]的端子so与运算电路ma[1，3]的端子si处于导通状态的方式设定可编程开关pr[1，2]及可编程开关pr[1，3]。另外，布线xl[1]通过可编程开关pr[1，1]与运算电路ma[1，1]的端子si处于导通状态。如此，在本工作方法中，以mac阵列mar的各行上的运算电路ma串联地处于导通状态的方式设定可编程开关pr。
[0148]
另外，具体而言，本工作方法中的mac阵列mar在包括在mac阵列mar的第一列上的运算电路ma中，以运算电路ma的端子ao与其相邻的运算电路ma的端子ai处于导通状态的方式设定可编程开关pc。例如，以运算电路ma[1，1]的端子ao与运算电路ma[2，1]的端子ai处于导通状态的方式设定可编程开关pc[1，1]及可编程开关pc[2，1]。另外，布线yl[1]通过可编程开关pc[9，1]与运算电路ma[9，1]的端子ao处于导通状态。如此，在本工作方法中，以mac阵列mar的各列上的运算电路ma串联地处于导通状态的方式设定可编程开关pc。
[0149]
图8是示出在时刻t1至时刻t9间及其附近的时刻输入到运算电路ma[2，1]所包括的端子si、端子so、端子xi、端子wi、端子ai(端子st)、端子tt及端子ao的数据的变化的时序图。另外，图8还示出布线ckl、布线slt、布线sel及布线urst的电位变化。另外，图8的“high”表示高电平电位且“low”表示低电平电位。
[0150]
另外，在本工作方法中，布线slt一直被输入高电平电位。因此，寄存器rg2在本工作方法中处于使能状态。
[0151]
另外，本工作方法中，布线sel一直被输入低电平电位。因此，在选择器slc中，第一输入端子与输出端子间一直处于非导通状态，并且第二输入端子与输出端子间一直处于导通状态。
[0152]
以下，使用图8的时序图说明在mac阵列mar中进行的运算方法。
[0153]
[步骤0：初始化]首先，在运算装置100中进行初始化工作。具体而言，在时刻t1之前优选对运算电路ma[1，1]至运算电路ma[9，10]的每一个的端子si、端子so、端子xt、端子wt、端子ai(端子st)、端子tt及端子ao输入用于初始化的数据(图8中未图示)。初始化用的数据例如可以为“0”的值的数据。另外，使布线urst的电位从低电平电位变化到高电平电位而使用寄存器rg3使端子ao的电位调整为合适的电位。作为此时的端子ao的电位，例如优选为对应于“0”的值的电位。
[0154]
[步骤1：滤波值的读出]在步骤0之后且时刻t1之前，在运算装置100的mac阵列mar的运算电路ma[1，1]至运算电路ma[9，10]的每一个中，从存储部osm读出滤波值。具体而言，进行如下工作：从布线ctx供应上下文信号而从存储部osm读出对应于所希望的上下文的数据，即滤波值。在此，例如位于第t列(在此，t为1以上且10以下的整数。)的运算电路ma[1，t]至运算电路ma[9，t]的每一个的存储部osm读出滤波器fil
t
的滤波值。滤波器fil
t
例如为图9a所示的三行三列的行列，滤波器fil
t
作为行列的成分包括fil
t
[1，1]至fil
t
[3，3]。例如，在此，运算电路ma[1，t]的存储部osm读出fil
t
[1，1]，运算电路ma[2，t]的存储部osm读出fil
t
[1，2]，运算电路ma[3，t]的存储部osm读出fil
t
[1，3]，运算电路ma[4，t]的存储部osm读出fil
t
[2，1]，运算电路ma[5，t]的存储部osm读出fil
t
[2，2]，运算电路ma[6，t]的存储部osm读出fil
t
[2，3]，运算电路ma[7，t]的存储部osm读出fil
t
[3，1]，运算电路ma[8，t]的存储部osm读出fil
t
[3，2]，并且运算电路ma[9，t]的存储部osm读出fil
t
[3，3]。
[0155]
因此，如图9b所示，mac阵列mar的运算电路ma在第一列至第十列的每个列上读出滤波器fil1至滤波器fil
10
。
[0156]
在运算电路ma[1，1]至运算电路ma[9，10]的每一个中从存储部osm读出的滤波值被输入到乘法器mp的端子wi。
[0157]
[步骤2：图像数据的输入]接着，说明对mac阵列mar输入图像数据ipd的工作。
[0158]
在此，如图10a所示，图像数据ipd例如由m行n列(在此，m、n为1以上的整数。)的多个像素数据pix[1，1]至像素数据pix[m，n]构成。
[0159]
另外，图像数据ipd例如从运算装置100的存储部memd读出。
[0160]
另外，mac阵列mar的运算电路ma以九行十列的矩阵状排列，所以mac阵列mar与寄存器rg[1，p]至寄存器rg[9，p]电连接。另外，mac阵列mar的第s行(在此，s为1以上且9以下的整数。)与寄存器rg[s，1]至寄存器rg[s，p]电连接。换言之，在从存储部memd读出的像素数据pix被输入到mac阵列mar的运算电路ma[s，1]时，经由寄存器rg[s，1]至寄存器rg[s，p]。
[0161]
每次对布线ckl输入从低电平电位到高电平电位的电位变化作为时钟信号时，寄存器rg[s，1]至寄存器rg[s，p]都依次发送从存储部memd读出的多个像素数据pix。
[0162]
图10b是示出在时刻t1至时刻t9的期间保持在寄存器rg[1、p]至寄存器rg[9、p]中且输入到mac阵列mar的像素数据pix的方框图。
[0163]
例如，图10b示出：在时刻t1，在布线ckl中电位从低电平电位变化到高电平电位且
在寄存器rg[1，p]至寄存器rg[3，p]的每一个存储像素数据pix[1，1]，像素数据pix[1，1]被输入到运算电路ma[1，1]至运算电路ma[3，1]的每一个的端子si。另外，例如，图10b示出：在时刻t2，在布线ckl中电位从低电平电位变化到高电平电位且在寄存器rg[1，p]至寄存器rg[3，p]的每一个储存像素数据pix[1，2]，像素数据pix[1，2]被输入到运算电路ma[1，1]至运算电路ma[3，1]的每一个的端子si。另外，例如，图10b示出：在时刻t3，在布线ckl中电位从低电平电位变化到高电平电位且在寄存器rg[1，p]至寄存器rg[3，p]的每一个储存像素数据pix[1，3]，像素数据pix[1，3]被输入到运算电路ma[1，1]至运算电路ma[1，3]的端子si。
[0164]
另外，例如，图10b示出：在时刻t4，在布线ckl中电位从低电平电位变化到高电平电位且在寄存器rg[1，p]至寄存器rg[3，p]的每一个储存像素数据pix[1，4]，像素数据pix[1，4]被输入到运算电路ma[1，1]至运算电路ma[3，1]的每一个的端子si，寄存器rg[4，p]至寄存器rg[6，p]的每一个储存像素数据pix[2，1]，并且像素数据pix[2，1]被输入到运算电路ma[4，1]至运算电路ma[6，1]的端子si。
[0165]
另外，例如，图10b示出：在时刻t7，在布线ckl中电位从低电平电位变化到高电平电位且在寄存器rg[1，p]至寄存器rg[3，p]的每一个储存像素数据pix[1，7]，像素数据pix[1，7]被输入到运算电路ma[1，1]至运算电路ma[3，1]的每一个的端子si，寄存器rg[4，p]至寄存器rg[6，p]储存像素数据pix[2，4]，像素数据pix[2，4]被输入到运算电路ma[4，1]至运算电路ma[6，1]的每一个的端子si，在寄存器rg[7，p]中储存像素数据pix[3，1]，并且像素数据pix[3，1]被输入到运算电路ma[7，1]的端子si。
[0166]
如上所述，每次对布线ckl输入从低电平电位变化到高电平电位的电位变化作为时钟信号时，运算电路ma[1，1]至运算电路ma[3，1]都依次被输入像素数据pix[1，1]至像素数据pix[1，n]。另外，在运算电路ma[4，1]至运算电路ma[6，1]中，运算电路ma[1，1]至运算电路ma[3，1]被输入数据而在布线ckl中时钟信号的电位从低电平电位变化到高电平电位三次，然后像素输入数据pix[2，1]至像素数据pix[2，n]依次被输入。另外，在运算电路ma[7，1]至运算电路ma[9，1]中，运算电路ma[4，1]至运算电路ma[6，1]被输入数据而在布线ckl中时钟信号的电位从低电平电位变化到高电平电位三次，然后像素数据pix[3，1]至像素数据pix[3，n]依次被输入。
[0167]
另外，在运算电路ma[1，1]至运算电路ma[3，1]被输入像素数据pix[1，n]之后例如也可以依次输入像素数据pix[4，1]至像素数据pix[4，n]。另外，同样地，在对运算电路ma[4，1]至运算电路ma[6，1]输入像素数据pix[2，n]之后例如也可以依次输入像素数据pix[5，1]至像素数据pix[5，n]，并且在对运算电路ma[7，1]至运算电路ma[9，1]输入像素数据pix[3，n]之后例如也可以依次输入像素数据pix[6，1]至像素数据pix[6，n]。如此，通过将一个行的像素数据pix输入到运算电路ma[1，1]至运算电路ma[9，1]后输入下一行的像素数据pix，可以连续进行运算处理。
[0168]
注意，在后面详细地说明，在图10b中，以虚线围绕的像素数据pix(例如，在时刻t1储存于寄存器rg[2，p]及寄存器rg[3，p]且被输入到运算电路ma[2，1]及运算电路ma[3，1]的每一个的像素pix[1，1]等)是不用于cnn的运算的数据。因此，在使用mac阵列mar进行计算时，也可以只将以实线围绕的像素pix的数据输入到mac阵列mar。然而，在实际上构成运算装置时，有时与只将以实线围绕的像素pix的数据输入到mac阵列mar的结构相比，将以虚线围绕的像素pix作为伪数据与以黑线围绕的像素pix一起发送的结构可以更簡单地构成
运算装置。
[0169]
注意，上述的向mac阵列mar的像素数据pix的输入方法只在滤波器fil1至滤波器fil
10
为三行三列的情况下可以应用。因此，在滤波器fil1至滤波器fil
10
为三行三列以外的矩阵的情况下，需要改变上述的向mac阵列mar的像素数据pix的输入方法。例如，在读出到mac阵列mar的运算电路ma的滤波器为a行b列(a为1以上的整数，b为1以上的整数)的情况下，从寄存器rg输入像素数据pix的mac阵列mar为a
×
b行即可(就是说，mac阵列mar的运算电路ma的行数为a
×
b个即可)。另外，在向mac阵列mar输入像素数据pix时，优选附上a次的时钟信号的差异且按每个a行分别进行。例如，在读出到mac阵列mar的运算电路ma的滤波器为两行三列的情况下，从寄存器rg输入到mac阵列mar的像素数据及时序采用图11所示的像素数据及时序即可。
[0170]
接着，参照图3考虑运算电路ma的端子si被输入像素数据pix的情况。输入到运算电路ma的端子si的像素数据pix被输入到包括在运算电路ma中的寄存器rg1的端子it1。寄存器rg1例如在时钟信号的电位从低电平电位变化到高电平电位时保持被输入到端子it1的像素数据pix且从端子ot1输出像素数据pix。
[0171]
寄存器rg1与布线ckl电连接，所以可以将像素数据pix与上述mac阵列mar的外部的寄存器rg同步地输出到端子ot1。另外，从端子ot1输出的像素数据pix被输入到运算电路ma的端子so，运算电路ma的端子so与其相邻的运算电路ma的端子si处于导通状态。因此，包括在mac阵列mar的一个行上的运算电路ma可以看作将端子si设为输入端子且将端子so设为输出端子的串联连接的寄存器。由此，包括在mac阵列mar的一个行上的运算电路ma可以与mac阵列mar的外部的寄存器rg同样地根据时钟信号依次发送像素数据pix。例如，依次发送到寄存器rg[s，1]至寄存器rg[s，p]的像素数据pix连续地依次向mac阵列mar的运算电路ma[s，1]至运算电路ma[s，v]发送(本工作例子中，v＝10)。
[0172]
另外，在本工作方法中，寄存器rg2的端子ct2一直被供应高电平电位。换言之，布线slt一直被供应高电平电位。
[0173]
从寄存器rg1的端子ot1输出的像素数据pix被输入到寄存器rg2的端子it2。寄存器rg2与布线ckl电连接，所以可以将像素数据pix与上述mac阵列mar外部的寄存器rg及寄存器rg1同步地输出到端子ot2。因此，寄存器rg2保持输入到端子it2的像素数据pix且向端子ot2输出像素数据pix。输出到端子ot2的像素数据pix被输入到乘法器mp的端子xi。
[0174]
换言之，在输入到布线ckl的时钟信号的电位从低电平电位变化到高电平电位两次时，输入到寄存器rg1的端子it1的像素数据pix被输出到寄存器rg2的端子ot2。
[0175]
[步骤3：滤波值与像素数据pix的积和]通过在步骤2像素数据pix被输入到运算电路ma，在运算电路ma中进行像素数据pix与从运算电路ma的存储部osm读出的滤波值的乘法运算。
[0176]
〔时刻t1〕例如，图12a是示出在时刻t1输出到mac阵列mar的一部分的运算电路ma的端子ao的数据的方框图。另外，图12a摘要示出寄存器rg[1，p]至寄存器rg[5，p]、运算电路ma[1，1]至运算电路ma[5，1]。
[0177]
在时刻t1，从寄存器rg[1，p]至寄存器rg[9，p]的每一个向mac阵列mar输入像素数据。另外，在时刻t1，运算电路ma[1，1]至运算电路ma[3，1]被输入像素数据pix[1，1]且运算
电路ma[4，1]至运算电路ma[9，1]不被输入像素数据。因此，在图12a中，在运算电路ma[4，1]至运算电路ma[9，1]中示出blk以表示没有像素数据的输入。
[0178]
另外，运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，1]。
[0179]
在时刻t1的阶段，在mac阵列mar的所有运算电路ma中都不进行运算结果。因此，在图12a中，在运算电路ma[1，1]至运算电路ma[9，1]的每一个的端子ao中示出blk以表示没有该运算结果的输出。
[0180]
〔时刻t2〕例如，图12b是示出在时刻t2输出到mac阵列mar的一部分的运算电路ma的端子ao及端子si的数据的方框图。另外，图12b摘要示出寄存器rg[1，p]至寄存器rg[5，p]、运算电路ma[1，1]至运算电路ma[5，1]、运算电路ma[1，3]至运算电路ma[5，3]。
[0181]
在时刻t2，从寄存器rg[1，p]至寄存器rg[3，p]输出像素数据pix[1，2]且不从运算电路ma[4，1]至运算电路ma[9，1]输入像素数据。另外，如上所述，mac阵列mar的运算电路ma也被用作寄存器，所以在时刻t2，从运算电路ma[1，1]至运算电路ma[3，1]的每一个的端子so输出像素数据pix[1，1]。另外，不从运算电路ma[4，1]至运算电路ma[9，1]的每一个的端子so输出像素数据pix。
[0182]
此时，运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，1]。另外，运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，2]。
[0183]
另外，运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，1]。
[0184]
在时刻t2的阶段，在mac阵列mar的所有运算电路ma中都不进行运算结果。因此，在图12b中，与图12a同样地在运算电路ma[1，1]至运算电路ma[9，1]的每一个的端子ao中示出blk以表示没有该运算结果的输出。
[0185]
〔时刻t3〕接着，考虑时刻t3的mac阵列mar的工作。例如，图13是示出在时刻t3输出到mac阵列mar的一部分的运算电路ma的端子ao及端子si的数据的方框图。另外，图13摘要示出寄存器rg[1，p]至寄存器rg[5，p]、运算电路ma[1，1]至运算电路ma[5，1]、运算电路ma[1，2]至运算电路ma[5，2]以及运算电路ma[1，3]至运算电路ma[5，3]。
[0186]
在时刻t3，从寄存器rg[1，p]至寄存器rg[3，p]向运算电路ma[1，1]至运算电路ma[3，1]输入像素数据pix[1，3]且不向运算电路ma[4，1]至运算电路ma[9，1]输入像素数据。另外，如上所述，mac阵列mar的运算电路ma也被用作寄存器，所以在时刻t3，从运算电路ma[1，1]至运算电路ma[3，1]的每一个的端子so输出像素数据pix[1，2]，从运算电路ma[1，2]至运算电路ma[3，2]的每一个的端子so输出像素数据pix[1，1]。另外，不从运算电路ma[4，1]至运算电路ma[9，1]以及运算电路ma[4，2]至运算电路ma[9，2]的每一个的端子so输出像素数据pix。
[0187]
此时，运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，2]。另外，运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，3]。
[0188]
另外，运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，1]。另外，运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，2]。
[0189]
另外，运算电路ma[1，3]至运算电路ma[3，3]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，1]。
[0190]
另外，从运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg2的端子ot2输出像素数据pix[1，1]。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，所以像素数据pix[1，1]被输入到乘法器mp的端子xi。
[0191]
在此，说明在运算电路ma[1，1]至运算电路ma[9，1]中进行的运算。
[0192]
在运算电路ma[1，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，1]且乘法器mp的端子xi被输入像素pix[1，1]。因此，fil1[1，1]
×
pix[1，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil1[1，1]
×
pix[1，1]。注意，在本工作例子中，f
1[1，1]
[1]＝fil1[1，1]
×
pix[1，1]。f
1[1，1]
[1]被输入到运算电路ma[1，1]的寄存器rg3的端子it3。
[0193]
另外，在运算电路ma[2，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，2]且乘法器mp的端子xi被输入像素pix[1，1]。因此，fil1[1，2]
×
pix[1，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，例如加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil1[1，2]
×
pix[1，1]。注意，该运算结果不用于cnn的运算，所以以后被记为fd。该fd被输入到运算电路ma[2，1]的寄存器rg3的端子it3。
[0194]
另外，在运算电路ma[3，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，3]且乘法器mp的端子xi被输入像素pix[1，1]。因此，fil1[1，3]
×
pix[1，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，例如加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil1[1，3]
×
pix[1，1]。注意，与上述运算电路ma[2，1]同样，该运算结果不用于cnn的运算，所以以后被记为fd。该fd被输入到运算电路ma[3，1]的寄存器rg3的端子it3。
[0195]
另外，在运算电路ma[4，1]至运算电路ma[9，1]中，乘法器mp的端子xi没有被输入像素数据pix，所以不进行运算。
[0196]
〔时刻t4〕接着，考虑时刻t4的mac阵列mar的工作。例如，图14是示出在时刻t4输出到mac阵列mar的一部分的运算电路ma的端子ao及端子si的数据的方框图。另外，图14摘要示出寄存器rg[1，p]至寄存器rg[5，p]、运算电路ma[1，1]至运算电路ma[5，1]、运算电路ma[1，2]至运算电路ma[5，2]以及运算电路ma[1，3]至运算电路ma[5，3]。
[0197]
在本工作方法中，运算电路ma[1，1]至运算电路ma[9，10]的每一个的寄存器rg3的端子ct3一直被供应高电平电位。换言之，布线urst一直被供应高电平电位。
[0198]
在运算电路ma[1，1]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时从端子ot3输出f
1[1，1]
[1]。寄存器rg3的端子ot3与运算电路ma[1，1]的端子ao电连接，并且在运算电路ma[1，1]的端子ao与运算电路ma[2，1]的端子ai间处于导通状态，所以f
1[1，1]
[1]被输入到运算电路ma[2，1]的端子ai。
[0199]
同样地，在运算电路ma[2，1]及运算电路ma[3，1]中，寄存器rg3在时钟信号的电位
从低电平电位变化到高电平电位时从端子ot3输出fd。运算电路ma[2，1]的寄存器rg3的端子ot3通过运算电路ma[2，1]的端子ao与运算电路ma[3，1]的端子ai导通，所以在运算电路ma[2，1]中进行运算的结果fd被输入到电路ma[3，1]的端子ai。另外，运算电路ma[3，1]的寄存器rg3的端子ot3通过运算电路ma[3，1]的端子ao与运算电路ma[4，1]的端子ai导通，所以在运算电路ma[3，1]中进行运算的结果fd被输入到电路ma[4，1]的端子ai。
[0200]
在时刻t4，从寄存器rg[1，p]至寄存器rg[3，p]向运算电路ma[1，1]至运算电路ma[3，1]输入像素数据pix[1，4]，从寄存器rg[4，p]至寄存器rg[6，p]向运算电路ma[4，1]至运算电路ma[6，1]输入像素数据pix[2，1]，并且运算电路ma[7，1]至运算电路ma[9，1]不被输入像素数据。另外，如上所述，mac阵列mar的运算电路ma也被用作寄存器，所以在时刻t4，从运算电路ma[1，1]至运算电路ma[3，1]的每一个的端子so输出像素数据pix[1，3]，从运算电路ma[1，2]至运算电路ma[3，2]的每一个的端子so输出像素数据pix[1，2]，并且从运算电路ma[1，3]至运算电路ma[3，3]的每一个的端子so输出像素数据pix[1，1]。另外，不从运算电路ma[4，1]至运算电路ma[9，1]、运算电路ma[4，2]至运算电路ma[9，2]及运算电路ma[4，3]至运算电路ma[9，3]的每一个的端子so输出像素数据pix。
[0201]
此时，运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，3]。另外，像素数据pix[1，4]被输入到运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg1的端子it1。
[0202]
另外，运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，2]。另外，运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，3]。
[0203]
另外，运算电路ma[1，3]至运算电路ma[3，3]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，1]。另外，运算电路ma[1，3]至运算电路ma[3，3]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，2]。
[0204]
另外，运算电路ma[4，1]至运算电路ma[6，1]的每一个的寄存器rg1的端子it1被输入像素数据pix[2，1]。
[0205]
另外，从运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg2的端子ot2输出像素数据pix[1，2]。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，所以像素数据pix[1，2]被输入到乘法器mp的端子xi。
[0206]
另外，从运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg2的端子ot2输出像素数据pix[1，1]。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，所以像素数据pix[1，1]被输入到乘法器mp的端子xi。
[0207]
在此，说明在运算电路ma[1，1]至运算电路ma[9，1]及运算电路ma[1，2]至运算电路ma[9，2]中进行的运算。
[0208]
在运算电路ma[1，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，1]且乘法器mp的端子xi被输入像素pix[1，2]。因此，fil1[1，1]
×
pix[1，2]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil1[1，1]
×
pix[1，2]。注意，在本工作例子中，f
1[1，2]
[1]＝fil1[1，1]
×
pix[1，2]。f
1[1，2]
[1]被输入到运算电路ma[1，1]的寄存器rg3的端子it3。
[0209]
另外，在运算电路ma[2，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，2]且
乘法器mp的端子xi被输入像素pix[1，2]。因此，fil1[1，2]
×
pix[1，2]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入f
1[1，1]
[1]的值。由此，加法器ad的端子tt被输出f
1[1，1]
[1] fil1[1，1]
×
pix[1，2]。注意，在本工作例子中，f
1[1，1]
[2]＝f
1[1，1]
[1] fil1[1，1]
×
pix[1，2]。f
1[1，1]
[2]被输入到运算电路ma[2，1]的寄存器rg3的端子it3。
[0210]
另外，在运算电路ma[3，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，3]且乘法器mp的端子xi被输入像素pix[1，1]。因此，fil1[1，3]
×
pix[1，2]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入从运算电路ma[2，1]的端子ao输出的fd。注意，该运算结果不用于cnn的运算，所以以后被记为fd。该fd被输入到运算电路ma[3，1]的寄存器rg3的端子it3。
[0211]
另外，在运算电路ma[1，2]中，乘法器mp的端子wi作为滤波值被输入fil2[1，1]且乘法器mp的端子xi被输入像素pix[1，1]。因此，fil2[1，1]
×
pix[1，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil2[1，1]
×
pix[1，1]。注意，在本工作例子中，f
2[1，1]
[1]＝fil2[1，1]
×
pix[1，1]。在本工作例子中，f
2[1，1]
[1]＝fil2[1，1]
×
pix[1，1]。f
2[1，1]
[1]被输入到运算电路ma[1，2]的寄存器rg3的端子it3。
[0212]
另外，在运算电路ma[2，2]中，乘法器mp的端子wi作为滤波值被输入fil2[1，2]且乘法器mp的端子xi被输入像素pix[1，1]。因此，fil2[1，2]
×
pix[1，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，例如加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil2[1，2]
×
pix[1，1]。注意，该运算结果不用于cnn的运算，所以以后被记为fd。该fd被输入到运算电路ma[2，2]的寄存器rg3的端子it3。
[0213]
另外，在运算电路ma[3，2]中，乘法器mp的端子wi作为滤波值被输入fil2[1，3]且乘法器mp的端子xi被输入像素pix[1，1]。因此，fil2[1，3]
×
pix[1，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，例如加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil2[1，3]
×
pix[1，1]。注意，与上述运算电路ma[2，2]同样，该运算结果不用于cnn的运算，所以以后被记为fd。该fd被输入到运算电路ma[3，2]的寄存器rg3的端子it3。
[0214]
另外，在运算电路ma[4，1]至运算电路ma[9，1]以及运算电路ma[4，2]至运算电路ma[9，2]中，乘法器mp的端子xi没有被输入像素数据pix，所以不进行运算。
[0215]
〔时刻t5〕接着，考虑时刻t5的mac阵列mar的工作。例如，图15是示出在时刻t5输出到mac阵列mar的一部分的运算电路ma的端子ao及端子si的数据的方框图。另外，图15摘要示出寄存器rg[1，p]至寄存器rg[5，p]、运算电路ma[1，1]至运算电路ma[5，1]、运算电路ma[1，2]至运算电路ma[5，2]以及运算电路ma[1，3]至运算电路ma[5，3]。
[0216]
在运算电路ma[1，1]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时从端子ot3输出f
1[1，2]
[1]。寄存器rg3的端子ot3与运算电路ma[1，1]的端子ao电连接，并且在运算电路ma[1，1]的端子ao与运算电路ma[2，1]的端子ai间处于导通状态，所以f
1[1，2]
[1]被输入到运算电路ma[2，1]的端子ai。同样地，在运算电路ma[2，1]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时，从端子ot3输出f
1[1，1]
[2]。寄存器
rg3的端子ot3与运算电路ma[2，1]的端子ao电连接，并且运算电路ma[2，1]的端子ao与运算电路ma[3，1]的端子ai之间处于导通状态，所以f
1[1，1]
[2]被输入到运算电路ma[3，1]的端子ai。
[0217]
同样地，在运算电路ma[3，1]及运算电路ma[4，1]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时从端子ot3输出fd。运算电路ma[3，1]的寄存器rg3的端子ot3通过运算电路ma[3，1]的端子ao与运算电路ma[4，1]的端子ai导通，所以在运算电路ma[3，1]中进行运算的结果fd被输入到电路ma[4，1]的端子ai。另外，运算电路ma[4，1]的寄存器rg3的端子ot3通过运算电路ma[4，1]的端子ao与运算电路ma[5，1]的端子ai导通，所以在运算电路ma[4，1]中进行运算的结果fd被输入到电路ma[5，1]的端子ai。
[0218]
在运算电路ma[1，2]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时从端子ot3输出f
2[1，1]
[1]。寄存器rg3的端子ot3与运算电路ma[1，2]的端子ao电连接，并且在运算电路ma[1，2]的端子ao与运算电路ma[2，2]的端子ai间处于导通状态，所以f
2[1，1]
[1]被输入到运算电路ma[2，2]的端子ai。
[0219]
同样地，在运算电路ma[2，2]及运算电路ma[3，2]的每一个中，寄存器rg3在作为时钟信号发生从低电平电位变化到高电平电位的电位变化时从端子ot3输出fd。运算电路ma[2，2]的寄存器rg3的端子ot3通过运算电路ma[2，2]的端子ao与电路ma[3，2]的端子ai导通，所以在运算电路ma[2，2]进行运算的结果fd被输入到电路ma[3，2]的端子ai。另外，运算电路ma[3，2]的寄存器rg3的端子ot3通过运算电路ma[3，2]的端子ao与运算电路ma[4，2]的端子ai导通，所以在运算电路ma[3，2]中进行运算的结果fd被输入到电路ma[4，2]的端子ai。
[0220]
在时刻t5，从寄存器rg[1，p]至寄存器rg[3，p]向运算电路ma[1，1]至运算电路ma[3，1]输入像素数据pix[1，5]，从寄存器rg[3，p]至寄存器rg[6，p]向运算电路ma[4，1]至运算电路ma[6，1]输入像素数据pix[2，2]，并且运算电路ma[7，1]至运算电路ma[9，1]不被输入像素数据。另外，如上所述，mac阵列mar的运算电路ma也被用作寄存器，所以在时刻t5，从运算电路ma[1，1]至运算电路ma[3，1]的每一个的端子so输出像素数据pix[1，4]，从运算电路ma[1，2]至运算电路ma[3，2]的每一个的端子so输出像素数据pix[1，3]，并且从运算电路ma[1，3]至运算电路ma[3，3]的每一个的端子so输出像素数据pix[1，2]。另外，从运算电路ma[4，1]至运算电路ma[6，1]的每一个的端子so输出像素数据pix[2，1]。另外，不从运算电路ma[7，1]至运算电路ma[9，1]、运算电路ma[4，2]至运算电路ma[9，2]及运算电路ma[4，3]至运算电路ma[9，3]的每一个的端子so输出像素数据pix。
[0221]
此时，运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，4]。另外，运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，5]。
[0222]
另外，运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，3]。另外，运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，4]。
[0223]
另外，运算电路ma[1，3]至运算电路ma[3，3]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，2]。另外，运算电路ma[1，3]至运算电路ma[3，3]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，3]。
[0224]
另外，运算电路ma[4，1]至运算电路ma[6，1]的每一个的寄存器rg2的端子it2被输入像素数据pix[2，1]。另外，运算电路ma[4，1]至运算电路ma[6，1]的每一个的寄存器rg1的端子it1被输入像素数据pix[2，2]。
[0225]
另外，运算电路ma[4，2]至运算电路ma[6，2]的每一个的寄存器rg1的端子it1被输入像素数据pix[2，1]。
[0226]
另外，从运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg2的端子ot2输出像素数据pix[1，3]。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，所以像素数据pix[1，3]被输入到乘法器mp的端子xi。
[0227]
另外，从运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg2的端子ot2输出像素数据pix[1，2]。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，所以像素数据pix[1，2]被输入到乘法器mp的端子xi。
[0228]
另外，从运算电路ma[1，3]至运算电路ma[3，3]的每一个的寄存器rg2的端子ot2输出像素数据pix[1，1]。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，所以像素数据pix[1，1]被输入到乘法器mp的端子xi。
[0229]
在此，说明在运算电路ma[1，1]至运算电路ma[9，1]、运算电路ma[1，2]至运算电路ma[9，2]及运算电路ma[1，3]至运算电路ma[9，3]进行的运算。
[0230]
在运算电路ma[1，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，1]且乘法器mp的端子xi被输入像素pix[1，3]。因此，fil1[1，1]
×
pix[1，3]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil1[1，1]
×
pix[1，3]。注意，在本工作例子中，f
1[1，3]
[1]＝fil1[1，1]
×
pix[1，3]。f
1[1，3]
[1]被输入到运算电路ma[1，1]的寄存器rg3的端子it3。
[0231]
另外，在运算电路ma[2，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，2]且乘法器mp的端子xi被输入像素pix[1，3]。因此，fil1[1，2]
×
pix[1，3]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入f
1[1，2]
[1]的值。由此，加法器ad的端子tt被输出f
1[1，2]
[1] fil1[1，2]
×
pix[1，3]。注意，在本工作例子中，f
1[1，2]
[2]＝f
1[1，2]
[1] fil1[1，2]
×
pix[1，3]。f
1[1，2]
[2]被输入到运算电路ma[2，1]的寄存器rg3的端子it3。
[0232]
另外，在运算电路ma[3，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，3]且乘法器mp的端子xi被输入像素pix[1，3]。因此，fil1[1，3]
×
pix[1，3]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入f
1[1，1]
[2]的值。由此，加法器ad的端子tt被输出f
1[1，1]
[2] fil1[1，3]
×
pix[1，3]。注意，在本工作例子中，f
1[1，1]
[3]＝f
1[1，1]
[2] fil1[1，3]
×
pix[1，3]。f
1[1，1]
[3]被输入到运算电路ma[3，1]的寄存器rg3的端子it3。
[0233]
另外，在运算电路ma[1，2]中，乘法器mp的端子wi作为滤波值被输入fil2[1，1]且乘法器mp的端子xi被输入像素pix[1，2]。因此，fil2[1，1]
×
pix[1，2]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil2[1，1]
×
pix[1，2]。注意，在本工作例子中，f
2[1，2]
[1]＝fil2[1，1]
×
pix[1，2]。f
2[1，2]
[1]被输入到运算电路ma[1，2]的寄存器rg3的端子it3。
[0234]
另外，在运算电路ma[2，2]中，乘法器mp的端子wi作为滤波值被输入fil2[1，2]且
乘法器mp的端子xi被输入像素pix[1，2]。因此，fil2[1，2]
×
pix[1，2]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，例如加法器ad的端子st被输入f
2[1，1]
[1]的值。由此，加法器ad的端子tt被输出f
2[1，1]
[1] fil2[1，2]
×
pix[1，2]。注意，在本工作例子中，f
2[1，1]
[2]＝f
2[1，1]
[1] fil2[1，2]
×
pix[1，2]。f
2[1，1]
[2]被输入到运算电路ma[2，2]的寄存器rg3的端子it3。
[0235]
另外，在运算电路ma[3，2]中，乘法器mp的端子wi作为滤波值被输入fil2[1，3]且乘法器mp的端子xi被输入像素pix[1，2]。因此，fil2[1，3]
×
pix[1，2]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入从运算电路ma[2，2]的端子ao输出的fd。注意，该运算结果不用于cnn的运算，所以以后被记为fd。该fd被输入到运算电路ma[3，2]的寄存器rg3的端子it3。
[0236]
另外，在运算电路ma[1，3]中，乘法器mp的端子wi作为滤波值被输入fil3[1，1]且乘法器mp的端子xi被输入像素pix[1，1]。因此，fil3[1，1]
×
pix[1，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，例如加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil3[1，1]
×
pix[1，1]。注意，在本工作例子中，f
3[1，1]
[1]＝fil3[1，1]
×
pix[1，1]。f
3[1，1]
[1]被输入到运算电路ma[1，3]的寄存器rg3的端子it3。
[0237]
另外，在运算电路ma[2，3]中，乘法器mp的端子wi作为滤波值被输入fil3[1，2]且乘法器mp的端子xi被输入像素pix[1，1]。因此，fil3[1，2]
×
pix[1，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，例如加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil3[1，2]
×
pix[1，1]。注意，该运算结果不用于cnn的运算，所以以后被记为fd。该fd被输入到运算电路ma[2，3]的寄存器rg3的端子it3。
[0238]
另外，在运算电路ma[3，3]中，乘法器mp的端子wi作为滤波值被输入fil3[1，3]且乘法器mp的端子xi被输入像素pix[1，1]。因此，fil3[1，3]
×
pix[1，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，例如加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil3[1，3]
×
pix[1，1]。注意，与上述运算电路ma[2，3]同样，该运算结果不用于cnn的运算，所以以后被记为fd。该fd被输入到运算电路ma[3，3]的寄存器rg3的端子it3。
[0239]
另外，在运算电路ma[4，1]至运算电路ma[9，1]、运算电路ma[4，2]至运算电路ma[9，2]及运算电路ma[4，3]至运算电路ma[9，3]中，乘法器mp的端子xi没有被输入像素数据pix，所以不进行运算。
[0240]
〔时刻t6〕接着，考虑时刻t6的mac阵列mar的工作。例如，图16是示出在时刻t6输出到mac阵列mar的一部分的运算电路ma的端子ao及端子si的数据的方框图。另外，图16摘要示出寄存器rg[1，p]至寄存器rg[5，p]、运算电路ma[1，1]至运算电路ma[5，1]、运算电路ma[1，2]至运算电路ma[5，2]以及运算电路ma[1，3]至运算电路ma[5，3]。
[0241]
在运算电路ma[1，1]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时从端子ot3输出f
1[1，3]
[1]。寄存器rg3的端子ot3与运算电路ma[1，1]的端子ao电连接，并且在运算电路ma[1，1]的端子ao与运算电路ma[2，1]的端子ai间处于导通状态，所以f
1[1，3]
[1]被输入到运算电路ma[2，1]的端子ai。同样地，在运算电路ma[2，1]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时，从端子ot3输出f
1[1，2]
[2]。寄存器
rg3的端子ot3与运算电路ma[2，1]的端子ao电连接，并且运算电路ma[2，1]的端子ao与运算电路ma[3，1]的端子ai之间处于导通状态，所以f
1[1，2]
[2]被输入到运算电路ma[3，1]的端子ai。另外，在运算电路ma[3，1]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时从端子ot3输出f
1[1，1]
[3]。寄存器rg3的端子ot3与运算电路ma[3，1]的端子ao电连接，并且运算电路ma[3，1]的端子ao与运算电路ma[4，1]的端子ai间处于导通状态，所以f
1[1，1]
[3]被输入到运算电路ma[3，1]的端子ai。
[0242]
同样地，在运算电路ma[4，1]及运算电路ma[5，1]的每一个中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时从端子ot3输出fd。运算电路ma[4，1]的寄存器rg3的端子ot3通过运算电路ma[4，1]的端子ao与运算电路ma[5，1]的端子ai导通，所以在运算电路ma[4，1]中进行运算的结果fd被输入到电路ma[5，1]的端子ai。另外，运算电路ma[5，1]的寄存器rg3的端子ot3通过运算电路ma[5，1]的端子ao与运算电路ma[6，1]的端子ai导通，所以在运算电路ma[5，1]中进行运算的结果fd被输入到电路ma[6，1]的端子ai。
[0243]
在运算电路ma[1，2]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时从端子ot3输出f
1[1，2]
[1]。寄存器rg3的端子ot3与运算电路ma[1，2]的端子ao电连接，并且在运算电路ma[1，2]的端子ao与运算电路ma[2，2]的端子ai间处于导通状态，所以f
2[1，2]
[1]被输入到运算电路ma[2，2]的端子ai。同样地，在运算电路ma[2，2]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时，从端子ot3输出f
2[1，1]
[2]。寄存器rg3的端子ot3与运算电路ma[2，2]的端子ao电连接，并且运算电路ma[2，2]的端子ao与运算电路ma[3，2]的端子ai之间处于导通状态，所以f
2[1，1]
[2]被输入到运算电路ma[3，2]的端子ai。
[0244]
在运算电路ma[3，2]及运算电路ma[4，2]的每一个中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时从端子ot3输出fd。运算电路ma[3，2]的寄存器rg3的端子ot3通过运算电路ma[3，2]的端子ao与电路ma[4，2]的端子ai导通，所以在运算电路ma[3，2]中进行运算的结果fd被输入到电路ma[4，2]的端子ai。另外，在运算电路ma[4，2]的寄存器rg3的端子ot3中，通过运算电路ma[4，2]的端子ao与运算电路ma[5，2]的端子ai导通，所以在运算电路ma[4，2]中进行运算的结果fd被输入到电路ma[5，2]的端子ai。
[0245]
在运算电路ma[1，3]中，寄存器rg3在时钟信号的电位从低电平电位变化到高电平电位时从端子ot3输出f
1[1，1]
[1]。寄存器rg3的端子ot3与运算电路ma[1，3]的端子ao电连接，并且在运算电路ma[1，3]的端子ao与运算电路ma[2，3]的端子ai间处于导通状态，所以f
3[1，1]
[1]被输入到运算电路ma[2，3]的端子ai。
[0246]
同样地，在运算电路ma[2，3]及运算电路ma[3，3]的每一个中，寄存器rg3在作为时钟信号发生从低电平电位变化到高电平电位的电位变化时，从端子ot3输出fd。运算电路ma[2，3]的寄存器rg3的端子ot3通过运算电路ma[2，3]的端子ao与运算电路ma[3，3]的端子ai导通，所以在运算电路ma[2，3]中进行运算的结果fd被输入到电路ma[3，3]的端子ai。另外，运算电路ma[3，3]的寄存器rg3的端子ot3通过运算电路ma[3，3]的端子ao与运算电路ma[4，3]的端子ai导通，所以在运算电路ma[3，3]中进行运算的结果fd被输入到电路ma[4，3]的端子ai。
[0247]
在时刻t6，从寄存器rg[1，p]至寄存器rg[3，p]向运算电路ma[1，1]至运算电路ma[3，1]输入像素数据pix[1，6]，从寄存器rg[4，p]至寄存器rg[6，p]向运算电路ma[4，1]至运
算电路ma[6，1]输入像素数据pix[2，3]，并且运算电路ma[7，1]至运算电路ma[9，1]不被输入像素数据。另外，如上所述，mac阵列mar的运算电路ma也被用作寄存器，所以在时刻t6，从运算电路ma[1，1]至运算电路ma[3，1]的每一个的端子so输出像素数据pix[1，5]，从运算电路ma[1，2]至运算电路ma[3，2]的每一个的端子so输出像素数据pix[1，4]，并且从运算电路ma[1，3]至运算电路ma[3，3]的每一个的端子so输出像素数据pix[1，3]。另外，从运算电路ma[4，1]至运算电路ma[6，1]的每一个的端子so输出像素数据pix[2，2]，从运算电路ma[4，2]至运算电路ma[6，2]的每一个的端子so输出像素数据pix[2，1]。另外，不从运算电路ma[7，1]至运算电路ma[9，1]、运算电路ma[4，2]至运算电路ma[9，2]及运算电路ma[4，3]至运算电路ma[9，3]的每一个的端子so输出像素数据pix。
[0248]
此时，运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，5]。另外，运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，6]。
[0249]
另外，运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，4]。另外，运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，5]。
[0250]
另外，运算电路ma[1，3]至运算电路ma[3，3]的每一个的寄存器rg2的端子it2被输入像素数据pix[1，3]。另外，运算电路ma[1，3]至运算电路ma[3，3]的每一个的寄存器rg1的端子it1被输入像素数据pix[1，4]。
[0251]
另外，运算电路ma[4，1]至运算电路ma[6，1]的每一个的寄存器rg2的端子it2被输入像素数据pix[2，2]。另外，运算电路ma[4，1]至运算电路ma[6，1]的每一个的寄存器rg1的端子it1被输入像素数据pix[2，3]。
[0252]
另外，运算电路ma[4，2]至运算电路ma[6，2]的每一个的寄存器rg2的端子it2被输入像素数据pix[2，1]。另外，运算电路ma[4，2]至运算电路ma[6，2]的每一个的寄存器rg1的端子it1被输入像素数据pix[2，2]。
[0253]
另外，运算电路ma[4，3]至运算电路ma[6，3]的每一个的寄存器rg1的端子it1被输入像素数据pix[2，1]。
[0254]
另外，从运算电路ma[1，1]至运算电路ma[3，1]的每一个的寄存器rg2的端子ot2输出像素数据pix[1，4]。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，所以像素数据pix[1，4]被输入到乘法器mp的端子xi。
[0255]
另外，从运算电路ma[1，2]至运算电路ma[3，2]的每一个的寄存器rg2的端子ot2输出像素数据pix[1，3]。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，所以像素数据pix[1，3]被输入到乘法器mp的端子xi。
[0256]
另外，从运算电路ma[1，3]至运算电路ma[3，3]的每一个的寄存器rg2的端子ot2输出像素数据pix[1，2]。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，所以像素数据pix[1，2]被输入到乘法器mp的端子xi。
[0257]
另外，从运算电路ma[4，1]至运算电路ma[6，1]的每一个的寄存器rg2的端子ot2输出像素数据pix[2，1]。寄存器rg2的端子ot2与乘法器mp的端子xi电连接，所以像素数据pix[2，1]被输入到乘法器mp的端子xi。
[0258]
在此，说明在运算电路ma[1，1]至运算电路ma[9，1]、运算电路ma[1，2]至运算电路
ma[9，2]及运算电路ma[1，3]至运算电路ma[9，3]中进行的运算。
[0259]
在运算电路ma[1，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，1]且乘法器mp的端子xi被输入像素pix[1，4]。因此，fil1[1，1]
×
pix[1，4]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil1[1，1]
×
pix[1，4]。注意，在本工作例子中，f
1[1，4]
[1]＝fil1[1，1]
×
pix[1，4]。f
1[1，4]
[1]被输入到运算电路ma[1，1]的寄存器rg3的端子it3。
[0260]
另外，在运算电路ma[2，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，2]且乘法器mp的端子xi被输入像素pix[1，4]。因此，fil1[1，2]
×
pix[1，4]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入f
1[1，3]
[1]的值。由此，加法器ad的端子tt被输出f
1[1，3]
[1] fil1[1，2]
×
pix[1，4]。注意，在本工作例子中，f
1[1，3]
[2]＝f
1[1，3]
[1] fil1[1，2]
×
pix[1，4]。f
1[1，3]
[2]被输入到运算电路ma[2，1]的寄存器rg3的端子it3。
[0261]
另外，在运算电路ma[3，1]中，乘法器mp的端子wi作为滤波值被输入fil1[1，3]且乘法器mp的端子xi被输入像素pix[1，4]。因此，fil1[1，3]
×
pix[1，4]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入f
1[1，2]
[2]的值。由此，加法器ad的端子tt被输出f
1[1，2]
[2] fil1[1，3]
×
pix[1，4]。注意，在本工作例子中，f
1[1，2]
[3]＝f
1[1，2]
[2] fil1[1，3]
×
pix[1，4]。f
1[1，2]
[3]被输入到运算电路ma[3，1]的寄存器rg3的端子it3。
[0262]
另外，在运算电路ma[4，1]中，乘法器mp的端子wi作为滤波值被输入fil1[2，1]且乘法器mp的端子xi被输入像素pix[2，1]。因此，fil1[2，1]
×
pix[2，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入f
1[1，1]
[3]的值。由此，加法器ad的端子tt被输出f
1[1，1]
[3] fil1[2，1]
×
pix[2，1]。注意，在本工作例子中，f
1[1，1]
[4]＝f
1[1，1]
[3] fil1[2，1]
×
pix[2，1]。f
1[1，1]
[4]被输入到运算电路ma[4，1]的寄存器rg3的端子it3。
[0263]
另外，在运算电路ma[5，1]中，乘法器mp的端子wi作为滤波值被输入fil1[2，2]且乘法器mp的端子xi被输入像素pix[2，1]。因此，fil1[2，2]
×
pix[2，1]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入从运算电路ma[4，1]的端子ao输出的fd。注意，该运算结果不用于cnn的运算，所以以后被记为fd。该fd被输入到运算电路ma[5，1]的寄存器rg3的端子it3。
[0264]
另外，在运算电路ma[1，2]中，乘法器mp的端子wi作为滤波值被输入fil2[1，1]且乘法器mp的端子xi被输入像素pix[1，3]。因此，fil2[1，1]
×
pix[1，3]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil2[1，1]
×
pix[1，3]。注意，在本工作例子中，f
2[1，3]
[1]＝fil2[1，1]
×
pix[1，3]。f
2[1，3]
[1]被输入到运算电路ma[1，1]的寄存器rg3的端子it3。
[0265]
另外，在运算电路ma[2，2]中，乘法器mp的端子wi作为滤波值被输入fil2[1，2]且乘法器mp的端子xi被输入像素pix[1，3]。因此，fil2[1，2]
×
pix[1，3]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入f
2[1，2]
[1]的值。由此，加法器ad的端子tt被输出f
2[1，2]
[1] fil2[1，2]
×
pix[1，3]。注意，在本工作例子中，f
2[1，2]
[2]＝f
2[1，2]
[1] fil2[1，2]
×
pix[1，3]。f
2[1，2]
[2]被输入到运算电路ma[2，2]的寄存器
rg3的端子it3。
[0266]
另外，在运算电路ma[3，2]中，乘法器mp的端子wi作为滤波值被输入fil1[1，3]且乘法器mp的端子xi被输入像素pix[1，3]。因此，fil2[1，3]
×
pix[1，3]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入f
2[1，1]
[2]的值。由此，加法器ad的端子tt被输出f
2[1，1]
[2] fil2[1，3]
×
pix[1，3]。注意，在本工作例子中，f
2[1，1]
[3]＝f
2[1，1]
[2] fil2[1，3]
×
pix[1，3]。f
2[1，1]
[3]被输入到运算电路ma[3，2]的寄存器rg3的端子it3。
[0267]
另外，在运算电路ma[1，3]中，乘法器mp的端子wi作为滤波值被输入fil3[1，1]且乘法器mp的端子xi被输入像素pix[1，2]。因此，fil3[1，1]
×
pix[1，2]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入“0”的值。由此，加法器ad的端子tt被输出fil3[1，1]
×
pix[1，2]。注意，在本工作例子中，f
3[1，2]
[1]＝fil3[1，1]
×
pix[1，2]。f
3[1，2]
[1]被输入到运算电路ma[1，3]的寄存器rg3的端子it3。
[0268]
另外，在运算电路ma[2，3]中，乘法器mp的端子wi作为滤波值被输入fil3[1，2]且乘法器mp的端子xi被输入像素pix[1，2]。因此，fil3[1，2]
×
pix[1，2]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入f
3[1，1]
[1]的值。由此，加法器ad的端子tt被输出f
3[1，1]
[1] fil3[1，2]
×
pix[1，2]。注意，在本工作例子中，f
3[1，1]
[2]＝f
3[1，1]
[1] fil3[1，2]
×
pix[1，2]。f
3[1，1]
[2]被输入到运算电路ma[2，3]的寄存器rg3的端子it3。
[0269]
另外，在运算电路ma[3，3]中，乘法器mp的端子wi作为滤波值被输入fil3[1，3]且乘法器mp的端子xi被输入像素pix[1，2]。因此，fil2[1，3]
×
pix[1，2]被输出到乘法器mp的端子zo且被输入到加法器ad的端子ft。另外，加法器ad的端子st被输入从运算电路ma[2，3]的端子ao输出的fd。注意，该运算结果不用于cnn的运算，所以以后被记为fd。该fd被输入到运算电路ma[3，3]的寄存器rg3的端子it3。
[0270]
另外，在运算电路ma[6，1]至运算电路ma[9，1]、运算电路ma[4，2]至运算电路ma[9，2]及运算电路ma[4，3]至运算电路ma[9，3]中，乘法器mp的端子xi没有被输入像素数据pix，所以不进行运算。
[0271]
在直到任意时刻(在此，例如直到时刻t
11
)为止进行上述工作时，从运算电路ma[9，1]的端子ao输出f
1[1，1]
[9]。通过上述工作，满足f
1[1，1]
[9]＝fil1[1，1]
×
pix[1，1] fil1[1，2]
×
pix[1，2] fil1[1，3]
×
pix[1，3] fil1[2，1]
×
pix[2，1] fil1[2，2]
×
pix[2，2] fil1[2，3]
×
pix[2，3] fil1[3，1]
×
pix[3，1] fil1[3，2]
×
pix[3，2] fil1[3，3]
×
pix[3，3]。
[0272]
换言之，f
1[1，1]
[9]成为使用滤波器fil1对图像数据ipd的像素数据pix[1，1]至像素数据pix[1，3]、像素数据pix[2，1]至像素数据pix[2，3]及像素数据pix[3，1]至像素数据pix[3，3]的区域进行卷积而得的值。
[0273]
另外，在从时刻t
11
到布线ckl的时钟信号的电位从低电平电位变化到高电平电位一次的时刻(在此，例如为时刻t
12
)，从运算电路ma[9，1]的端子ao输出f
1[1，2]
[9]。通过上述工作，满足f
1[1，2]
[9]＝fil1[1，1]
×
pix[1，2] fil1[1，2]
×
pix[1，3] fil1[1，3]
×
pix[1，4] fil1[2，1]
×
pix[2，2] fil1[2，2]
×
pix[2，3] fil1[2，3]
×
pix[2，4] fil1[3，1]
×
pix[3，2] fil1[3，2]
×
pix[3，3] fil1[3，3]
×
pix[3，4]。
[0274]
换言之，f
1[1，2]
[9]成为使用滤波器fil1对图像数据ipd的像素数据pix[1，2]至像
素数据pix[1，4]、像素数据pix[2，2]至像素数据pix[2，4]及像素数据pix[3，2]至像素数据pix[3，4]的区域进行卷积而得的值。
[0275]
另外，在时刻t
12
，从运算电路ma[9，2]的端子ao输出f
2[1，1]
[9]。通过上述工作，满足f
2[1，1]
[9]＝fil2[1，1]
×
pix[1，1] fil2[1，2]
×
pix[1，2] fil2[1，3]
×
pix[1，3] fil2[2，1]
×
pix[2，1] fil2[2，2]
×
pix[2，2] fil2[2，3]
×
pix[2，3] fil2[3，1]
×
pix[3，1] fil2[3，2]
×
pix[3，2] fil2[3，3]
×
pix[3，3]。
[0276]
换言之，f
2[1，1]
[9]成为使用滤波器fil2对图像数据ipd的像素数据pix[1，1]至像素数据pix[1，3]、像素数据pix[2，1]至像素数据pix[2，3]及像素数据pix[3，1]至像素数据pix[3，3]的区域进行卷积而得的值。
[0277]
如此，通过对mac阵列mar输入图像数据ipd，从运算电路ma[9，1]至运算电路ma[9，10]的每一个依次输出使用滤波器fil1至滤波器fil
10
进行卷积的运算结果。通过该卷积而得的运算结果例如可以为图17所示那样。另外，在图17所示的mac阵列mar中，摘要示出运算电路ma[1，1]至运算电路ma[1，9]、运算电路ma[9，1]至运算电路ma[9，9]。另外，时刻t
12
至时刻t
20
的每一个是在时刻t
11
在布线ckl中时钟信号的电位从低电平电位变化到高电平电位一次至九次时的时刻。
[0278]
例如，通过在时刻t
18
在布线ckl中时钟信号的电位从低电平电位变化到高电平电位，从运算电路ma[9，1]至运算电路ma[9，8]的每一个作为使用滤波器fil1至滤波器fil8进行的卷积的运算结果输出f
1[1
，
8]
[9]、f
2[1，7]
[9]、f
3[1，6]
[9]、f
4[1，5]
[9]、f
5[1，4]
[9]、f
6[1，3]
[9]、f
7[1，2]
[9]、f
8[1，1]
[9]。注意，在mac阵列mar的第九列及第十列上卷积的运算不结束，所以不从运算电路ma[9，9]及运算电路ma[9，10]输出运算结果。
[0279]
另外，从运算电路ma[9，1]至运算电路ma[9，10]输出的卷积的运算结果也可以由电路af[1]至电路af[10]进行使用激活函数、池化层等的处理。在此，例如通过对f
t[1，1]
[9]至f
t[m-2，n-2]
[9]的每一个进行激活函数的运算而可以得到f
at[1，1]
至f
at[m-2，n-2]
，f
t[1，1]
[9]至f
t[m-2，n-2]
[9]是通过对图像数据ipd的所有像素数据pix[1，1]至像素数据pix[m，n]使用滤波器fil
t
进行卷积而得的。
[0280]
在此，将f
at[1，1]
至f
at[m-2，n-2]
排列为m-2行n-2列的矩阵状的数据称为图像数据ipd-f
t
。图像数据ipd-f
t
例如可以为对图像数据ipd进行使用滤波器fil
t
的卷积处理且对卷积处理的结果进行使用激活函数的运算来得到的只抽取依赖于滤波器fil
t
的特征部分的图像数据(有时被称为特征图)。另外，图像数据ipd-f
t
例如可以为如图18所示那样。
[0281]
《《卷积层cl的运算2》》接着，说明与上述方法不同的使用运算装置100的卷积层cl及池化层pl的运算的方法。注意，包括在运算装置100的mac阵列mar中的运算电路ma与上述运算的方法同样地例如配置为九行十列的矩阵状。
[0282]
另外，本工作方法中的mac阵列mar由可编程开关pr、可编程开关pc构成图19a、图19b、图20所示那样的电路结构。具体而言，如图19a所示，在包括在mac阵列mar的第s行(在此，s为1以上且9以下的整数。)上的运算电路ma中，以运算电路ma的端子so与其相邻的运算电路ma的端子si处于导通状态的方式设定可编程开关pr。例如，以运算电路ma[s，1]的端子so与运算电路ma[s，2]的端子si处于导通状态的方式设定可编程开关pr[s，1]及可编程开关pr[s，2]，并且以运算电路ma[s，2]的端子so与运算电路ma[s，3]的端子si处于导通状态
的方式设定可编程开关pr[s，2]及可编程开关pr[s，3]。另外，布线xl[s]通过可编程开关pr[s，1]与运算电路ma[s，1]的端子si处于导通状态。如此，在本工作方法中，以mac阵列mar的各行上的运算电路ma串联处于导通状态的方式设定可编程开关pr。
[0283]
另外，具体而言，如图19b所示，本工作方法中的mac阵列mar以在包括在mac阵列mar的第一行上的运算电路ma[s，1]至运算电路ma[s，9]中运算电路ma的端子ao与其他运算电路ma的端子ai处于导通状态且从某个运算电路ma的端子ao输出的数据通过不同多个运算电路ma被输入到原来的运算电路ma的端子ai的方式设定可编程开关pc。例如，以运算电路ma[s，9]的端子ao与运算电路ma[s，8]的端子ai处于导通状态的方式设定可编程开关pr[s，9]及可编程开关pr[s，8]。另外，例如，以运算电路ma[s，8]的端子ao与运算电路ma[s，7]的端子ai处于导通状态的方式设定可编程开关pr[s，8]及可编程开关pr[s，7]。并且，以运算电路ma[s，1]的端子ao与运算电路ma[s，9]的端子ai处于导通状态的方式设定可编程开关pr[s，1]及可编程开关pr[s，9]。换言之，在本工作方法中，在mac阵列mar的各行的运算电路ma中以从运算电路ma输出的数据循环到相同行的其他运算电路ma的方式设定可编程开关pr[s，1]至可编程开关pr[s、9]。另外，在本工作方法中，不使用运算电路ma[s，10]，所以运算电路ma[s，10]由可编程开关pr[s，10]与其他运算电路ma处于非导通状态。
[0284]
另外，具体而言，如图20所示，本工作方法中的mac阵列mar以在包括在mac阵列mar的第t列(在此，t为1以上且10以下的整数)上的运算电路ma中运算电路ma的端子mo与其相邻的运算电路ma的端子mi处于导通状态的方式设定可编程开关pc。例如，以运算电路ma[1，t]的端子mo与运算电路ma[2，t]的端子mi处于导通状态的方式设定可编程开关pc[1，t]及可编程开关pc[2，t]。另外，例如，以运算电路ma[2，t]的端子mo与运算电路ma[3，t]的端子mi处于导通状态的方式设定可编程开关pc[2，t]及可编程开关pc[3，t]。另外，布线yl[t]通过可编程开关pc[9，t]与运算电路ma[9，t]的端子mo处于导通状态。如此，在本工作方法中，以mac阵列mar的各列上的运算电路ma串联处于导通状态的方式设定可编程开关pc。
[0285]
图21是示出在时刻t
21
至时刻t
41
的期间以及其附近的时刻输入到运算电路ma[1，1]所包括的端子si、端子so、端子ai(加法器的端子st)、端子ao、端子mo、乘法器mp的端子xi及端子wi、加法器的端子tt以及寄存器rg4的端子it4的数据的变化的时序图。另外，图21还示出布线ckl、布线slt、布线sel及布线urst的电位变化。另外，图21的“high”表示高电平电位且“low”表示低电平电位。
[0286]
以下，使用图21的时序图说明在mac阵列mar中进行的运算方法。注意，在没有特别的限制的情况下，该运算方法在运算电路ma[1，1]至运算电路ma[1，9]中进行。
[0287]
[步骤0：初始化]首先，在运算装置100中进行初始化工作。具体而言，在时刻t
21
之前优选对运算电路ma[1，1]至运算电路ma[9，10]的每一个的端子si、端子so、端子xt、端子wt、端子ai(端子st)、端子tt及端子ao输入用于初始化的数据(图21中未图示)。初始化用的数据例如可以为“0”的值的数据。另外，使布线urst的电位从低电平电位变化到高电平电位而使用寄存器rg3使端子ao的电位调整为合适的电位。作为此时的端子ao的电位，例如优选为对应于“0”的值的电位。另外，在布线urst的电位为低电平电位时使布线sel的电位为高电平电位而使用寄存器rg4将端子mo的电位调整为合适的电位。作为此时的端子mo的电位，例如优选为对应于“0”的值的电位。
[0288]
[步骤1：图像数据的输入]接着，运算装置100的mac阵列mar的运算电路ma[1，1]至运算电路ma[9，10]的每一个被输入图像数据ipd的像素数据pix。另外，如图10a所示，例如在此图像数据ipd与上述运算方法同样地由m行n列的多个像素数据pix[1，1]至像素数据pix[m，n]构成。
[0289]
图像数据ipd例如从运算装置100的存储部memd读出。
[0290]
与上述运算方法同样地，在本工作方法中mac阵列mar与寄存器rg[1，p]至寄存器rg[9，p]电连接。因此，mac阵列mar的第s行通过寄存器rg[s，1]至寄存器rg[s，p]被输入像素数据pix。
[0291]
例如每次对布线ckl输入从低电平电位变化到高电平电位的电位变化作为时钟信号时，寄存器rg[s，1]至寄存器rg[s，p]都将从存储部memd读出的多个像素数据pix依次发送。另外，如上所述，第s行的运算电路ma[s，1]至运算电路ma[s，10]被用作端子si为输入端子且端子so为输出端子的寄存器，所以发送到寄存器rg[s，p]的像素数据pix根据时钟信号依次发送到运算电路ma[s，1]至运算电路ma[s，10]。
[0292]
在本工作方法中，在将像素数据pix发送到mac阵列mar时，如图22a所示，以向运算电路ma的各行输入像素数据pix的时序相同的方式向运算电路ma的相同列输入相同的像素数据pix。另外，图22a示出在时刻t
23
将像素数据pix输入到mac阵列mar的情况。具体而言，例如，像素数据pix[1，1]由运算电路ma[1，2]至运算电路ma[9，2]的每一个的寄存器rg1保持且被输出到运算电路ma[1，2]至运算电路ma[9，2]的每一个的端子so。同样地，像素数据pix[1，2]由运算电路ma[1，1]至运算电路ma[9，1]的每一个的寄存器rg1保持。另外，mac阵列mar的外部的寄存器rg[1，p]至寄存器rg[9，p]保持像素数据pix[1，3]且将像素数据pix[1，3]输入到运算电路ma[1，1]至运算电路ma[9，1]。注意，图22a不示出运算电路ma[1，10]至运算电路ma[9，10]等。
[0293]
通过从图22a所示的阶段时钟信号的电位从低电平电位变化到高电平电位六次，如图22b所示，像素数据pix[3，3]被输入到运算电路ma[1，1]至运算电路ma[9，1]的端子si。另外，将此时的时刻记为时刻t
29
。
[0294]
另外，直到像素数据pix[1，1]被保持在运算电路ma[1，9]至运算电路ma[9，9]的寄存器rg1为止，布线slt被输入低电平电位。换言之，从像素数据pix[1，1]被输入到mac阵列mar到被保持在运算电路ma[1，1]至运算电路ma[9，9]的寄存器rg1中的期间寄存器rg2不从端子it2取得像素数据pix。
[0295]
另外，在运算电路ma[1，9]至运算电路ma[9，9]的寄存器rg1中保持像素数据pix[1，1]之后，对布线slt暂时输入高电平电位(将此时的时刻记为时刻t
31
)。在此情况下，在时钟信号的电位从低电平电位变化到高电平电位时，寄存器rg2保持输入到运算电路ma[1，9]至运算电路ma[9，9]的每一个的寄存器rg2的端子it2的像素数据pix[1，1]而向端子ot2输出像素数据pix[1，1]。另外，在像素数据pix[1，1]被保持在运算电路ma[1，9]至运算电路ma[9，9]的每一个的寄存器rg2之后，布线slt被输入低电平电位。这是为了防止在时钟信号的电位从低电平电位变化到高电平电位时保持在寄存器rg2中的像素数据pix[1，1]被改写而进行的。
[0296]
在mac阵列mar中，运算电路ma[1，9]至运算电路ma[9，9]以外的运算电路也同样地在时刻t
31
暂时向布线slt输入高电平电位。由此，保持时刻t
31
的输入到运算电路ma[1，1]至
运算电路ma[9，8]的每一个的寄存器rg2的端子it2的像素数据pix而向端子ot2输出像素数据pix。例如，运算电路ma[9，1]的寄存器rg2的端子it2被输入像素数据pix[3，3]，所以此时布线slt被输入高电平电位而端子ot2被输出像素数据pix[3，3]。
[0297]
[步骤2：滤波值的读出]另外，在时刻t
31
，在运算装置100的mac阵列mar的运算电路ma[1，1]至运算电路ma[1，9]的每一个中从存储部osm读出滤波值。另外，该滤波值为包括在滤波器fil
ct
中的行列的成分之一。另外，在此，该行列为与图9a所示的fil
t
同样的三行三列的行列。另外，例如从mac阵列mar的第一行的运算电路ma[1，1]至运算电路ma[1，10]的每一个的存储部osm读出对应于上下文ctex1的滤波值。
[0298]
如图23所示，对应于上下文ctex1的滤波值为从运算电路ma[1，1]至运算电路ma[1，9]的每一个的存储部osm读出的以上下文ctex1表示的方框中的值。另外，图23除了上下文ctex1以外还示出对应于上下文ctex2至上下文ctex9的每一个的滤波值。
[0299]
具体而言，通过对运算电路ma[1，1]至运算电路ma[1，9]的每一个的存储部osm供应上下文ctex1的信号，从运算电路ma[1，9]的存储部osm读出fil
c1
[1，1]，从运算电路ma[1，8]的存储部osm读出fil
c2
[1，2]，从运算电路ma[1，7]的存储部osm读出fil
c3
[1，3]，从运算电路ma[1，6]的存储部osm读出fil
c4
[2，1]，从运算电路ma[1，5]的存储部osm读出fil
c5
[2，2]，从运算电路ma[1，4]的存储部osm读出fil
c6
[2，3]，从运算电路ma[1，3]的存储部osm读出fil
c7
[3，1]，从运算电路ma[1，2]的存储部osm读出fil
c8
[3，2]，并且从运算电路ma[1，1]的存储部osm读出fil
c9
[3，3]。
[0300]
[步骤3：像素数据与滤波值的乘法]接着，说明在mac阵列mar的第一行的运算电路ma[1，1]至运算电路ma[1，9]的每一个的乘法器mp中进行的像素数据及滤波值。
[0301]
例如，在运算电路ma[1，9]中，乘法器mp的端子wi作为滤波值被输入fil
c1
[1，1]。另外，寄存器rg2保持像素数据pix[1，1]，所以乘法器mp的端子xi被输入像素数据pix[1，1]。因此，乘法器mp的的端子zo被输出fil
c1
[1，1]
×
pix[1，1]。另外，加法器ad的端子st作为初始值被输入“0”的数据。由此，通过对加法器ad的端子ft输入fil
c1
[1，1]
×
pix[1，1]，加法器ad的端子tt被输出fil
c1
[1，1]
×
pix[1，1]。注意，在本工作例子中，a1[1]＝fil
c1
[1，1]
×
pix[1，1]。a1[1]被输入到运算电路ma[1，9]的寄存器rg3的端子it3。
[0302]
另外，例如，在运算电路ma[1，1]中，乘法器mp的端子wi作为滤波值被输入fil
c9
[3，3]。另外，寄存器rg2保持像素数据pix[3，3]，所以乘法器mp的端子xi被输入像素数据pix[3，3]。由此，乘法器mp的端子zo被输出fil
c1
[3，3]
×
pix[3，3]。另外，加法器ad的端子st作为初始值被输入“0”的数据。由此，通过对加法器ad的端子ft输入fil
c9
[3，3]
×
pix[3，3]，加法器ad的端子tt被输出fil
c9
[3，3]
×
pix[3，3]。注意，在本工作例子中，a9[1]＝fil
c9
[3，3]
×
pix[3，3]。a9[1]被输入到运算电路ma[1，1]的寄存器rg3的端子it3。
[0303]
对运算电路ma[1，2]至运算电路ma[1，8]也进行与运算电路ma[1，9]及运算电路ma[1，1]同样的运算。此时，从各加法器ad输出的乘法结果被输入到各寄存器rg3的端子it3。下表示出被输入到运算电路ma[1，1]至运算电路ma[1，9]的每一个的寄存器rg3的端子it3的乘法结果。另外，将各乘法结果记为a9[1]、a8[1]、a7[1]、a6[1]、a5[1]、a4[1]、a3[1]、a2[1]。
[0304]
[表1]
运算电路运算结果运算电路ma[1,1]a9[1]＝fil
c9
[3,3]
×
pix[3,3]运算电路ma[1,2]a8[1]＝fil
c8
[3,2]
×
pix[3,2]运算电路ma[1,3]a7[1]＝fil
c7
[3,1]
×
pix[3,1]运算电路ma[1,4]a6[1]＝fil
c6
[2,3]
×
pix[2,3]运算电路ma[1,5]a5[1]＝fil
c5
[2,2]
×
pix[2,2]运算电路ma[1,6]a4[1]＝fil
c4
[2,1]
×
pix[2,1]运算电路ma[1,7]a3[1]＝fil
c3
[1,3]
×
pix[1,3]运算电路ma[1,8]a2[1]＝fil
c2
[1,2]
×
pix[1,2]运算电路ma[1,9]a1[1]＝fil
c1
[1,1]
×
pix[1,1]
[0305]
[步骤4：滤波值的切换及运算结果的加法]在此，在时钟信号的电位从低电平电位变化到高电平电位时，运算电路ma[1，1]至运算电路ma[1，9]的每一个的寄存器rg3保持被输入到端子it3的加法数据而对寄存器rg3的端子ot3输出该加法数据(将此时的时刻记为时刻t
32
)。由此，如图24a所示，从运算电路ma[1，1]至运算电路ma[1，9]的每一个的端子ao输出a9[1]、a8[1]、a7[1]、a6[1]、a5[1]、a4[1]、a3[1]、a2[1]、a1[1]。
[0306]
a1[1]被输入到运算电路ma[1，8]的端子ai，a2[1]被输入到运算电路ma[1，7]的端子ai，a3[1]被输入到运算电路ma[1，6]的端子ai，a4[1]被输入到运算电路ma[1，5]的端子ai，a5[1]被输入到运算电路ma[1，4]的端子ai，a6[1]被输入到运算电路ma[1，3]的端子ai，a7[1]被输入到运算电路ma[1，2]的端子ai，a8[1]被输入到运算电路ma[1，1]的端子ai，a9[1]被输入到运算电路ma[1，9]的端子ai。
[0307]
另外，此时在运算电路ma[1，1]至运算电路ma[1，9]的每一个中，从存储部osm读出对应于图23所示的上下文cntx2的滤波值。
[0308]
具体而言，从运算电路ma[1，8]的存储部osm读出fil
c1
[1，2]，从运算电路ma[1，7]的存储部osm读出fil
c2
[1，3]，从运算电路ma[1，6]的存储部osm读出fil
c3
[2，1]，从运算电路ma[1，5]的存储部osm读出fil
c4
[2，2]，从运算电路ma[1，4]的存储部osm读出fil
c5
[2，3]，从运算电路ma[1，3]的存储部osm读出fil
c6
[3，1]，从运算电路ma[1，2]的存储部osm读出fil
c7
[3，2]，从运算电路ma[1，1]的存储部osm读出fil
c8
[3，3]，从运算电路ma[1，9]的存储部osm读出fil
c9
[1，1]。
[0309]
由此，与步骤3同样，在运算电路ma[1，1]至运算电路ma[1，9]的每一个中乘法器mp的端子xi被输入寄存器rg2所保持的像素数据pix，乘法器mp的端子wi被输入改变了的滤波值，所以从乘法器mp的端子zo输出像素数据与滤波值的乘法结果。
[0310]
另外，在运算电路ma[1，1]至运算电路ma[1，9]的每一个的加法器ad中，加法器ad的端子ft被输入该乘法结果，加法器ad的端子st被输入输入到端子ai的数据。因此，从加法器ad的端子tt输出的加法数据为如下表所示那样。另外，将各乘法结果记为a8[2]、a7[2]、a6[2]、a5[2]、a4[2]、a3[2]、a2[2]、a1[2]、a9[2]。
[0311]
[表2]运算电路运算结果运算电路ma[1,1]a8[2]＝a8[1] fil
c8
[3,3]
×
pix[3,3]
运算电路ma[1,2]a7[2]＝a7[1] fil
c7
[3,2]
×
pix[3,2]运算电路ma[1,3]a6[2]＝a6[1] fil
c6
[3,1]
×
pix[3,1]运算电路ma[1,4]a5[2]＝a5[1] fil
c5
[2,3]
×
pix[2,3]运算电路ma[1,5]a4[2]＝a4[1] fil
c4
[2,2]
×
pix[2,2]运算电路ma[1,6]a3[2]＝a3[1] fil
c3
[2,1]
×
pix[2,1]运算电路ma[1,7]a2[2]＝a2[1] fil
c2
[1,3]
×
pix[1,3]运算电路ma[1,8]a1[2]＝a1[1] fil
c1
[1,2]
×
pix[1,2]运算电路ma[1,9]a9[2]＝a9[1] fil
c9
[1,1]
×
pix[1,1]
[0312]
然后，运算电路ma[1，1]至运算电路ma[1，9]的每一个的寄存器rg3的端子it3被输入a8[2]、a7[2]、a6[2]、a5[2]、a4[2]、a3[2]、a2[2]、a1[2]、a9[2]。
[0313]
另外，在此，在时钟信号的电位从低电平电位变化到高电平电位时，如图24b所示，a8[2]、a7[2]、a6[2]、a5[2]、a4[2]、a3[2]、a2[2]、a1[2]、a9[2]从运算电路ma[1，1]至运算电路ma[1，9]的每一个的端子ao输出到运算电路ma[1，1]至运算电路ma[1，9]的每一个的寄存器rg3。
[0314]
[步骤5：步骤4的反复]反复进行作为步骤4的如下工作：保持输入到运算电路ma[1，1]至运算电路ma[1，9]的每一个的寄存器rg3的数据且将该数据输出到寄存器rg3的端子ot3；从运算电路ma[1，1]至运算电路ma[1，9]的每一个的存储部osm读出对应的滤波值；并且将滤波值与像素数据pix的乘法结果加到该数据。尤其是，作为从运算电路ma[1，1]至运算电路ma[1，9]的每一个的存储部osm读出的滤波值，依次选择图23的上下文cntx3至上下文cntx9即可。
[0315]
例如，在时刻t
33
至时刻t
40
，在运算电路ma[1，1]中，作为从存储部osm读出的滤波值依次选择图23的上下文cntx3至上下文cntx9，依次切换成fil
c7
[3，3]、fil
c6
[3，3]、fil
c5
[3，3]、fil
c4
[3，3]、fil
c3
[3，3]、fil
c2
[3，3]、fil
c1
[3，3]。并且，运算电路ma[1，1]通过上下文cntx3至上下文cntx9的每一个中的运算从端子ao输出a7[3]、a6[4]、a5[5]、a4[6]、a3[7]、a2[8]、a1[9]。
[0316]
如此，在时刻t
40
的阶段，运算电路ma[1，1]至运算电路ma[1，9]的每一个的寄存器rg3的端子it3被输入a1[9]、a9[9]、a8[9]、a7[9]、a6[9]、a5[9]、a4[9]、a3[9]、a2[9]。
[0317]
例如，a1[9]是由运算电路ma[1，1]至运算电路ma[1，9]进行滤波值与像素数据pix的积和运算的结果的值。具体而言，通过上述工作，满足a1[9]＝fil
c1
[1，1]
×
pix[1，1] fil
c1
[1，2]
×
pix[1，2] fil
c1
[1，3]
×
pix[1，3] fil
c1
[2，1]
×
pix[2，1] fil
c1
[2，2]
×
pix[2，2] fil
c1
[2，3]
×
pix[2，3] fil
c1
[3，1]
×
pix[3，1] fil
c1
[3，2]
×
pix[3，2] fil
c1
[3，3]
×
pix[3，3]。
[0318]
换言之，a1[9]成为使用滤波器fil
c1
对图像数据ipd的像素数据pix[1，1]至像素数据pix[1，3]、像素数据pix[2，1]至像素数据pix[2，3]及像素数据pix[3，1]至像素数据pix[3，3]的区域进行卷积而得的值。
[0319]
另外，同样地，通过上述工作，满足a9[9]＝fil
c9
[3，3]
×
pix[3，3] fil
c9
[1，1]
×
pix[1，1] fil
c9
[1，2]
×
pix[1，2] fil
c9
[1，3]
×
pix[1，3] fil
c9
[2，1]
×
pix[2，1] fil
c9
[2，2]
×
pix[2，2] fil
c9
[2，3]
×
pix[2，3] fil
c9
[3，1]
×
pix[3，2] fil
c9
[3，2]
×
pix[3，2]。
[0320]
换言之，a9[9]成为使用滤波器fil
c9
对图像数据ipd的像素数据pix[1，1]至像素数
据pix[1，3]、像素数据pix[2，1]至像素数据pix[2，3]及像素数据pix[3，1]至像素数据pix[3，3]的区域进行卷积而得的值。
[0321]
由此，与a1[9]及a9[9]同样，a2[9]至a8[9]的每一个成为使用滤波器fil
c2
至滤波器fil
c8
对图像数据ipd的像素数据pix[1，1]至像素数据pix[1，3]、像素数据pix[2，1]至像素数据pix[2，3]及像素数据pix[3，1]至像素数据pix[3，3]的区域进行卷积而得的值。
[0322]
[步骤6：积和运算的结果的输出]在步骤6，从运算电路ma[1，1]至运算电路ma[1，9]的每一个的端子mo输出积和运算的值。具体而言，在时刻t
40
，运算电路ma[1，1]至运算电路ma[1，9]的每一个的选择器slc的控制端子被输入高电平电位，所以第一输入端子与输出端子间处于导通状态且第二输入端子与输出端子间处于非导通状态。由此，寄存器rg3的端子ot3与寄存器rg4的端子it4间处于导通状态。
[0323]
另外，此时，在时钟信号的电位从低电平电位变化到高电平电位时，输入到运算电路ma[1，1]至运算电路ma[1，9]的每一个的寄存器rg3的端子it3的数据被保持而该数据被输出到寄存器rg3的端子ot3。因此，该数据被输入到寄存器rg4的端子it4。
[0324]
换言之，a1[9]、a9[9]、a8[9]、a7[9]、a6[9]、a5[9]、a4[9]、a3[9]、a2[9]被保持在运算电路ma[1，1]至运算电路ma[1，9]的每一个的寄存器rg3中，各数据被输入到寄存器rg4的端子it4。
[0325]
另外，在时钟信号的电位又从低电平电位变化到高电平电位(将此时的时刻记为t
41
)时，被输入到寄存器rg4的端子it4的数据被保持在寄存器rg4中而该数据被输出到寄存器rg4的端子ot4。由此，从运算电路ma[1，1]至运算电路ma[1，9]的每一个的寄存器rg4输出的a1[9]、a9[9]、a8[9]、a7[9]、a6[9]、a5[9]、a4[9]、a3[9]、a2[9]从运算电路ma[1，1]至运算电路ma[1，9]的端子mo输出。
[0326]
另外，在步骤6，在mac阵列mar的运算电路ma[1，1]至运算电路ma[1，9]以外的运算电路ma的每一个的选择器slc中，控制端子被输入低电平电位。因此，第一输入端子与输出端子间处于非导通状态且第二输入端子与输出端子间处于导通状态。由此，对应的运算电路ma的端子mi与寄存器rg4的端子it4间处于导通状态。
[0327]
另外，如上所述，本工作方法中的mac阵列mar的可编程开关pc[1，t]至可编程开关pc[9，t]的每一个设定为如图20所示那样，所以在mac阵列mar的第一列，运算电路ma[1，1]的端子mo通过运算电路ma[2，1]至运算电路ma[8，1]与运算电路ma[9，1]的端子mi处于导通状态。另外，其他列也是同样的，在与mac阵列mar相同的列上位于第一行的运算电路ma的端子mo通过第二行至第八行的运算电路ma与第九行的运算电路ma的端子mi处于导通状态。
[0328]
因此，在从运算电路ma[1，1]至运算电路ma[1，9]的每一个的端子mo输出a1[9]、a9[9]、a8[9]、a7[9]、a6[9]、a5[9]、a4[9]、a3[9]、a2[9]，然后时钟信号的电位从低电平电位变化到高电平电位八次时，如图24c所示，从运算电路ma[9，1]至运算电路ma[9，9]的每一个的端子mo输出a1[9]、a9[9]、a8[9]、a7[9]、a6[9]、a5[9]、a4[9]、a3[9]、a2[9]。
[0329]
另一方面，在mac阵列mar的运算电路ma[1，1]至运算电路ma[1，9]以外的运算电路ma中，在各选择器slc中，控制端子被输入低电平电位，所以第一输入端子与输出端子间处于非导通状态。因此，mac阵列mar的运算电路ma[1，1]至运算电路ma[1，9]以外的运算电路ma可以在输出上述a1[9]、a9[9]、a8[9]、a7[9]、a6[9]、a5[9]、a4[9]、a3[9]、a2[9]等的运算结
果的同时进行运算。由此，在mac阵列mar的第一行以外的运算电路ma中例如也可以对图像数据ipd的图像数据ipd的像素数据pix[1，1]至像素数据pix[1，3]、像素数据pix[2，1]至像素数据pix[2，3]及像素数据pix[3，1]至像素数据pix[3，3]以外的区域进行卷积的运算。
[0330]
另外，如图21的时序图所示，在使用乘法器mp及加法器ad进行运算时，具体地说在时刻t
30
至时刻t
39
的期间，也可以从寄存器rg[1，p]至寄存器rg[9，p]向mac阵列mar依次发送用来进行下一次运算的像素数据pix[1，2]至像素数据pix[1，4]、像素数据pix[2，2]至像素数据pix[2，4]及像素数据pix[3，2]至像素数据pix[3，4]。通过进行该工作，在对像素数据pix[1，1]至像素数据pix[1，3]、像素数据pix[2，1]至像素数据pix[2，3]及像素数据pix[3，1]至像素数据pix[3，3]进行的卷积运算结束后立刻以相同方法对像素数据pix[1，2]至像素数据pix[1，4]、像素数据pix[2，2]至像素数据pix[2，4]及像素数据pix[3，2]至像素数据pix[3，4]进行卷积运算。另外，通过在运算中发送像素数据，可以缩短待数据传送的时间，所以可以提高运算效率。
[0331]
从运算电路ma[9，1]至运算电路ma[9，10]输出的卷积的运算结果也可以由电路af[1]至电路af[10]进行使用激活函数、池化层等的处理。另外，该处理参照上述工作方法的说明。
[0332]
在本工作方法中，通过与上述工作方法同样地对图像数据ipd进行使用滤波器fil
ct
的卷积处理，可以生成只提取依赖于滤波值fil
ct
的特征部分的图像数据(特征图)。
[0333]
另外，上述工作方法除了图像数据的卷积的运算以外还可以应用于fnn的运算。
[0334]
例如，考虑从第(k-1)层的m个(在此，m为1以上的整数。)的神经元n
(k-1)1
至神经元n
(k-1)m
向第k层的n个(在此，n为1以上的整数。)的神经元n
(k)1
至神经元n
(k)n
发送信号的情况。在将从第(k-1)层的神经元n
(k-1)i
(在此，i为1以上且m以下的整数。)发送的信号记为z
(k-1)i
且将第(k-1)层的神经元n
(k-1)i
与第k层的神经元n
(k)j
间的权重系数记为w
(k-1)i(k)j
时，从第(k-1)层的神经元n
(k-1)1
至神经元n
(k-1)m
输入到第k层的神经元n
(k)j
的信号与权重系数之积的总和为s
(k)j
＝σw
(k-1)i(k)j
×z(k-1)i
(σ是i为1至m时的总和)。
[0335]
在此，说明对第k层的神经元n
(k)1
至神经元n
(k)n
的每一个的s
(k)j
进行运算的方法。在包括在运算装置100中的mac阵列mar的第一行上的运算电路ma的寄存器rg2中保持z
(k-1)i
。具体而言，例如，在图26中，在运算电路ma[1，1]至运算电路ma[1，10]的每一个的寄存器rg2中保持z
(k-1)10
至z
(k-1)1
。
[0336]
接着，例如将从运算电路ma[1，1]至运算电路ma[1，10]的每一个的存储部osm读出的数据作为权重系数设定上下文cntxf1至上下文cntxf10。上下文cntxf1至上下文cntxf10例如如图26所示那样地设定。如此，在运算电路ma[1，1]至运算电路ma[1，10]的每一个的寄存器rg2中保持z
(k-1)10
至z
(k-1)1
，作为从存储部osm读出的权重系数如图26所示那样地设定上下文cntxf1至上下文cntxf10，由此可以与上述卷积的运算同样地进行fnn的运算。
[0337]
注意，在图26中第k层的神经元的数量为n＝10，但是在n不是10的情况下上下文的数量设定为相当于n的数量即可。另外，在图26中第(k-1)层的神经元的数量为m＝10，但是在m小于10的情况下减少用于运算的运算电路ma的数量即可。另外，在m大于10的情况下，在进行神经元的信号z
(k-1)1
至z
(k-1)10
与权重系数的积和运算时在运算电路ma[1，1]至运算电路ma[1，10]的每一个的寄存器rg1中预先保持下一次进行运算的神经元的信号即可。
[0338]
另外，本发明的一个方式的半导体装置的工作方法不局限于上述方法。本发明的
一个方式的半导体装置的工作方法可以根据情况改变。例如，也可以将图19b所示的由可编程开关pr设定的mac阵列mar的结构改变为图25所示的由可编程开关pr设定的mac阵列mar的结构。
[0339]
图25所示的mac阵列mar的结构以运算电路ma的端子ao与相邻的两个运算电路ma的端子ai处于导通状态的方式设定可编程开关pr[s，1]至可编程开关pr[s，9]。另外，关于运算电路ma[s，1]及运算电路ma[s，2]，以运算电路ma[s，2]的端子ao与运算电路ma[s，1]的端子ai间处于导通状态的方式设定可编程开关pr[s，2]及可编程开关pr[s，1]，关于运算电路ma[s，8]及运算电路ma[s，9]，以运算电路ma[s，9]的端子ao与运算电路ma[s，8]的端子ai间处于导通状态的方式设定可编程开关pr[s，9]及可编程开关pr[s，8]。
[0340]
在图19b所示的结构中有时运算电路ma[s，1]的端子ao与运算电路ma[s，9]的端子ai间的距离变长而发生信号延迟，但是在图25所示的结构中可以均匀地缩短运算电路ma间的距离，所以可以抑制信号延迟。
[0341]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0342]
(实施方式2)在本实施方式中，说明可应用于在上述实施方式中说明的存储部osm的存储电路。
[0343]
作为存储部osm，例如可以使用寄存器、触发器、sram(static random access memory：静态随机存取存储器)等。另外，例如也可以使用快闪存储器等。
[0344]
此外，存储部osm例如可以应用dosram(dynamic oxide semiconductor random access memory)(注册商标)或nosram(dynamic oxide semiconductor random access memory)(注册商标)。
[0345]
图27a示出dosram的存储单元的电路结构的例子。存储单元221包括晶体管m1及电容元件ca。另外，晶体管m1包括前栅极(有时简单地称为栅极)及背栅极。
[0346]
晶体管m1的第一端子与电容元件ca的第一端子连接，晶体管m1的第二端子与布线bil连接，晶体管m1的栅极与布线wol连接，晶体管m1的背栅极与布线bgl连接。电容元件ca的第二端子与布线cvl连接。
[0347]
晶体管m1被用作存储单元221中的写入晶体管。另外，该写入晶体管优选是下述os晶体管。
[0348]
布线bil被用作位线，布线wol被用作字线。布线cal被用作用来对电容元件ca的第二端子施加指定的电位的布线。数据写入及读出时，布线cvl优选被施加低电平电位(有时也称为基准电位)。
[0349]
布线bgl是用来对晶体管m1的背栅极施加电位的布线。通过对布线bgl施加任意的电位，可以增大或减少晶体管m1的阈值电压。
[0350]
数据的写入及读出通过对布线wol施加高电平电位使晶体管m1成为开启状态而使布线bil与电容元件ca的第一端子之间成为导通状态而进行。
[0351]
具体而言，对布线bil施加对应于写入的数据的电位，并通过晶体管m1对电容元件ca的第一端子写入该电位来进行数据写入。在写入数据之后，通过对布线wol施加低电平电位使晶体管m1成为关闭状态，可以将该电位保持在存储单元221中。
[0352]
此外，在读出数据时，首先将布线bil预充电至适当的电位，例如，预充电至低电平电位和高电平电位的中间电位，接着使布线bil成为电浮动状态。然后，对布线wol施加高电
平电位使晶体管m1成为开启状态，从而使布线bil的电位改变。由于布线bil的电位的变化取决于写入到电容元件ca的第一端子的电位，因此可以从改变的布线bil的电位读出存储单元221所保持的数据。
[0353]
此外，上述存储单元221不局限于图27a所示的电路结构，也可以适当地改变存储单元221的电路结构。
[0354]
图27b示出nosram的存储单元的电路结构的例子。存储单元231包括晶体管m2、晶体管m3及电容元件cb。此外，晶体管m2包括前栅极(有时简单地称为栅极)及背栅极。
[0355]
晶体管m2被用作存储单元231中的写入晶体管。另外，该写入晶体管优选是下述os晶体管。
[0356]
此外，晶体管m3被用作存储单元231中的读出晶体管。该读出晶体管优选是下述os晶体管或使半导体层包含硅的晶体管。此外，在本工作例子中，除非特别叙述，晶体管m3在饱和区域中工作。也就是说，对晶体管m3的栅极电压、源极电压及漏极电压进行适当的偏压，使得该晶体管在饱和区域中工作。
[0357]
晶体管m2的第一端子与电容元件cb的第一端子连接，晶体管m2的第二端子与布线wbl连接，晶体管m2的栅极与布线wol连接，晶体管m2的背栅极与布线bgl连接。电容元件cb的第二端子与布线cal连接。晶体管m3的第一端子与布线rbl连接，晶体管m3的第二端子与布线sol连接，晶体管m3的栅极与电容元件cb的第一端子连接。
[0358]
布线wbl被用作写入位线，布线rbl被用作读出位线，布线wol被用作字线。布线cal被用作用来对电容元件cb的第二端子施加指定的电位的布线。在保持数据时，优选对布线cal施加低电平电位(有时也称为基准电位)，在数据的写入及读出时，优选对布线cal施加高电平电位。
[0359]
布线bgl被用作用来对晶体管m2的背栅极施加电位的布线。通过对布线bgl施加任意电位，可以增加或减少晶体管m2的阈值电压。
[0360]
通过对布线wol施加高电平电位使晶体管m2成为开启状态，并使布线wbl与电容元件cb的第一端子成为导通状态来进行数据写入。具体地，在晶体管m2为导通状态时，对布线wbl施加对应于要记录的信息的电位来对电容元件cb的第一端子及晶体管m3的栅极写入该电位。然后，对布线wol施加低电平电位使晶体管m2成为关闭状态，由此保持电容元件cb的第一端子的电位及晶体管m3的栅极的电位。
[0361]
数据的读出通过对布线sol施加预定的电位来进行。由于晶体管m3的源极-漏极间流过的电流及晶体管m3的第一端子的电位由晶体管m3的栅极的电位及晶体管m3的第二端子的电位决定，所以通过读出与晶体管m3的第一端子连接的布线rbl的电位，可以读出电容元件cb的第一端子(或晶体管m3的栅极)所保持的电位。也就是说，可以从电容元件cb的第一端子(或晶体管m3的栅极)所保持的电位读出该存储单元中写入的信息。
[0362]
此外，上述存储单元231不局限于图27b所示的电路结构，存储单元231的电路结构可以适当地改变。例如，也可以采用将布线wbl与布线rbl合为一根布线bil的结构。图27c示出该情况下的存储单元的电路结构例子。在存储单元232中，将存储单元231的布线wbl与布线rbl合为一根布线bil，晶体管m2的第二端子及晶体管m3的第一端子与布线bil连接。也就是说，存储单元232将写入位线和读出位线合为一根布线bil工作。
[0363]
如上所述，dosram及nosram是包括被用作写入晶体管的os晶体管的存储装置。os
晶体管的半导体层包括实施方式3所说明的金属氧化物。作为该金属氧化物，例如可以采用铟、元素m(选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种元素)和锌中之一个或多个材料。特别是，在该半导体层包含由铟、镓、锌构成的金属氧化物时可以增大该半导体层的带隙。因此，可以减小os晶体管的关态电流。
[0364]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0365]
(实施方式3)在本实施方式中，对在上述实施方式中说明的半导体装置的结构例子及能够用于该半导体装置的晶体管的结构例子进行说明。
[0366]
《半导体装置的结构例子》图28所示的半导体装置包括晶体管300、晶体管500及电容元件600。图30a是晶体管500的沟道长度方向上的截面图，图30b是晶体管500的沟道宽度方向上的截面图，图30c是晶体管300的沟道宽度方向上的截面图。
[0367]
晶体管500是在沟道形成区域中包含金属氧化物的晶体管(os晶体管)。晶体管500具有关态电流低且场效应迁移率在高温下也不变的特性。通过将晶体管500用作半导体装置如在上述实施方式中说明的运算装置100、运算装置100a等所包括的晶体管，可以实现即使在高温下工作能力也不降低的半导体装置。尤其是，通过利用关态电流小的特性将晶体管500应用于晶体管m1、晶体管m2，可以长时间保持写入到存储单元221、存储单元231、存储单元232等中的电位。
[0368]
例如在本实施方式中说明的半导体装置如图28所示包括晶体管300、晶体管500、电容元件600。晶体管500例如设置在晶体管300上方，电容元件600例如设置在晶体管300及晶体管500上方。另外，电容元件600优选为上述实施方式所说明的存储单元231、存储单元232等所包括的电容器等。此外，根据电路结构，不一定需要设置图28所示的电容元件600。
[0369]
晶体管300设置在衬底311上，并包括：导电体316；绝缘体315；由衬底311的一部分构成的半导体区域313；以及被用作源区域或漏区域的低电阻区域314a及低电阻区域314b。另外，晶体管300例如可以应用于上述实施方式所说明的运算装置100、运算装置100a等所包括的晶体管等。
[0370]
作为衬底311，优选使用半导体衬底(例如单晶衬底或硅衬底)。
[0371]
如图30c所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过采用fin型的晶体管300，实效的沟道宽度得到增大，从而能够提高晶体管300的通态特性。另外，由于可以增大栅电极的电场的影响，所以能够提高晶体管300的关态特性。
[0372]
另外，晶体管300可以为p沟道晶体管或n沟道晶体管。
[0373]
半导体区域313的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含ge(锗)、sige(硅锗)、gaas(砷化镓)、gaalas(镓铝砷)、gan(氮化镓)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用gaas和gaalas等的hemt(high electron mobility transistor：高电子迁移率晶体管)。
[0374]
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材
料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
[0375]
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
[0376]
此外，由于导电体的材料决定功函数，所以通过选择该导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
[0377]
注意，图28所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。例如，当在半导体装置中使用只有os晶体管的单极性电路(在本说明书等中，意味着只由n沟道型晶体管等同一极性的晶体管构成的电路)时，如图29所示，作为晶体管300的结构采用与使用氧化物半导体的晶体管500相同的结构即可。此外，下面描述晶体管500的详细内容。
[0378]
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
[0379]
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
[0380]
注意，在本说明书中，氧氮化硅是指在其组成中氧含量多于氮含量的材料，而氮氧化硅是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，“氧氮化铝”是指氧含量多于氮含量的材料，“氮氧化铝”是指氮含量多于氧含量的材料。
[0381]
绝缘体322也可以被用作使因设置在其下方的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(cmp)法等的平坦化处理被平坦化。
[0382]
作为绝缘体324，优选使用能够防止氢或杂质从衬底311或晶体管300等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
[0383]
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过cvd法形成的氮化硅。在此，有时因氢扩散到晶体管500等具有氧化物半导体的半导体元件中，而该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
[0384]
氢的脱离量例如可以利用热脱附谱分析法(tds)等测定。例如，在tds分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10
×
10
15
atoms/cm2以下，优选为5
×
10
15
atoms/cm2以下，即可。
[0385]
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
[0386]
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入与电容元件600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线
的功能。注意，有时使用同一附图标记表示被用作插头或布线的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，在导电体的一部分被用作布线时，导电体的一部分有时被用作插头。
[0387]
作为各插头及布线(导电体328及导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。具体而言，优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
[0388]
另外，也可以在绝缘体326及导电体330上形成布线层。例如，在图28中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料形成。
[0389]
另外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
[0390]
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。另外，通过层叠氮化钽和导电性高的钨，可以在保持作为布线的导电性的状态下抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
[0391]
此外，也可以在绝缘体354及导电体356上设置布线层。例如，在图28中，依次层叠有绝缘体360、绝缘体362及绝缘体364。另外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料形成。
[0392]
另外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
[0393]
此外，也可以在绝缘体364及导电体366上设置布线层。例如，在图28中，依次层叠有绝缘体370、绝缘体372及绝缘体374。另外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料形成。
[0394]
另外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
[0395]
此外，也可以在绝缘体374及导电体376上设置布线层。例如，在图28中，依次层叠有绝缘体380、绝缘体382及绝缘体384。另外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料形成。
[0396]
另外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此
外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
[0397]
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是根据本实施方式的半导体装置不局限于此。既可以使与包括导电体356的布线层同样的布线层具有三层以下的结构，又可以使与包括导电体356的布线层同样的布线层具有五层以上的结构。
[0398]
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任意个，优选使用对氧或氢具有阻挡性的物质。
[0399]
例如，作为绝缘体510及绝缘体514，优选使用能够防止氢或杂质从衬底311或设置有晶体管300的区域等扩散到设置有晶体管500的区域中的具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。
[0400]
作为对氢具有阻挡性的膜的一个例子，可以使用通过cvd法形成的氮化硅。在此，有时因氢扩散到晶体管500等具有氧化物半导体的半导体元件中，而该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
[0401]
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
[0402]
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过膜的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用作晶体管500的保护膜。
[0403]
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
[0404]
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中埋入有导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容元件600或晶体管300连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料形成。
[0405]
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
[0406]
在绝缘体516的上方设置有晶体管500。
[0407]
如图30a和图30b所示，晶体管500包括：嵌入在绝缘体514及绝缘体516中的导电体503；配置在绝缘体516及导电体503上的绝缘体520；配置在绝缘体520上的绝缘体522；配置在绝缘体522上的绝缘体524；配置在绝缘体524上的氧化物530a；配置在氧化物530a上的氧化物530b；配置在氧化物530b上且彼此隔开的导电体542a及导电体542b；配置在导电体542a及导电体542b上且形成有与导电体542a和导电体542b之间重叠的开口的绝缘体580；配置在开口的底面及侧面上的氧化物530c；配置在氧化物530c的形成面的绝缘体550；以及
配置在绝缘体550的形成面上的导电体560。
[0408]
另外，如图30a和图30b所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图30a和图30b所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及嵌入在导电体560a的内侧的导电体560b。此外，如图30a和图30b所示，优选在绝缘体580、导电体560及绝缘体550上配置有绝缘体574。
[0409]
注意，下面有时将氧化物530a、氧化物530b及氧化物530c总称为氧化物530。
[0410]
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明的一个方式不局限于此。例如，可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。另外，在晶体管500中，导电体560具有两层结构，但是本发明的一个方式不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图28、图30a及图30b所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
[0411]
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
[0412]
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
[0413]
导电体560有时被用作第一栅(也称为顶栅)电极。导电体503有时被用作第二栅(也称为底栅)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压大于0v且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以进一步减小对导电体560供应的电位为0v时的漏极电流。
[0414]
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503施加电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(s-channel：围绕沟道)结构。
[0415]
另外，导电体503具有与导电体518同样的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。另外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明的一个方式不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
[0416]
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质
的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
[0417]
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
[0418]
另外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在此情况下，不一定需要设置导电体503a。在附图中，导电体503b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
[0419]
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
[0420]
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。注意，在本说明书等中，有时将金属氧化物中的氧空位称为vo(oxygen vacancy)。另外，如果金属氧化物中的形成沟道的区域中存在杂质或氧空位(vo)，电特性则容易变动，有时降低可靠性。尤其是，氧空位(vo)附近的氢形成氢进入氧空位(vo)中的缺陷(下面有时称为voh)而可能会生成成为载流子的电子。由此，晶体管500易于具有常开启特性。
[0421]
作为具有过剩氧区域的绝缘体，具体而言，优选使用由于加热而一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在tds(thermal desorption spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0
×
10
18
atoms/cm3以上，优选为1.0
×
10
19
atoms/cm3以上，进一步优选为2.0
×
10
19
atoms/cm3以上，或者3.0
×
10
20
atoms/cm3以上的氧化物膜。此外，进行上述tds分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
[0422]
此外，也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或rf处理中的任一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中，发生voh的键合切断的反应，换言之，发生“v
oh→vo
h”的反应而可以实现脱氢化。此时产生的氢的一部分有时与氧键合并从氧化物530或氧化物530附近的绝缘体被去除作为h2o。另外，氢的一部分有时向导电体542a及导电体542b扩散或俘获(也称为被吸杂)。
[0423]
此外，作为上述微波处理，例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加rf的电源的装置。例如，通过使用包含氧的气体及高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加rf，可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。在上述微波处理中，压力为133pa以上，优选为200pa以上，更优选为400pa以上即可。此外，作为对进行微波处理的装置内导入的气体，例如使用氧及氩，并且氧流量比(o2/(o2 ar))为50％以下，优选为10％以上且30％以下。
[0424]
此外，在晶体管500的制造工序中，优选在氧化物530的表面露出的状态下进行加热处理。该加热处理例如以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行，
crystalline oxide semiconductor)或cac-os(cloud-aligned composite oxide semiconductor)。此外，作为氧化物530，也可以使用in-ga氧化物、in-zn氧化物、in氧化物等。
[0434]
此外，作为晶体管500优选使用载流子浓度低的金属氧化物。在降低金属氧化物的载流子浓度时，只要降低金属氧化物中的杂质浓度及缺陷态密度即可。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，作为金属氧化物中的杂质，例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[0435]
特别是，由于金属氧化物所包含的氢与键合于金属原子的氧起反应而成为水，因此有时在金属氧化物中形成氧空位。另外，在氢进入氧化物530的氧空位时，有时氧空位与氢键合而形成voh。有时voh被用作供体而产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含多量的氢的金属氧化物的晶体管容易具有常开启特性。另外，金属氧化物中的氢受热、电场等的作用容易移动，所以在金属氧化物中包含较多的氢时，晶体管的可靠性有可能降低。在本发明的一个方式中，优选尽量降低氧化物530中的voh而成为高纯度本征或实质上高纯度本征。如此，为了获得充分降低voh的金属氧化物，去除金属氧化物中的水分、氢等杂质(有时记为脱水、脱氢化处理)以及将氧供应到金属氧化物而填补氧空位(有时记载为加氧化处理)是重要的。通过将voh等杂质十分降低的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定电特性。
[0436]
氢进入了氧空位的缺陷可能被用作金属氧化物的供体。然而，难以对该缺陷定量地进行评价。于是，在金属氧化物中，有时不是使用供体浓度而是使用载流子浓度进行评价。因此，在本说明书等中，作为金属氧化物的参数，有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子浓度。也就是说，有时也可以将本说明书等所记载的“载流子浓度”称为“供体浓度”。
[0437]
因此，在将金属氧化物用作氧化物530时，优选尽量减少金属氧化物中的氢。具体而言，在金属氧化物中，通过二次离子质谱分析法(sims：secondary ion mass spectrometry)得到的氢浓度低于1
×
10
20
atoms/cm3，优选低于1
×
10
19
atoms/cm3，更优选低于5
×
10
18
atoms/cm3，进一步优选低于1
×
10
18
atoms/cm3。通过将氢等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定的电特性。
[0438]
此外，当在氧化物530中使用金属氧化物时，该金属氧化物优选是带隙高、本征(也称为i型)或实质上本征的半导体，并且沟道形成区域的金属氧化物的载流子浓度优选低于1
×
10
18
cm-3
，更优选低于1
×
10
17
cm-3
，进一步低于1
×
10
16
cm-3
，进一步低于1
×
10
13
cm-3
，进一步低于1
×
10
12
cm-3
。注意，对沟道形成区域的金属氧化物的载流子浓度的下限值没有特别的限制，例如可以为1
×
10-9
cm-3
。
[0439]
此外，在氧化物530中使用金属氧化物时，因导电体542a及导电体542b与氧化物530接触而氧化物530中的氧扩散到导电体542a及导电体542b中，由此导电体542a及导电体542b有时被氧化。导电体542a及导电体542b的导电率因导电体542a及导电体542b的氧化而下降的可能性变高。注意，也可以将氧化物530中的氧向导电体542a及导电体542b扩散的情况称为导电体542a及导电体542b吸收氧化物530中的氧。
[0440]
此外，在氧化物530中的氧扩散到导电体542a及导电体542b时，在导电体542a与氧化物530b之间及导电体542b与氧化物530b之间有可能形成另一层。因为该另一层包含比导
电体542a及导电体542b多的氧，所以推测该另一层具有绝缘性。此时，可以认为导电体542a或导电体542b、该另一层和氧化物530b的三层结构是由金属-绝缘体-半导体构成的三层结构，有时也将其称为mis(metal-insulator-semiconductor)结构或以mis结构为主的二极管连接结构。
[0441]
注意，上述另一层不局限于形成在导电体542a及导电体542b与氧化物530b之间，例如，另一层会形成在导电体542a及导电体542b与氧化物530c之间、导电体542a及导电体542b与氧化物530b之间、导电体542a及导电体542b与氧化物530c之间。
[0442]
作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2ev以上，优选为2.5ev以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
[0443]
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
[0444]
此外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素m的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素m的原子个数比。另外，用于氧化物530a的金属氧化物中的相对于in的元素m的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于in的元素m的原子个数比。另外，用于氧化物530b的金属氧化物中的相对于元素m的in的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素m的in的原子个数比。另外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
[0445]
具体而言，作为氧化物530a使用in、ga、zn的原子个数比为in：ga：zn＝1：3：4或1：1：0.5的金属氧化物即可。作为氧化物530b使用in、ga、zn的原子个数比为in：ga：zn＝4：2：3或1：1：1的金属氧化物即可。作为氧化物530c使用in、ga、zn的原子个数比为in：ga：zn＝1：3：4、ga、zn的原子个数比为ga：zn＝2：1或者ga：zn＝2：5的金属氧化物即可。作为氧化物530c具有叠层结构的情况的具体例子，可以举出：in、ga、zn的原子个数比为in：ga：zn＝4：2：3、in：ga：zn＝1：3：4的叠层结构；ga、zn的原子个数比为ga：zn＝2：1、in、ga、zn的原子个数比为in：ga：zn＝4：2：3的叠层结构；ga、zn的原子个数比为ga：zn＝2：5、in、ga、zn的原子个数比为in：ga：zn＝4：2：3的叠层结构；氧化镓、in、ga、zn的原子个数比为in：ga：zn＝4：2：3的叠层结构等。
[0446]
此外，例如，在用于氧化物530a的金属氧化物中的相对于元素m的in的原子个数比比用于氧化物530b的金属氧化物中的相对于元素m的in的原子个数比小时，作为氧化物530b可以使用具有in、ga和zn的原子个数比为in：ga：zn＝5：1：6或其附近、in：ga：zn＝5：1：3或其附近、in：ga：zn＝10：1：3或其附近等的组成的in-ga-zn氧化物。
[0447]
作为上述以外的组成，在氧化物530b中例如可以使用具有in：zn＝2：1的组成、in：zn＝5：1的组成、in：zn＝10：1的组成、这些组成中的任一个附近的组成等的金属氧化物。
[0448]
优选将这些氧化物530a、氧化物530b、氧化物530c以满足上述原子个数比的关系的方式组合。例如，优选的是，作为氧化物530a及氧化物530c采用具有in：ga：zn＝1：3：4的组成及其附近的组成的金属氧化物，作为氧化物530b采用具有in：ga：zn＝4：2：3至4.1的组成及其附近的组成的金属氧化物。注意，上述组成表示形成在基体上的氧化物中的原子个
数比或者溅射靶材中的原子个数比。另外，作为氧化物530b的组成，通过提高in的比率，可以提高晶体管的通态电流或场效应迁移率等，所以是优选的。
[0449]
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
[0450]
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
[0451]
具体而言，通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为in-ga-zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用in-ga-zn氧化物、ga-zn氧化物及氧化镓等。
[0452]
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
[0453]
氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。再者，氮化钽等金属氮化物膜对氢或氧具有阻挡性，所以是优选的。
[0454]
此外，虽然在图30a及图30b中示出单层结构的导电体542a及导电体542b，但是也可以采用两层以上的叠层结构。例如，可以层叠氮化钽膜和钨膜。另外，也可以层叠钛膜及铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
[0455]
另外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
[0456]
另外，如图30a所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域中的一个，区域543b被用作源区域和漏区域中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
[0457]
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。此外，在区域543a(区域543b)中有时形成含有包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子浓度增加，区域543a(区域543b)成为低电阻区域。
[0458]
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
[0459]
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧和镁等中的一种或两种以上的金属氧化物。另外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
[0460]
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的加热处理中不容易晶化，所以是优选的。另外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
[0461]
通过包括绝缘体544，可以抑制绝缘体580所包含的水及氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
[0462]
绝缘体550被用作第一栅极绝缘膜。绝缘体550优选以与氧化物530c的内侧(顶面及侧面)接触的方式配置。绝缘体550优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
[0463]
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
[0464]
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以高效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
[0465]
另外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物530的过剩氧的减少。另外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
[0466]
此外，与第二栅极绝缘膜同样，绝缘体550也可以具有叠层结构。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题，所以通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
[0467]
在图30a及图30b中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
[0468]
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(n2o、no、no2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a
具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用可用于氧化物530的氧化物半导体。在此情况下，通过采用溅射法形成导电体560b，可以降低导电体560a的电阻值来使其成为导电体。可以将该导电体称为oc(oxide conductor)电极。
[0469]
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
[0470]
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
[0471]
绝缘体580优选具有过剩氧区域。通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。另外，优选降低绝缘体580中的水或氢等杂质的浓度。
[0472]
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。
[0473]
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560填埋于绝缘体580的开口，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
[0474]
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
[0475]
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
[0476]
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
[0477]
另外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
[0478]
另外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
[0479]
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
[0480]
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用作晶体管500的保护膜。
[0481]
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。
[0482]
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中埋入有导电体546及导电体548等。
[0483]
导电体546及导电体548被用作与电容元件600、晶体管500或晶体管300连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料设置。
[0484]
另外，也可以在形成晶体管500之后，以围绕晶体管500的方式形成开口，并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500，可以防止水分及氢从外部进入。或者，多个晶体管500都可以由对氢或水具有高阻挡性的绝缘体包裹。另外，在围绕晶体管500地形成开口的情况下，例如，当形成到达绝缘体514或绝缘体522的开口并接触于绝缘体514或绝缘体522地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分，所以是优选的。此外，作为对氢或水具有高阻挡性的绝缘体，例如使用与绝缘体522同样的材料即可。
[0485]
接着，在晶体管500的上方设置有电容元件600。电容元件600包括导电体610、导电体620及绝缘体630。
[0486]
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容元件600的电极。此外，可以同时形成导电体612及导电体610。
[0487]
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，作为导电体612及导电体610，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
[0488]
在图28中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成具有阻挡性的导电体以及与导电性高的导电体之间的紧密性高的导电体。
[0489]
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用同时实现耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他结构同时形成导电体620时，使用低电阻金属材料的cu(铜)或al(铝)等即可。
[0490]
在导电体620及绝缘体630上设置有绝缘体650。绝缘体650可以使用与绝缘体320同样的材料形成。另外，绝缘体650也可以被用作覆盖其下方的凹凸形状的平坦化膜。
[0491]
通过采用本结构，可以在抑制使用包含氧化物半导体的晶体管的半导体装置的电特性变动的同时提高可靠性。此外，可以实现使用包含氧化物半导体的晶体管的半导体装
置的微型化或高集成化。
[0492]
接着，对在图28、图29中示出的os晶体管的其他结构例子进行说明。
[0493]
图31a及图31b是图30a及图30b所示的晶体管500的变形例子，图31a是晶体管500的沟道长度方向的截面图，图31b是晶体管500的沟道宽度方向的截面图。注意，图31a及图31b所示的结构也可以用于晶体管300等的本发明的一个方式的半导体装置中的其他晶体管。
[0494]
图31a及图31b所示的结构的晶体管500与图30a及图30b所示的结构的晶体管500的不同之处在于包括绝缘体402及绝缘体404。此外，与图30a及图30b所示的结构的晶体管500的不同之处在于与导电体540a的侧面接触地设置绝缘体552，且与导电体540b的侧面接触地设置绝缘体552。再者，与图30a及图30b所示的结构的晶体管500的不同之处在于不包括绝缘体520。
[0495]
在图31a及图31b所示的结构的晶体管500中，绝缘体512上设置有绝缘体402。此外，绝缘体574上及绝缘体402上设置有绝缘体404。
[0496]
图31a及图31b所示的结构的晶体管500中设置有绝缘体514、绝缘体516、绝缘体522、绝缘体524、绝缘体544、绝缘体580及绝缘体574，绝缘体404覆盖它们。也就是说，绝缘体404分别与绝缘体574的顶面、绝缘体574的侧面、绝缘体580的侧面、绝缘体544的侧面、绝缘体524的侧面、绝缘体522的侧面、绝缘体516的侧面、绝缘体514的侧面、绝缘体402的顶面接触。由此，氧化物530等被绝缘体404及绝缘体402与外部隔开。
[0497]
绝缘体402及绝缘体404优选高效地抑制氢(例如，氢原子、氢分子等中的至少一个)或水分子的扩散。例如，作为绝缘体402及绝缘体404，优选使用氢阻挡性较高的材料的氮化硅或氮氧化硅。由此，由于可以抑制氢等扩散到氧化物530中，因此可以抑制晶体管500的特性下降。因此，可以提高本发明的一个方式的半导体装置的可靠性。
[0498]
绝缘体552以与绝缘体581、绝缘体404、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如，作为绝缘体552优选使用氢阻挡性较高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是，氮化硅为氢阻挡性较高的材料，因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性较高的材料，可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。另外，可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此，可以提高本发明的一个方式的半导体装置的可靠性。
[0499]
图32是示出晶体管500及晶体管300为图31a及图31b所示的结构的情况的半导体装置的结构例子的截面图。导电体546的侧面设置有绝缘体552。
[0500]
图31a及图31b所示的晶体管500可以根据状况改变晶体管的结构。例如，图31a及图31b的晶体管500作为变形例子可以为图33a及图33b所示的晶体管。图33a是晶体管的沟道长度方向的截面图，图33b是晶体管的沟道宽度方向的截面图。图33a及图33b所示的晶体管与图31a及图31b所示的晶体管的不同之处在于氧化物530c具有氧化物530c1及氧化物530c2的两层结构。
[0501]
氧化物530c1与绝缘体524的顶面、氧化物530a的侧面、氧化物530b的顶面及侧面、导电体542a及导电体542b的侧面、绝缘体544的侧面及绝缘体580的侧面接触。氧化物530c2与绝缘体550接触。
[0502]
作为氧化物530c1，例如可以使用in-zn氧化物。此外，作为氧化物530c2，可以使用与氧化物530c具有单层结构时能够用于氧化物530c的材料相同的材料。例如，作为氧化物530c2，可以使用in：ga：zn＝1：3：4[原子个数比]、ga：zn＝2：1[原子个数比]或ga：zn＝2：5[原子个数比]的金属氧化物。
[0503]
通过氧化物530c具有氧化物530c1及氧化物530c2的两层结构，与氧化物530c具有单层结构的情况相比，可以提高晶体管的通态电流。因此，晶体管例如可以作为功率mos晶体管使用。注意，图30a及图30b所示的结构的晶体管所包括的氧化物530c也可以具有氧化物530c1及氧化物530c2的两层结构。
[0504]
图33a及图33b所示的结构的晶体管例如可以用于图28、图29所示的晶体管300。此外，例如，如上所述，晶体管300可以用于包括在上述实施方式所说明的半导体装置，例如上述实施方式所说明的运算装置100、运算装置100a等中的晶体管等。注意，图33a、图33b所示的晶体管也可以用于本发明的一个方式的半导体装置所包括的晶体管300及晶体管500以外的晶体管。
[0505]
图34是示出晶体管500具有图30a所示的晶体管的结构且晶体管300具有图33a所示的晶体管的结构的情况的半导体装置的结构例子的截面图。注意，与图32同样地，在导电体546的侧面设置绝缘体552。如图34所示，在本发明的一个方式的半导体装置中，晶体管300及晶体管500可以都是os晶体管，且晶体管300及晶体管500可以具有彼此不同的结构。
[0506]
接着，对能够用于图28、图29、图32及图34的半导体装置的电容元件进行说明。
[0507]
在图35中，作为能够应用于图28、图29、图32及图34所示的半导体装置的电容元件600的例子示出电容元件600a。图35a是电容元件600a的俯视图，图35b是电容元件600a的沿着点划线l3-l4的截面的立体图，图35c是电容元件600a的沿着点划线w3-l4的截面的立体图。
[0508]
导电体610被用作电容元件600a的一对电极中的一个，导电体620被用作电容元件600a的一对电极中的另一个。此外，绝缘体630被用作夹在一对电极之间的介电体。
[0509]
作为绝缘体630，例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪、氧化锆等，并且可以采用叠层结构或单层结构。
[0510]
在本说明书中，“氧氮化铪”是指氧含量多于氮含量的材料，“氮氧化铪”是指氮含量多于氧含量的材料。
[0511]
例如，绝缘体630可以使用氧氮化硅等绝缘耐压力高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容元件600a可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括绝缘耐应力高的绝缘体来提高绝缘耐应力，从而可以抑制电容元件600a的静电破坏。
[0512]
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物或具有硅及铪的氮化物等。
[0513]
此外，作为绝缘体630，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(pzt)、钛酸锶(srtio3)或(ba，sr)tio3(bst)等high-k材料的绝缘体。例如，在绝缘体630具有叠层结构时，可以采用如下结构：依次层叠有氧化锆、氧化铝、氧化
锆的三层叠层结构；依次层叠有氧化锆、氧化铝、氧化锆、氧化铝的四层结构；等。另外，作为绝缘体630也可以使用包含铪、锆的化合物等。随着半导体装置微型化及高集成化，由于用于栅极绝缘体及电容元件的介电质薄膜化，有时发生晶体管或电容元件的泄漏电流等的问题。通过作为被用作栅极绝缘体及电容元件的介电质的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位并确保电容元件的电容。
[0514]
电容元件600在导电体610下部与导电体546及导电体548电连接。导电体546及导电体548被用作用来与其他电路元件连接的插头或布线。此外，在图35a至图35c中，将导电体546及导电体548统记为导电体540。
[0515]
此外，在图35中，为了明确地示出附图，省略埋入有导电体546及导电体548的绝缘体586及覆盖导电体620及绝缘体630的绝缘体650。
[0516]
另外，图28、图29、图32、图34、图35a、图35b及图35c所示的电容元件600为平面型，但是电容元件的形状不局限于此。例如，电容元件600也可以为图36a至图36c所示的气缸型电容元件600b。
[0517]
图36a是电容元件600b的俯视图，图36b是电容元件600b的沿着点划线l3-l4的截面的立体图，图36c是电容元件600b的沿着点划线w3-l4的截面的立体图。
[0518]
在图36b中，电容元件600b包括埋入有导电体540的绝缘体586上的绝缘体631、具有开口部的绝缘体651、被用作一对电极中的一个的导电体610及被用作一对电极中的另一个的导电体620。
[0519]
另外，在图36c中，为了明确地示出附图，省略绝缘体586、绝缘体650及绝缘体651。
[0520]
作为绝缘体631，例如可以使用与绝缘体586同样的材料。
[0521]
此外，绝缘体631以电连接到导电体540的方式埋入有导电体611。导电体611例如可以使用与导电体330、导电体518同样的材料。
[0522]
作为绝缘体651，例如可以使用与绝缘体586同样的材料。
[0523]
此外，如上所述，绝缘体651包括开口部，该开口部与导电体611重叠。
[0524]
导电体610形成于该开口部的底部及侧面。换言之，导电体621与导电体611重叠且与导电体611电连接。
[0525]
此外，导电体610的形成方法为如下：通过蚀刻法等在绝缘体651中形成开口部，接着通过溅射法、ald法等形成导电体610。然后，通过cmp(chemichal mechanical polishing，化学机械抛光)法等以使形成在开口部中的导电体610残留的方式去除形成在绝缘体651上的导电体610。
[0526]
绝缘体630位于绝缘体651上及导电体610的形成面上。另外，绝缘体630在电容元件中被用作夹在一对电极之间的介电体。
[0527]
导电体620以埋入绝缘体651的开口部的方式形成在绝缘体630上。
[0528]
绝缘体650以覆盖绝缘体630及导电体620的方式形成。
[0529]
图36所示的气缸型的电容元件600b比平面型的电容元件600a可以提高静电电容的值。
[0530]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0531]
(实施方式4)在本实施方式中，说明可用于上述实施方式中说明的os晶体管的金属氧化物(下
面称为氧化物半导体)。
[0532]
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
[0533]
《结晶结构的分类》首先，对氧化物半导体中的结晶结构的分类参照图37a进行说明。图37a是说明氧化物半导体，典型为igzo(包含in、ga、zn的金属氧化物)的结晶结构的分类的图。
[0534]
如图37a所示，氧化物半导体大致分为“amorphous(无定形)”、“crystalline(结晶性)”、“crystal(结晶)”。此外，completely amorphous包含在“amorphous”中。此外，在“crystalline”中包含caac(c-axis-aligned crystalline)、nc(nanocrystalline)及cac(cloud-aligned composite)(excluding single crystal and poly crystal)。此外，在“crystalline”的分类中不包含single crystal、poly crystal及completely amorphous。此外，在“crystal”中包含single crystal及poly crystal。
[0535]
此外，图37a所示的外框线被加粗的部分中的结构是介于“amorphous(无定形)”与“crystal(结晶)”之间的中间状态，是属于新边界区域(new crystalline phase)的结构。换言之，该结构与“crystal(结晶)”或在能量性上不稳定的“amorphous(无定形)”可以说是完全不同的结构。
[0536]
可以使用x射线衍射(xrd：x-ray diffraction)谱对膜或衬底的结晶结构进行评价。在此，图37b示出被分类为“crystalline”的caac-igzo膜的通过gixd(grazing-incidence xrd)测量而得到的xrd谱。此外，将gixd法也称为薄膜法或seemann-bohlin法。下面，将图37b所示的通过gixd测量而得到的xrd谱简单地记为xrd谱。此外，图37b所示的caac-igzo膜的组成是in：ga：zn＝4：2：3[原子个数比]附近。此外，图37b所示的caac-igzo膜的厚度为500nm。
[0537]
如图37b所示，在caac-igzo膜的xrd谱中检测出表示明确的结晶性的峰值。具体而言，在caac-igzo膜的xrd谱中，2θ＝31
°
附近检测出表示c轴取向的峰值。此外，如图37b所示那样，2θ＝31
°
附近的峰值在以检测出峰值强度(intensity)的角度为轴时左右非对称。
[0538]
此外，可以使用纳米束电子衍射法(nbed：nano beam electron diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图37c示出caac-igzo膜的衍射图案。图37c是将电子束向平行于衬底的方向入射的nbed观察的衍射图案。此外，图37c所示的caac-igzo膜的组成是in：ga：zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
[0539]
如图37c所示那样，在caac-igzo膜的衍射图案中观察到表示c轴取向的多个斑点。
[0540]
《《氧化物半导体的结构》》此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图37a不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述caac-os及nc-os。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like os(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
[0541]
在此，对上述caac-os、nc-os及a-like os的详细内容进行说明。
[0542]
[caac-os]caac-os是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指caac-os膜的厚度方向、caac-os膜的被形成面的法线方向、或者caac-os膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，caac-os具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，caac-os是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
[0543]
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
[0544]
此外，在in-m-zn氧化物(元素m为选自铝、镓、钇、锡及钛等中的一种或多种)中，caac-os有包括含有层叠有铟(in)及氧的层(以下，in层)、含有元素m、锌(zn)及氧的层(以下，(m，zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素m可以彼此置换。因此，有时(m，zn)层包含铟。此外，有时in层包含元素m。注意，有时in层包含zn。该层状结构例如在高分辨率tem图像中被观察作为晶格像。
[0545]
例如，当对caac-os膜使用xrd装置进行结构分析时，在使用θ/2θ扫描的out-of-plane xrd测量中，在2θ＝31
°
或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成caac-os的金属元素的种类、组成等变动。
[0546]
此外，例如，在caac-os膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
[0547]
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在caac-os的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于caac-os因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
[0548]
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为再结合中心而载流子被俘获，因而有可能导致晶体管的通态电流的下降、场效应迁移率的下降等。因此，确认不到明确的晶界的caac-os是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成caac-os，优选为包含zn的结构。例如，与in氧化物相比，in-zn氧化物及in-ga-zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
[0549]
caac-os是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在caac-os中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说caac-os是杂质或缺陷(氧缺陷等)少的氧化物半导体。因此，包含caac-os的氧化物半导体的物理性质稳定。因此，包含caac-os的氧化物半导体具有高耐热性及可靠性良好。此外，caac-os对制造工序中的高温度(所谓
热积存；thermal budget)也很稳定。由此，通过在os晶体管中使用caac-os，可以扩大制造工序的自由度。
[0550]
[nc-os]在nc-os中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-os具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-os在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-os在某些分析方法中与a-like os或非晶氧化物半导体没有差别。例如，在对nc-os膜使用xrd装置进行结构分析时，在使用θ/2θ扫描的out-of-plane xrd测量中，不检测出表示结晶性的峰值。此外，在对nc-os膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-os膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[0551]
[a-like os]a-like os是具有介于nc-os与非晶氧化物半导体之间的结构的氧化物半导体。a-like os包含空洞或低密度区域。也就是说，a-like os的结晶性比nc-os及caac-os的结晶性低。此外，a-like os的膜中的氢浓度比nc-os及caac-os的膜中的氢浓度高。
[0552]
《《氧化物半导体的构成》》接着，说明上述的cac-os的详细内容。此外，说明cac-os与材料构成有关。
[0553]
[cac-os]cac-os例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
[0554]
再者，cac-os是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，cac-os是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
[0555]
在此，将相对于构成in-ga-zn氧化物的cac-os的金属元素的in、ga及zn的原子个数比分别记为[in]、[ga]及[zn]。例如，在in-ga-zn氧化物的cac-os中，第一区域是其[in]大于cac-os膜的组成中的[in]的区域。此外，第二区域是其[ga]大于cac-os膜的组成中的[ga]的区域。此外，例如，第一区域是其[in]大于第二区域中的[in]且其[ga]小于第二区域中的[ga]的区域。此外，第二区域是其[ga]大于第一区域中的[ga]且其[in]小于第一区域中的[in]的区域。
[0556]
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以in为主要成分的区域。此外，可以将上述第二区域称为以ga为主要成分的区域。
[0557]
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
[0558]
例如，在in-ga-zn氧化物的cac-os中，根据通过能量分散型x射线分析法(edx：energy dispersive x-ray spectroscopy)取得的edx分析图像(edx-mapping)，可确认到具有以in为主要成分的区域(第一区域)及以ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
[0559]
在将cac-os用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使cac-os具有开关功能(控制开启/关闭的功能)。换言之，在cac-os的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将cac-os用于晶体管，可以实现高通态电流(i
on
)、高场效应迁移率(μ)及良好的开关工作。
[0560]
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like os、cac-os、nc-os、caac-os中的两种以上。
[0561]
《包括氧化物半导体的晶体管》接着，说明将上述氧化物半导体用于晶体管的情况。
[0562]
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
[0563]
此外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体的的载流子浓度为1
×
10-9
cm-3
以上且为1
×
10
17
cm-3
以下，优选为1
×
10
15
cm-3
以下，更优选为1
×
10
13
cm-3
以下，进一步优选为1
×
10
11
cm-3
×
以下，更进一步优选小于1
×
10
10
cm-3
。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
[0564]
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
[0565]
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
[0566]
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[0567]
《杂质》在此，说明氧化物半导体中的各杂质的影响。
[0568]
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体的硅或碳的浓度、与氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(sims：secondary ion mass spectrometry)测得的浓度)设定为2
×
10
18
atoms/cm3以下，优选为2
×
10
17
atoms/cm3以下。
[0569]
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流
子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用sims分析测得的氧化物半导体的碱金属或碱土金属的浓度设定为1
×
10
18
atoms/cm3以下，优选为2
×
10
16
atoms/cm3以下。
[0570]
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用sims测得的氧化物半导体的氮浓度设定为低于5
×
10
19
atoms/cm3，优选为5
×
10
18
atoms/cm3以下，更优选为5
×
10
18
×
atoms/cm3以下，进一步优选为5
×
10
17
atoms/cm3以下。
[0571]
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体的氢。具体而言，在氧化物半导体中，将利用sims测得的氢浓度设定为低于1
×
10
20
atoms/cm3，优选低于1
×
10
19
atoms/cm3，更优选低于5
×
10
18
×
atoms/cm3×
，还进一步优选低于1
×
10
18
atoms/cm3。
[0572]
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
[0573]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0574]
(实施方式5)本实施方式示出形成上述实施方式所示的半导体装置等的半导体晶片及组装有该半导体装置的电子构件的一个例子。
[0575]
《半导体晶片》首先，使用图38a说明形成有半导体装置等的半导体晶片的例子。
[0576]
图38a所示的半导体晶片4800包括晶片4801及设置在晶片4801的顶面的多个电路部4802。在晶片4801的顶面上没设置有电路部4802的部分相当于空隙4803，其为用于切割的区域。
[0577]
半导体晶片4800可以通过在前工序中在晶片4801的表面上形成多个电路部4802来制造。此外，也可以之后对晶片4801的形成有多个电路部4802的面的背面进行抛光来减薄晶片4801。通过上述工序，可以减少晶片4801翘曲等而实现构件的小型化。
[0578]
下面进行切割工序。沿点划线所示的划分线scl1及划分线scl2(有时称为切割线或截断线)进行切割。为了容易进行切割工序，优选以多个划分线scl1平行，多个划分线scl2平行，且划分线scl1与划分线scl2垂直的方式设置空隙4803。
[0579]
通过进行切割工序，可以从半导体晶片4800切割出图38b所示的芯片4800a。芯片4800a包括晶片4801a、电路部4802以及空隙4803a。此外，空隙4803a优选尽可能小。在此情况下，相邻的电路部4802之间的空隙4803的宽度只要与划分线scl1的划分用部及划分线scl2的划分用部大致相等即可。
[0580]
此外，本发明的一个方式的元件衬底的形状不局限于图38a所示的半导体晶片4800的形状。例如，可以为矩形形状的半导体晶片。此外，可以根据元件的制造工序及制造用设备适当地改变元件衬底的形状。
[0581]
《电子构件》图38c示出电子构件4700及安装有电子构件4700的衬底(安装衬底4704)的立体图。图38c所示的电子构件4700在模子4711中包括芯片4800a。如图38c所示，芯片4800a的电路部4802可以具有叠层结构。在图38c中，省略电子构件4700的一部分以表示其内部。在图38c中，省略电子构件4700的一部分以表示其内部。电子构件4700在模子4711的外侧包括连接盘(land)4712。连接盘4712与电极焊盘4713电连接，电极焊盘4713通过引线4714与芯片4800a电连接。电子构件4700例如安装于印刷电路板4702。通过组合多个该电子构件并使其分别在印刷电路板4702上电连接，由此完成安装衬底4704。
[0582]
图38d示出电子构件4730的立体图。电子构件4730是sip(system in package：系统封装)或mcm(multi chip module：多芯片封装)的一个例子。在电子构件4730中，封装衬底4732(印刷电路板)上设置有插板(interposer)4731，插板4731上设置有半导体装置4735及多个半导体装置4710。
[0583]
电子构件4730包括半导体装置4710。半导体装置4710例如可以使用在上述实施方式中说明的半导体装置、宽带存储器(hbm：high bandwidth memory)等。此外，半导体装置4735可以使用cpu、gpu、fpga、存储装置等集成电路(半导体装置)。
[0584]
封装衬底4732可以使用陶瓷衬底、塑料衬底或玻璃环氧衬底等。插板4731可以使用硅插板、树脂插板等。
[0585]
插板4731具有多个布线且具有使端子间距不同的多个集成电路电连接的功能。多个布线由单层或多层构成。此外，插板4731具有将设置于插板4731上的集成电路与设置于封装衬底4732上的电极电连接的功能。因此，有时也将插板称为“重布线衬底(rewiring substrate)”或“中间衬底”。此外，有时通过在插板4731中设置贯通电极，通过该贯通电极使集成电路与封装衬底4732电连接。此外，在使用硅插板的情况下，也可以使用tsv(through silicon via：硅通孔)作为贯通电极。
[0586]
作为插板4731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。硅插板的布线形成可以在半导体工序中进行，因此很容易形成在使用树脂插板时很难形成的微细布线。
[0587]
在hbm中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装hbm的插板上能够高密度地形成微细的布线。因此，作为安装hbm的插板优选使用硅插板。
[0588]
此外，在使用硅插板的sip或mcm等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。此外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5d封装(2.5d安装)，其中多个集成电路横着排放并配置于插板上。
[0589]
此外，也可以与电子构件4730重叠地设置散热器(散热板)。在设置散热器的情况下，优选设置于插板4731上的集成电路的高度一致。例如，在本实施方式所示的电子构件4730中，优选使半导体装置4710与半导体装置4735的高度一致。
[0590]
为了将电子构件4730安装在其他的衬底上，可以在封装衬底4732的底部设置电极4733。图38d示出用焊球形成电极4733的例子。通过在封装衬底4732的底部以矩阵状设置焊球，可以实现bga(ball grid array：球栅阵列)安装。此外，电极4733也可以使用导电针形成。通过在封装衬底4732的底部以矩阵状设置导电针，可以实现pga(pin grid array：针栅
阵列)安装。
[0591]
电子构件4730可以通过各种安装方式安装在其他衬底上，而不局限于bga及pga。例如，可以采用spga(staggered pin grid array：交错针栅阵列)、lga(land grid array：地栅阵列)、qfp(quad flat package：四侧引脚扁平封装)、qfj(quad flat j-leaded package：四侧j形引脚扁平封装)或qfn(quad flat non-leaded package：四侧无引脚扁平封装)等安装方法。
[0592]
本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0593]
(实施方式6)在本实施方式中，说明包括上述实施方式所说明的半导体装置的电子设备的一个例子。图39示出具有该半导体装置的电子构件4700包括在各电子设备中的情况。
[0594]
[移动电话机]图39所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510及显示部5511，作为输入接口在显示部5511中具备触控面板，并且在外壳5510上设置有按钮。
[0595]
通过将上述实施方式所说明的半导体装置应用于信息终端5500，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5511上的应用程序、识别由使用者输入到显示部5511所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5511上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
[0596]
[可穿戴终端]另外，图39示出可穿戴终端的一个例子的信息终端5900。手表型信息终端5900包括外壳5901、显示部5902、操作按钮5903、表把5904、表带5905等。
[0597]
与上述信息终端5500同样，通过将上述实施方式所说明的半导体装置应用于可穿戴终端，可以执行利用人工智能的应用程序。作为利用人工智能的程序，例如可以举出管理戴上可穿戴终端的人的健康状态的程序、通过输入目的地选择适当的路径而带路的导航系统等。
[0598]
[信息终端]图39示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示器5302及键盘5303。
[0599]
与上述信息终端5500同样，通过将上述实施方式所说明的半导体装置应用于台式信息终端5300，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用台式信息终端5300，可以研发新颖的人工智能。
[0600]
注意，在上述例子中，图39示出智能手机及台式信息终端作为电子设备的例子，但是也可以使用智能手机及台式信息终端以外的信息终端。作为智能手机及台式信息终端以外的信息终端，例如可以举出pda(personal digital assistant：个人数码助理)、笔记本式信息终端、工作站等。
[0601]
[电器产品]另外，图39示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包
括外壳5801、冷藏室门5802及冷冻室门5803等。
[0602]
通过将上述实施方式所说明的半导体装置应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
[0603]
在上述例子中，作为电器产品说明电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、ih(induction heating：感应加热)炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[0604]
[游戏机]另外，图39示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括外壳5201、显示部5202及按钮5203等。
[0605]
另外，图39示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。此外，虽然在图39中未图示，但是控制器7522可以包括显示游戏的图像的显示部、作为按钮以外的输入接口的触摸面板及控制杆、旋转式抓手、滑动式抓手等。此外，控制器7522不局限于图39所示的形状，也可以根据游戏的种类改变控制器7522的形状。例如，在fps(first person shooter，第一人称射击类游戏)等射击游戏中，作为扳机使用按钮，可以使用模仿枪的形状的控制器。此外，例如，在音乐游戏等中，可以使用模仿乐器、音乐器件等的形状的控制器。再者，固定式游戏机也可以设置照相机、深度传感器、麦克风等，由游戏玩者的手势及/或声音操作以代替使用控制器操作。
[0606]
此外，上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
[0607]
通过将上述实施方式所说明的半导体装置用于便携式游戏机5200，可以实现低功耗的便携式游戏机5200。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0608]
并且，通过将上述实施方式所说明的半导体装置用于便携式游戏机5200，可以实现具有人工智能的便携式游戏机5200。
[0609]
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5200，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行变化等的表现。
[0610]
此外，当使用便携式游戏机5200玩需要多个人玩的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
[0611]
在图39中，作为游戏机的例子示出便携式游戏机，但是本发明的一个方式的电子设备不局限于此。作为应用本发明的一个方式的电子设备，例如可以举出家用固定式游戏机、设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[0612]
[移动体]
上述实施方式所说明的半导体装置可以应用于作为移动体的汽车及汽车的驾驶座位附近。
[0613]
图39示出作为移动体的一个例子的汽车5700。
[0614]
汽车5700的驾驶座位附近设置有能够表示速度表、转速计、行驶距离、加油量、排档状态、空调的设定等的仪表板。此外，驾驶座位附近也可以设置有表示上述信息的显示装置。
[0615]
尤其是，通过将由设置在汽车5700上的摄像装置(未图示)拍摄的影像显示在上述显示装置上，可以补充被支柱等遮挡的视野、驾驶座位的死角等，从而可以提高安全性。也就是说，通过显示由设置在汽车5700外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。
[0616]
上述实施方式所说明的半导体装置可以应用于人工智能的构成要素，所以例如可以将该计算机应用于汽车5700的自动驾驶系统。该计算器也可以用于进行导航、危险预测等的系统。该显示装置可以表示导航、危险预测等的信息。
[0617]
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的计算机，以提供利用人工智能的系统。
[0618]
[照相机]上述实施方式所说明的半导体装置可以应用于照相机。
[0619]
图39示出作为摄像装置的一个例子的数码相机6240。数码相机6240包括外壳6241、显示部6242、操作按钮6243、快门按钮6244等，并且安装有可装卸的镜头6246。在此，数码相机6240采用能够从外壳6241拆卸下镜头6246的结构，但是镜头6246及外壳6241被形成为一体。另外，数码相机6240还可以具备另外安装的闪光灯装置及取景器等。
[0620]
通过将上述实施方式所说明的半导体装置用于数码相机6240，可以实现低功耗的数码相机6240。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[0621]
通过将上述实施方式所说明的半导体装置用于数码相机6240，可以实现具有人工智能的数码相机6240。通过利用人工智能，数码相机6240可以具有如下功能：自动识别脸、物体等拍摄对象的功能；根据拍摄对象调节焦点、根据环境自动使用快闪的功能；对所拍摄的图像进行调色的功能；等。
[0622]
[视频摄像机]上述实施方式所说明的半导体装置可以应用于视频摄像机。
[0623]
图39示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一外壳6301、第二外壳6302、显示部6303、操作键6304、镜头6305、连接部6306等。操作键6304及镜头6305设置在第一外壳6301上，显示部6303设置在第二外壳6302上。第一外壳6301与第二外壳6302由连接部6306连接，第一外壳6301与第二外壳6302间的角度可以由连接部6306改变。显示部6303的影像也可以根据连接部6306中的第一外壳6301与第二外壳6302间的角度切换。
[0624]
当记录由视频摄像机6300拍摄的影像时，需要进行根据数据记录方式的编码。通
过利用人工智能，视频摄像机6300可以在进行编码时进行利用人工智能的类型识别。通过该类型识别，可以算出包括在连续的摄像图像数据中的人、动物、物体等差异数据而进行数据压缩。
[0625]
[pc用扩展装置]上述实施方式所说明的半导体装置可以应用于pc(personal computer；个人计算机)等计算机、信息终端用扩展装置。
[0626]
图40a示出该扩展装置的一个例子的可以携带且安装有能够进行运算处理的芯片的设置在pc的外部的扩展装置6100。扩展装置6100例如通过由usb(universal serial bus；通用串行总线)等连接于pc，可以进行使用该芯片的运算处理。注意，虽然图40a示出可携带的扩展装置6100，但是根据本发明的一个方式的扩展装置不局限于此，例如也可以采用安装冷却风机等的较大结构的扩展装置。
[0627]
扩展装置6100包括外壳6101、盖子6102、usb连接器6103及基板6104。基板6104被容纳在外壳6101中。基板6104设置有驱动上述实施方式所说明的半导体装置等的电路。例如，基板6104安装有芯片6105(例如，上述实施方式所半导体装置、电子构件4700、存储器芯片等。)、控制器芯片6106。usb连接器6103被用作连接于外部装置的接口。
[0628]
通过将扩展装置6100应用于pc等，可以提高该pc的运算处理能力。由此，例如没有充分的处理能力的pc也可以进行人工智能、动画处理等运算。
[0629]
[广播电视系统]上述实施方式所说明的半导体装置可以应用于广播电视系统。
[0630]
图40b示意性地示出广播电视系统中的数据发送。具体而言，图40b示出从广播电视台5680发送的电波(广播电视信号)到达每个家庭的电视接收机(tv)5600的路径。tv5600具备接收机(未图示)，由此天线5650所接收的广播电视信号通过该接收机输入到tv5600。
[0631]
虽然在图40b中示出超高频率(uhf，ultra high frequency)天线作为天线5650，但是可以使用bs及110度cs天线、cs天线等作为天线5650。
[0632]
电波5675a及电波5675b为地面广播电视信号，电波塔5670放大所接收的电波5675a并发送电波5675b。各家庭通过用天线5650接收电波5675b，就可以用tv5600收看地面tv播放。此外，广播电视系统可以为利用人造卫星的卫星广播电视、利用光路线的数据广播电视等而不局限于图40b所示的地面广播电视。
[0633]
上述广播电视系统可以使用上述实施方式中所说明的半导体装置而利用人工智能。当从广播电视台5680向每个家庭的tv5600发送广播电视数据时，利用编码器进行广播电视数据的压缩；当天线5650接收该广播电视数据时，利用包括在tv5600中的接收机的解码器进行该广播电视数据的恢复。通过利用人工智能，例如可以在编码器的压缩方法之一的变动补偿预测中识别包含在显示图像中的显示模式。此外，也可以进行利用人工智能的帧内预测等。例如，当tv5600接收低分辨率的广播电视数据而进行高分辨率的显示时，可以在解码器所进行的广播电视数据的恢复中进行上转换等图像的补充处理。
[0634]
上述利用人工智能的广播电视系统适合用于广播电视数据量增大的超高清晰度电视(uhdtv:4k、8k)播放。
[0635]
此外，作为tv5600一侧的人工智能的应用，例如，可以在tv5600内设置具备人工智能的录像装置。通过采用这种结构，可以使该具备人工智能的录像装置学习使用者的爱好，
而可以自动对符合使用者的爱好的电视节目录像。
[0636]
[识别系统]上述实施方式所说明的半导体装置可以应用于识别系统。
[0637]
图40c示出掌纹识别装置，包括框体6431、显示部6432、掌纹读取部6433以及布线6434。
[0638]
图40c示出掌纹识别装置取得手6435的掌纹的情况。对所取得的掌纹进行利用人工智能的类型识别的处理，可以判断该掌纹是不是个人的掌纹。由此，可以构成进行安全性高的识别的系统。此外，本发明的一个实施方式的识别系统不局限于掌纹识别装置，而也可以是取得指纹、静脉、脸、虹膜、声纹、基因或体格等生物信息以进行生物识别的装置。
[0639]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。[符号说明]
[0640]
mar：mac阵列、memd：存储部、ctlr：控制电路、ma：运算电路、ma[1，1]：运算电路、ma[2，1]：运算电路、ma[u，1]：运算电路、ma[1，2]：运算电路、ma[2，2]：运算电路、ma[u，2]：运算电路、ma[1，v]：运算电路、ma[2，v]：运算电路、ma[u，v]：运算电路、pr[1，1]：可编程开关、pr[2，1]：可编程开关、pr[u，1]：可编程开关、pr[1，2]：可编程开关、pr[2，2]：可编程开关、pr[u，2]：可编程开关、pr[1，v]：可编程开关、pr[2，v]：可编程开关、pr[u，v]：可编程开关、pc[1，1]：可编程开关、pc[2，1]：可编程开关、pc[u，1]：可编程开关、pc[1，2]：可编程开关、pc[2，2]：可编程开关、pc[u，2]：可编程开关、pc[1，v]：可编程开关、pc[2，v]：可编程开关、pc[u，v]：可编程开关、rg[1，1]：寄存器、rg[1，p]：寄存器、rg[2，1]：寄存器、rg[2，p]：寄存器、rg[u，1]：寄存器、rg[u，p]：寄存器、af[1]：电路、af[2]：电路、af[v]：电路、ckl：布线、xl[1]：布线、xl[2]：布线、xl[u]：布线、yl[1]：布线、yl[2]：布线、yl[v]：布线、rg1：寄存器、rg2：寄存器、rg3：寄存器、rg4：寄存器、osm：存储部、mp：乘法器、ad：加法器、slc：选择器、si：端子、so：端子、ai：端子、ao：端子、mi：端子、mo：端子、it1：端子、ot1：端子、it2：端子、ot2：端子、ct2：端子、it3：端子、ot3：端子、ct3：端子、it4：端子、ot4：端子、xi：端子、wi：端子、zo：端子、ft：端子、st：端子、tt：端子、cf：布线、wdt：布线、urst：布线、slt：布线、sel：布线、ctx：布线、ma[s，g]：运算电路、ma[s，h]：运算电路、pr[s，g]：可编程开关、pr[s，h]：可编程开关、sw_si[s，g]：开关、sw_si[s，h]：开关、sw_so[s，g]：开关、sw_so[s，h]：开关、sw_aix[s，g]：开关、sw_aix[s，h]：开关、sw_aox[s，g]：开关、sw_aox[s，h]：开关、sl：布线、alx：布线、xl[s]：布线、ma[e，t]：运算电路、ma[f，t]：运算电路、pc[e，t]：可编程开关、pc[f，t]：可编程开关、sw_mi[e，t]：开关、sw_mi[f，t]：开关、sw_mo[e，t]：开关、sw_mo[f，t]：开关、sw_aiy[e，t]：开关、sw_aiy[f，t]：开关、sw_aoy[e，t]：开关、sw_aoy[f，t]：开关、ml：布线、aly：布线、yl[s]：布线、ipd：图像数据、ipd-f
t：
图像数据、opd：图像数据、cl：卷积层、pl：池化层、fcl：全连接层、fil1：滤波器、fil2：滤波器、fil3：滤波器、l1：层、l2：层、lz：层、d1：图像数据、d2：图像数据、d3：图像数据、m1：晶体管、m2：晶体管、m3：晶体管、ca：电容元件、cb：电容元件、bil：布线、rbl：布线、wbl：布线、wol：布线、sol：布线、cal：布线、bgl：布线、cvl：布线、scl1：划分线、scl2：划分线、100：运算装置、100a：运算装置、221：存储单元、231：存储单元、232：存储单元、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、
364：绝缘体、366：导电体、370：绝缘体、372：绝缘体、374：绝缘体、376：导电体、380：绝缘体、382：绝缘体、384：绝缘体、386：导电体、402：绝缘体、404：绝缘体、500：晶体管、503：导电体、503a：导电体、503b：导电体、510：绝缘体、512：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、530c1：氧化物、530c2：氧化物、540：导电体、540a：导电体、540b：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、546：导电体、548：导电体、550：绝缘体、552：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、600：电容元件、600a：电容元件、600b：电容元件、610：导电体、611：导电体、612：导电体、620：导电体、621：导电体、630：绝缘体、631：绝缘体、650：绝缘体、651：绝缘体、4700：电子构件、4702：印刷电路板、4704：安装衬底、4710：半导体装置、4711：模子、4712：连接盘、4713：电极焊盘、4714：引线、4730：电子构件、4731：插板、4732：封装衬底、4733：电极、4735：半导体装置、4800：半导体晶片、4800a：芯片、4801：晶片、4801a：晶片、4802：电路部、4803：空隙、4803a：空隙、5200：便携式游戏机、5201：框体、5202：显示部、5203：按钮、5300：台式信息终端、5301：主体、5302：显示器、5303：键盘、5500：信息终端、5510：框体、5511：显示部、5600：tv、5650：天线、5670：电波塔、5675a：电波、5675b：电波、5680：广播电台、5700：汽车、5800：电冷藏冷冻箱、5801：框体、5802：冷藏室门、5803：冷冻室门、5900：信息终端、5901：框体、5902：显示部、5903：操作按钮、5904：表把、5905：表带、6100：扩展装置、6101：框体、6102：盖子、6103：usb连接器、6104：基板、6105：芯片、6106：控制器芯片、6240：数码相机、6241：框体、6242：显示部、6243：操作按钮、6244：快门按钮、6246：透镜、6300：视频摄像机、6301：框体、6302：框体、6303：显示部、6304：操作键、6305：透镜、6306：连接部、6431：框体、6432：显示部、6433：掌纹读取部、6434：布线、6435：手、7500：固定式游戏机、7520：主体、7522：控制器。