显示设备的制作方法

显示设备
1.相关申请的交叉引用
2.本技术要求于2020年11月30日在韩国知识产权局提交的第10-2020-0165064号韩国专利申请的优先权，上述韩国专利申请的公开内容通过引用全部并入本文。
技术领域
3.本公开涉及显示设备。


背景技术：

4.显示设备用于视觉地显示图像数据。例如，显示设备可以用作诸如移动电话的小型产品的显示器，或者可以用作诸如电视机的大型产品的显示器。
5.显示设备通常包括被划分成显示区域和非显示区域的基底，并且彼此交叉并彼此绝缘的栅极线和数据线形成在显示区域中。在显示区域中限定了多个像素区域，并且设置在像素区域中的多个像素通过栅极线和数据线接收电信号并且发射光，以向外部显示图像。每个像素区域设置有薄膜晶体管和电连接到薄膜晶体管的像素电极，并且多个像素区域共同地设置有对电极。在非显示区域中，可以设置将电信号传输到显示区域中的像素的各种布线、栅极驱动器以及可以与数据驱动器和控制单元连接的焊盘等。
6.显示设备目前已经用于各种用途，并且随着显示设备的厚度和重量减小，其使用范围也在进一步扩大。近来，随着显示设备的多样化使用，已经实施了各种设计来改进显示设备的质量。


技术实现要素：

7.本公开提供了能防止像素电路和发光元件无法执行正常操作的显示设备。然而，所呈现的实施例仅是示例性的，并且本公开的范围不限于此。
8.附加方面将部分地在随后的描述中进行阐述，并部分地根据该描述将是清楚的，或者可以由本公开的所呈现的实施例的实施来获知。
9.根据本公开的实施例，一种显示设备包括：基底，包括显示区域和位于所述显示区域外部的周边区域；薄膜晶体管，对应于所述显示区域布置在所述基底上并且包括半导体层和栅极电极；焊盘电极，对应于所述周边区域布置在所述基底上并且包括与所述半导体层的材料相同的材料；以及第一绝缘层，布置在所述薄膜晶体管和所述焊盘电极上并且包括部分地暴露所述焊盘电极的开口。
10.根据本公开的实施例，所述焊盘电极可以包括与所述开口对应的第一部分和位于所述第一部分外部的第二部分，并且所述第一部分的厚度小于所述第二部分的厚度。
11.根据本公开的实施例，所述第二部分的所述厚度可以与所述半导体层的厚度相同。
12.根据本公开的实施例，所述焊盘电极可以包括与所述开口对应的第一部分和位于所述第一部分外部的第二部分，并且所述第二部分的厚度可以大于所述半导体层的厚度。
13.根据本公开的实施例，所述第一部分的厚度可以与所述半导体层的所述厚度相同。
14.根据本公开的实施例，所述焊盘电极可以具有多层结构。
15.根据本公开的实施例，所述焊盘电极可以包括第一层和不同于所述第一层的第二层。
16.根据本公开的实施例，所述第二层可以布置在所述第一层上并且可以包括结晶材料。
17.根据本公开的实施例，所述焊盘电极可以包括氧化物半导体材料。
18.根据本公开的实施例，所述焊盘电极的至少一部分可以是导电的。
19.根据本公开的实施例，所述显示设备还可以包括第一焊盘连接电极，所述第一焊盘连接电极包括与所述栅极电极的材料相同的材料，布置在所述焊盘电极上，并且部分地接触所述焊盘电极。
20.根据本公开的实施例，所述显示设备还可以包括第二绝缘层，所述第二绝缘层设置在所述焊盘电极和所述第一焊盘连接电极之间并且覆盖所述焊盘电极的一端，其中，所述第二绝缘层的与所述焊盘电极重叠的侧表面被所述第一焊盘连接电极围绕。
21.根据本公开的实施例，所述显示设备还可以包括第二焊盘连接电极，所述第二焊盘连接电极布置在所述焊盘电极下方并且电连接到所述第一焊盘连接电极。
22.根据本公开的实施例，所述显示设备还可以包括：栅极绝缘层，包括设置在所述半导体层和所述栅极电极之间并且与所述栅极电极重叠的第一栅极绝缘层和覆盖所述半导体层的端部的第二栅极绝缘层；电极层，布置在所述第二栅极绝缘层上并且部分地接触所述半导体层；缓冲层，布置在所述半导体层下方；以及金属层，与所述半导体层间隔开，所述缓冲层介于所述金属层和所述半导体层之间，其中，所述电极层和所述金属层通过在所述缓冲层和所述第二栅极绝缘层中限定的接触孔彼此连接。
23.根据本公开的实施例，所述半导体层可以具有部分地暴露所述缓冲层的孔。
24.根据本公开的实施例，所述显示设备还可以包括存储电容器，所述存储电容器包括下电极和上电极，所述下电极与所述金属层位于同一层上，所述上电极与所述半导体层位于同一层上。
25.根据本公开的实施例，一种显示设备包括：基底，包括显示区域和位于所述显示区域外部的周边区域；半导体层，对应于所述显示区域布置在所述基底上；栅极绝缘层，布置在所述半导体层上；栅极电极，布置在所述栅极绝缘层上，与所述半导体层部分地重叠，与所述半导体层和所述栅极绝缘层一起形成薄膜晶体管，并且包括下栅极电极和上栅极电极；焊盘电极，对应于所述周边区域布置在所述基底上并且包括与所述下栅极电极的材料相同的材料；第一焊盘连接电极，布置在所述焊盘电极上，包括与所述上栅极电极的材料相同的材料，并且部分地接触所述焊盘电极的上表面；以及第一绝缘层，布置在所述薄膜晶体管和所述焊盘电极上并且包括部分地暴露所述焊盘电极的开口。
26.根据本公开的实施例，所述焊盘电极可以包括与所述开口对应的第一部分和位于所述第一部分外部的第二部分，并且所述第一部分的厚度可以小于所述第二部分的厚度。
27.根据本公开的实施例，所述第二部分的所述厚度可以与所述下栅极电极的厚度相同。
28.根据本公开的实施例，所述显示设备还可以包括第二焊盘连接电极，所述第二焊盘连接电极布置在所述焊盘电极下方并且电连接到所述第一焊盘连接电极和所述焊盘电极。
29.根据本公开的实施例，所述栅极绝缘层可以包括与所述栅极电极重叠的第一栅极绝缘层和覆盖所述半导体层的端部的第二栅极绝缘层。
30.根据本公开的实施例，所述半导体层可以包括氧化物半导体材料，并且所述半导体层的被所述栅极绝缘层暴露的部分可以是导电的。
31.根据本公开的实施例，所述显示设备还可以包括：电极层，布置在所述第二栅极绝缘层上并且部分地接触所述半导体层；缓冲层，布置在所述半导体层下方；以及金属层，与所述半导体层间隔开，所述缓冲层介于所述金属层和所述半导体层之间，其中，所述电极层和所述金属层通过在所述缓冲层和所述第二栅极绝缘层中限定的接触孔彼此连接。
32.根据本公开的实施例，所述半导体层可以具有部分地暴露所述缓冲层的孔。
33.根据本公开的实施例，一种显示设备包括：基底，包括显示区域和位于所述显示区域外部的周边区域；薄膜晶体管，对应于所述显示区域布置在所述基底上并且包括半导体层和栅极电极；焊盘电极，对应于所述周边区域布置在所述基底上；焊盘连接电极，布置在所述焊盘电极上并且部分地接触所述焊盘电极；以及第一绝缘层，布置在所述薄膜晶体管和所述焊盘连接电极上，具有部分地暴露所述焊盘电极的开口，并且直接接触所述焊盘连接电极的上表面和侧表面并围绕所述焊盘连接电极。
34.根据本公开的实施例，所述焊盘连接电极可以包括铜(cu)。
35.根据本公开的实施例，所述焊盘电极可以包括与所述开口对应的第一部分和位于所述第一部分外部的第二部分，并且所述第一部分的厚度可以小于所述第二部分的厚度。
36.根据本公开的实施例，一种显示设备包括：基底，包括显示区域和位于所述显示区域外部的周边区域；薄膜晶体管，对应于所述显示区域布置在所述基底上并且包括半导体层和栅极电极，所述半导体层包括氧化物半导体材料；焊盘电极，对应于所述周边区域布置在所述基底上并且包括与所述半导体层的所述氧化物半导体材料相同的材料；以及绝缘层，布置在所述薄膜晶体管和所述焊盘电极上并且部分地暴露所述焊盘电极，其中，所述焊盘电极的被所述绝缘层暴露的部分具有等于或小于所述半导体层的厚度的厚度。
37.根据本公开的实施例，所述氧化物半导体材料可以包括氧化铟锡镓(itgo)或氧化铟锡(ito)。
38.总体和具体方面可以通过使用系统、方法、计算机程序或者系统、方法和计算机程序的组合来实现。
附图说明
39.通过以下结合附图所做的描述，本公开的上述和其他特征将更加清楚，在附图中：
40.图1是根据本公开的实施例的显示设备的示意性平面图；
41.图2是根据本公开的实施例的显示设备的像素的示意性等效电路图；
42.图3是根据本公开的实施例的显示设备的示意性截面图；
43.图4a是根据本公开的实施例的分别沿着线a-a'和线b-b'截取的图1的显示区域和焊盘部分的截面图；
44.图4b是图4a的半导体层的示意性平面图；
45.图4c是根据本公开的实施例的图4a的薄膜晶体管的示意性截面图；
46.图5是根据本公开的实施例的分别沿着线a-a'和线b-b'截取的图1的显示区域和焊盘部分的截面图；
47.图6是根据本公开的实施例的分别沿着线a-a'和线b-b'截取的图1的显示区域和焊盘部分的截面图；
48.图7是根据本公开的实施例的分别沿着线a-a'和线b-b'截取的图1的显示区域和焊盘部分的截面图；
49.图8是根据本公开的实施例的分别沿着线a-a'和线b-b'截取的图1的显示区域和焊盘部分的截面图；
50.图9是根据本公开的实施例的分别沿着线a-a'和线b-b'截取的图1的显示区域和焊盘部分的截面图；
51.图10是根据本公开的实施例的分别沿着线a-a'和线b-b'截取的图1的显示区域和焊盘部分的截面图；
52.图11是根据本公开的实施例的分别沿着线a-a'和线b-b'截取的图1的显示区域和焊盘部分的截面图；以及
53.图12是根据本公开的实施例的显示设备的示意性截面图。
54.因为图1至图12中的附图旨在用于示例的目的，所以附图中的元件不一定按比例绘制。例如，出于清楚目的，一些元件可以被放大或夸大。
具体实施方式
55.现在将详细地参考实施例，在附图中示出实施例的示例，其中，同样的附图标记始终指代同样的元件。在这方面，本实施例可以具有不同的形式，并且不应被解释为限于这里阐述的描述。因此，下面仅通过参考附图描述实施例，以说明本公开的各方面。如本文使用的，术语“和/或”包括相关所列项中一项或多项的任何组合和所有组合。贯穿本公开，表述“a、b和c中的至少一个(种)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或其变型。
56.因为本公开允许各种改变和许多实施例，所以实施例将在附图中示出并且在书面描述中进行详细描述。参考以下实施例的详细描述和附图，可以更容易地理解本公开的特征及其实现方法。然而，这不旨在将本公开限制为特定的实践模式，并且应当理解，不脱离本公开的精神和范围的所有变化、等同物和替代物都包含在本公开中。
57.在本公开的描述中，当认为相关技术的某些详细说明可能不必要地模糊本公开的本质时，相关技术的某些详细说明被省略。
58.在下面的实施例中，虽然诸如“第一”、“第二”等的此类术语可以用于描述各种组件，但是此类组件一定不限于上述术语。以上术语仅用于将一个组件与另一组件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一组件可以被称为第二组件，并且反之亦然。
59.在下面的实施例中，除非上下文另外明确指出，否则单数形式的“一个”、“一种”和“该(所述)”意图包括复数形式。
60.在下面的实施例中，还将理解的是，本文用的术语“包含”和/或“包括”说明存在列举的特征或组件，但不排除存在或附加一个或多个其他特征或组件。
61.当在本说明书中结合数值使用术语“大约”时，旨在使相关数值包括所述数值周围的多达
±
10％的公差。
62.在下面的实施例中，将理解的是，当层、区域或组件被称为“形成在”另一层、区域或组件“上”时，其可以直接或间接地形成在另一层、区域或组件上。即，例如，可以存在中间层、区域或组件。
63.当特定实施例可以不同地实现时，可以与所描述的顺序不同地执行特定的过程顺序。例如，两个连续描述的过程可以基本上同时执行或者以与所描述的顺序相反的顺序执行。
64.在本说明书中，诸如“a和/或b”的表述可以包括a、b或者a和b。诸如“a和b中的至少一个(种)”的表述可以包括a、b或者a和b。
65.在下面的实施例中，将理解的是，当诸如层、膜、区域或板的组件被称为“在”另一组件“上”时，该组件可以直接在另一组件上，或者可以在另一组件上存在中间组件。例如，在本说明书中，当层、区域或组件被称为电连接到另一层、区域或组件时，其可以直接电连接到另一层、区域或组件，或者通过中间层、区域或组件间接地电连接到另一层、区域或组件。
66.在下面的示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更宽的意思来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
67.图1是根据本公开的实施例的显示设备1的示意性平面图。
68.参照图1，显示设备1可以包括用于显示图像的显示区域da和设置在显示区域da周围的周边区域pa。显示设备1可以通过使用从显示区域da发射的光向外部提供图像。因为显示设备1包括基底100，所以可以说基底100包括显示区域da和周边区域pa。
69.基底100可以包括各种材料，诸如玻璃、金属或塑料。根据本公开的实施例，基底100可以包括柔性材料。柔性材料可以指柔性的且容易地可弯曲的、可折叠的或可卷曲的基底。包括这种柔性材料的基底100可以包括例如超薄型玻璃、金属或塑料。在本公开的实施例中，包括在基底100中的塑料材料可以是聚酰亚胺。
70.具有诸如有机发光二极管oled(见图2)的各种显示元件的多个像素px可以布置在基底100的显示区域da中。像素px以诸如条纹式布置、五片瓦式布置和马赛克式布置等的各种形式的布置，以实现图像。
71.当假设显示区域da具有平面形状时，显示区域da可以具有矩形形状，如图1中所示。例如，显示区域da可以具有矩形形状，并且可以具有在第一方向(x轴方向)上的短边和在第二方向(y轴方向)上的长边。在第一方向(x轴方向)上的短边与在第二方向(y轴方向)上的长边相交的位置处的角可以形成为具有预定曲率的圆角形状，或者具有直角形状。在本公开的实施例中，显示区域da可以具有诸如三角形、五边形和六边形等的多边形形状、圆形形状、椭圆形状和无定形形状等。
72.基底100的周边区域pa布置在显示区域da周围并且可以是不显示图像的区域。例如，像素px不布置在基底100的周边区域pa中。周边区域pa可以完全地或部分地围绕显示区域da。用于将电信号传输到显示区域da的各种布线或者其上附着有印刷电路板或驱动器ic
芯片(未示出)的焊盘部分pad可以位于周边区域pa中。
73.图2是根据本公开的实施例的显示设备1的像素px的示意性等效电路图。
74.参照图2，每个像素px可以包括连接到扫描线sl和数据线dl的像素电路pc以及连接到像素电路pc的有机发光二极管oled。
75.用于驱动有机发光二极管oled的像素电路pc可以包括驱动薄膜晶体管t1、开关薄膜晶体管t2和存储电容器cst。有机发光二极管oled可以响应于从驱动薄膜晶体管t1和开关薄膜晶体管t2传输的电信号产生光。开关薄膜晶体管t2连接到扫描线sl和数据线dl，并且响应于通过扫描线sl输入的扫描信号sn向驱动薄膜晶体管t1传输通过数据线dl输入的数据信号dm。
76.存储电容器cst连接到开关薄膜晶体管t2和驱动电压线pl，并且存储与从开关薄膜晶体管t2接收的电压和通过驱动电压线pl供应的驱动电压elvdd之间的差对应的电压。公共电压elvss可以供应到有机发光二极管oled的对电极。
77.驱动薄膜晶体管t1连接到驱动电压线pl和存储电容器cst，并且可以对应于存储在存储电容器cst中的电压值控制从驱动电压线pl流入有机发光二极管oled中的驱动电流。有机发光二极管oled可以通过驱动电流发射具有特定亮度的光。例如，有机发光二极管oled可以利用驱动电压elvdd(正输出)和公共电压elvss(负输出)发光，并且这里，从有机发光二极管oled发射的光的强度可以由存储在存储电容器cst中的电荷的量来确定。
78.尽管图2示出了像素电路pc包括两个薄膜晶体管tft(见图4a、图4c以及图6至图12)(例如，驱动薄膜晶体管t1和开关薄膜晶体管t2)和一个存储电容器cst的情况，但是本公开不限于此。薄膜晶体管tft的数量和存储电容器cst的数量可以根据像素电路pc的设计以各种方式改变。例如，像素电路pc可以包括三个或更多个薄膜晶体管tft和/或两个或更多个存储电容器cst。在本公开的实施例中，像素电路pc可以包括三个薄膜晶体管tft和两个或三个存储电容器cst。在本公开的实施例中，像素电路pc可以包括七个薄膜晶体管tft和一个存储电容器cst。
79.图3是根据本公开的实施例的显示设备1的示意性截面图。
80.参照图3，显示设备1可以包括显示单元du和布置为面对显示单元du的滤色器单元cu。显示单元du可以包括布置在基底100(在下文中被称为下基底)上的第一像素px1、第二像素px2和第三像素px3。第一像素px1、第二像素px2和第三像素px3可以是在下基底100上发射不同颜色的光的像素。例如，第一像素px1可以发射红光lr，第二像素px2可以发射绿光lg，并且第三像素px3可以发射蓝光lb。
81.第一像素px1、第二像素px2和第三像素px3可以分别包括第一发光元件300a、第二发光元件300b和第三发光元件300c，第一发光元件300a、第二发光元件300b和第三发光元件300c中的每一个包括有机发光二极管oled(见图2)。在本公开的实施例中，第一发光元件300a、第二发光元件300b和第三发光元件300c可以发射蓝光。换言之，第一发光元件300a、第二发光元件300b和第三发光元件300c全部产生相同颜色的光线。在本公开的实施例中，第一发光元件300a、第二发光元件300b和第三发光元件300c可以分别发射红光lr、绿光lg和蓝光lb。换言之，第一发光元件300a、第二发光元件300b和第三发光元件300c可以产生具有分别与从第一像素px1、第二像素px2和第三像素px3发射的光线的颜色对应的颜色的光线。
82.滤色器单元cu可以包括滤色器部分500a、500b和500c。从第一发光元件300a、第二发光元件300b和第三发光元件300c发射的光线可以分别穿过滤色器部分500a、500b和500c，从而作为红光lr、绿光lg和蓝光lb被发射。
83.滤色器部分500a、500b和500c可以直接位于上基底200上。滤色器部分500a、500b和500c可以分别包括下面描述的图12的第一量子点层220a和第一滤色器层210a、第二量子点层220b和第二滤色器层210b、透明层220c和第三滤色器层210c。
84.在这种状态下，“直接位于上基底200上”可以指通过直接在上基底200上形成第一滤色器层210a、第二滤色器层210b和第三滤色器层210c来制造滤色器单元cu。然后，显示单元du和滤色器单元cu可以在第一滤色器层210a、第二滤色器层210b和第三滤色器层210c布置为分别面对第一像素px1、第二像素px2和第三像素px3的情况下彼此接合。因为第一滤色器层210a、第二滤色器层210b和第三滤色器层210c布置为分别面对第一像素px1、第二像素px2和第三像素px3，所以第一滤色器层210a、第二滤色器层210b和第三滤色器层210c可以于是位于上基底200下方。在贯穿本说明书的许多情况下，术语“覆盖”或“在
…
上”可以指覆盖物体的侧表面或在物体的侧表面上，或者可以指从下方覆盖物体或在物体上。
85.图3示出了显示单元du和滤色器单元cu通过粘合层adh彼此接合。粘合层adh可以包括例如光学透明粘合剂(oca)和/或压敏粘合剂(psa)，但是本公开不限于此。在本公开的实施例中，可以省略粘合层adh。
86.尽管图3示出了滤色器部分500a、500b和500c布置在上基底200上，但是本公开不限于此。例如，滤色器部分500a、500b和500c可以布置在显示单元du上，显示单元du布置在下基底100上。
87.在本公开的实施例中，滤色器部分500a、500b和500c可以布置在下面描述的图12的薄膜封装层400上。参照图12，第一量子点层220a、第二量子点层220b、透明层220c、第一滤色器层210a、第二滤色器层210b和第三滤色器层210c可以布置在薄膜封装层400上。首先，可以在薄膜封装层400上布置第一量子点层220a、第二量子点层220b和透明层220c，并且然后可以分别在第一量子点层220a、第二量子点层220b和透明层220c上布置第一滤色器层210a、第二滤色器层210b和第三滤色器层210c。
88.第一滤色器层210a可以包括用于传输红色波长区域的光的红色滤色器。
89.第二滤色器层210b可以包括用于传输绿色波长区域的光的绿色滤色器。
90.第三滤色器层210c可以包括用于传输蓝色波长区域的光的蓝色滤色器。
91.如图3中所示，显示设备1可以包括下基底100和上基底200。包括在显示设备1中的基底的数量可以为两个。在本公开的实施例中，显示设备1可以不包括上基底200，并且可以仅包括下基底100。在这种状态下，滤色器部分500a、500b和500c可以布置在下基底100上。包括在显示设备1中的基底的数量可以为一个。
92.图4a是根据本公开的实施例的显示设备1的示意性截面图。详细地，图4a是分别沿着线a-a'和线b-b'截取的图1的显示区域da和焊盘部分pad的截面图。图4b是图4a的半导体层a的示意性平面图，并且图4c是根据本公开的实施例的图4a的薄膜晶体管tft的示意性截面图。
93.参照图4a，显示设备1(见图1)可以包括对应于显示区域da(或在显示区域da中)布置在基底100上的薄膜晶体管tft和对应于周边区域pa布置在基底100上的焊盘部分pad。
94.薄膜晶体管tft可以包括半导体层a和栅极电极g，并且焊盘部分pad可以包括焊盘电极pe和焊盘连接电极pce。在本公开的实施例中，焊盘电极pe可以包括与半导体层a的材料相同的材料。
95.显示设备1可以包括布置在薄膜晶体管tft和焊盘部分pad上的第一绝缘层115。第一绝缘层115可以具有暴露焊盘电极pe的一部分的第一开口op1。此外，第一绝缘层115可以围绕焊盘连接电极pce的上表面和侧表面，并且可以直接接触焊盘连接电极pce的上表面和侧表面。
96.将根据参照图4a的堆叠结构详细描述显示设备1的构造。
97.基底100可以包括例如玻璃材料、陶瓷材料、金属材料或者具有柔性或可弯曲特性的材料。当基底100具有柔性或可弯曲特性时，基底100可以包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或醋酸丙酸纤维素。
98.基底100可以具有材料的单层或多层结构，并且对于多层结构，还可以包括无机层。在本公开的实施例中，基底100可以具有有机材料/无机材料/有机材料的结构。
99.缓冲层111可以减少或防止异物、湿气或外部空气从基底100下方侵入，并且可以在基底100上提供平坦化的表面。例如，缓冲层111可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机/无机复合物，并且可以具有无机材料和有机材料的单层或多层结构。在本公开的实施例中，第一缓冲层111可以由诸如氮化硅(sin
x
)层、氮氧化硅(sion)层、氧化硅(sio2)层、氧化钛(tio2)层、氧化钽(ta2o5)层、氧化铪(hfo2)层或氧化铝(al2o3)层的无机层形成。
100.阻挡层可以进一步设置在基底100和缓冲层111之间。阻挡层可以防止或减少杂质从基底100等侵入到半导体层a中。例如，阻挡层可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机/无机复合物，并且可以具有无机材料和有机材料的单层或多层结构。
101.半导体层a可以布置在缓冲层111上。半导体层a可以包括氧化物半导体材料。例如，半导体层a可以包括例如铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)中的至少一种材料的氧化物。
102.在本公开的实施例中，半导体层a可以包括例如氧化锌(zno)半导体层、氧化锌锡(zto)半导体层、氧化锌铟(zio)半导体层、氧化铟(in2o3)半导体层、氧化钛(tio2)半导体层、氧化铟锡锌(itzo)半导体层、氧化铟镓锌(igzo)半导体层或氧化铟锡镓(itgo)半导体层等。对于包括两种或更多种金属的氧化物半导体，对这些金属的金属组成比没有限制。例如，igzo可以指包含铟(in)、镓(ga)和锌(zn)的氧化物半导体，并且对它们的组成比没有限制。因为氧化物半导体具有大约3.1ev的宽带隙、高载流子迁移率和低漏电流，所以即使当驱动时间长时，压降并非太大以至于亮度在低频率驱动期间不因压降而变化太大。
103.半导体层a可以包括沟道区c以及分别位于沟道区c的一侧和另一侧处的源极区s和漏极区d。半导体层a可以包括单个层。
104.第一金属层ml1、第二金属层ml2和存储电容器cst的下电极ce1可以布置在基底100和缓冲层111之间。第一金属层ml1、第二金属层ml2和存储电容器cst的下电极ce1可以各自包含包括例如钼(mo)、铝(al)、铜(cu)或钛(ti)等的导电材料，并且可以以包括以上材料的多层或单层形成。在本公开的实施例中，第一金属层ml1、第二金属层ml2和存储电容器
cst的下电极ce1可以具有多层结构，例如，钛/铝/钛(ti/al/ti)的三层结构。第一金属层ml1和第二金属层ml2可以各自为源电极、漏电极或数据线dl(见图2)等。
105.在本公开的实施例中，第一金属层ml1可以布置为与包括氧化物半导体材料的半导体层a重叠。贯穿本说明书，词语“重叠”是指在与基底100的顶表面垂直的第三方向(z轴方向)上重叠。第一金属层ml1可以布置为与半导体层a的沟道区c重叠。因为半导体层a包括在特性上对光弱的氧化物半导体材料，所以第一金属层ml1可以防止包括氧化物半导体材料的薄膜晶体管tft的器件特性由于因从基底100输入的外部光在半导体层a中引起的光电流而发生改变。例如，第一金属层ml1可以是不透明的，并且可以阻挡传输穿过基底100的外部光到达半导体层a的沟道区c。
106.第一金属层ml1可以连接到半导体层a。如图4a中所示，第一金属层ml1可以连接到半导体层a的源极区s。在本公开的实施例中，第一金属层ml1可以连接到半导体层a的漏极区d。第一金属层ml1连接到半导体层a，使得第一金属层ml1的电压可以均匀地保持而不浮置。因此，在像素电路pc(见图2)的驱动期间，可以防止根据第一金属层ml1的电压的浮置状态发生的不期望的结果值。
107.在本公开的实施例中，存储电容器cst的上电极ce2和焊盘电极pe可以布置在缓冲层111上。存储电容器cst的上电极ce2和焊盘电极pe可以各自包括与半导体层a的材料相同的材料。
108.在本公开的实施例中，存储电容器cst的上电极ce2和焊盘电极pe可以各自包括氧化物半导体材料。存储电容器cst的上电极ce2和焊盘电极pe可以各自包括例如铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)中的至少一种材料的氧化物。在本公开的实施例中，存储电容器cst的上电极ce2和焊盘电极pe可以各自包括例如氧化锌(zno)、氧化锌锡(zto)、氧化锌铟(zio)、氧化铟(in2o3)、氧化钛(tio2)、氧化铟锡锌(itzo)、氧化铟镓锌(igzo)或氧化铟锡镓(itgo)等。对于包括两种或更多种金属的氧化物半导体，对这些金属的金属组成比没有限制。例如，氧化铟锡镓(itgo)可以指包含铟(in)、锡(sn)和镓(ga)的氧化物半导体，并且对它们的组成比没有限制。
109.当焊盘电极pe包括氧化铟锡镓(itgo)时，因为氧化铟锡镓(itgo)可以通过后续热处理等而易于结晶，所以可以在形成焊盘电极pe之后执行的蚀刻工艺中保护焊盘电极pe。
110.存储电容器cst的上电极ce2与下电极ce1重叠，缓冲层111介于它们之间，由此形成电容。在这种情况下，缓冲层111可以用作存储电容器cst的电介质层。
111.在本公开的实施例中，存储电容器cst可以包括下电极ce1和上电极ce2，并且如图4a中所示，存储电容器cst可以被单独地提供，而不与薄膜晶体管tft重叠。然而，本公开不限于此。例如，与以上不同，存储电容器cst可以与薄膜晶体管tft重叠。在本公开的实施例中，薄膜晶体管tft的栅极电极g可以用作存储电容器cst的下电极ce1。
112.栅极绝缘层113可以在半导体层a上布置为绝缘层。栅极绝缘层113可以包括例如氧化硅(sio2)层、氮化硅(sin
x
)层、氮氧化硅(sion)层、氧化铝(al2o3)层、氧化钛(tio2)层、氧化钽(ta2o5)层、氧化铪(hfo2)层或氧化锌(zno
x
)层等。氧化锌(zno
x
)可以是zno和/或zno2。
113.如图4a中所示，栅极绝缘层113可以被图案化，以与半导体层a的一部分重叠。栅极
绝缘层113可以被图案化，以部分地暴露源极区s和漏极区d。
114.栅极绝缘层113可以包括第一栅极绝缘层113a、第二栅极绝缘层113b和第三栅极绝缘层113c。第一栅极绝缘层113a可以与沟道区c重叠，第二栅极绝缘层113b可以与源极区s的一部分重叠，并且第三栅极绝缘层113c可以与漏极区d的一部分重叠。第一栅极绝缘层113a可以与下面描述的栅极电极g重叠。第二栅极绝缘层113b和第三栅极绝缘层113c可以分别覆盖半导体层a的两端。
115.源极区s和漏极区d可以经受诸如等离子体处理等的金属化工艺。在这种状态下，半导体层a的与栅极绝缘层113重叠的部分不暴露于等离子体处理，并且因此可以具有与暴露于等离子体处理的区域不同的特性。当通过使用栅极绝缘层113作为自对准掩模对半导体层a进行等离子体处理时，可以在半导体层a中形成具有不同特性的多个区域。可以在等离子体处理期间根据曝光对区域进行分类。
116.如图4a中所示，未经等离子体处理的沟道区c在与第一栅极绝缘层113a重叠的位置处形成在半导体层a中，并且经过等离子体处理的源极区s和漏极区d可以形成在沟道区c的两侧处。因为源极区s的一部分可以与第二栅极绝缘层113b重叠，所以源极区s的该部分可以由于被第二栅极绝缘层113b覆盖而未经等离子体处理。此外，因为漏极区d的一部分可以与第三栅极绝缘层113c重叠，所以漏极区d的该部分可以由于被第三栅极绝缘层113c覆盖而未经等离子体处理。经过等离子体处理的源极区s的部分和漏极区d的部分可以是导电的。例如，当半导体层a为n型半导体时，源极区s的该部分和漏极区d的该部分可以各自变为n 。在本公开的实施例中，半导体层a可以包括氧化物半导体材料，并且半导体层a的被第一栅极绝缘层113a暴露(即，不与第一栅极绝缘层113a重叠)的一部分可以经过等离子体处理，并且因此，可以是导电的。
117.尽管图4a示出了栅极绝缘层113是图案化的，但是本公开不限于此。例如，栅极绝缘层113可以布置在基底100的整个表面上，以覆盖半导体层a的上表面和侧表面。
118.焊盘绝缘层114可以作为绝缘层布置在焊盘电极pe上。焊盘绝缘层114可以包括例如氧化硅(sio2)层、氮化硅(sin
x
)层、氮氧化硅(sion)层、氧化铝(al2o3)层、氧化钛(tio2)层、氧化钽(ta2o5)层、氧化铪(hfo2)层或氧化锌(zno
x
)层等。氧化锌(zno
x
)可以是zno和/或zno2。
119.如图4a中所示，焊盘绝缘层114可以被图案化以与焊盘电极pe的一部分重叠。焊盘绝缘层114可以覆盖焊盘电极pe的一端。
120.焊盘电极pe可以经受诸如等离子体处理等的金属化工艺。在这种状态下，因为焊盘电极pe的与焊盘绝缘层114重叠的一部分不暴露于等离子体处理，所以该部分可以具有与暴露于等离子体处理的区域不同的特性。当通过使用焊盘绝缘层114作为自对准掩模对焊盘电极pe进行等离子体处理时，可以在焊盘电极pe中形成具有不同特性的多个区域。可以在等离子体处理期间根据曝光对区域进行分类。
121.如图4a中所示，未经等离子体处理的第一区域ar1和经过等离子体处理的第二区域ar2可以分别在与焊盘绝缘层114重叠的位置处和在除了第一区域ar1之外的位置处形成在焊盘电极pe中。经过等离子体处理的第二区域ar2可以是导电的。例如，焊盘电极pe的被焊盘绝缘层114暴露(即，不与焊盘绝缘层114重叠)的第二区域ar2可以经过等离子体处理，并且因此，可以是导电的。在本公开的实施例中，经过等离子体处理的第二区域ar2可以变
为n 。同样，焊盘电极pe的至少一部分可以被金属化，并且因此，可以是导电的。
122.尽管图4a示出了焊盘绝缘层114是图案化的，但是本公开不限于此。例如，在本公开的实施例中，焊盘绝缘层114可以布置在基底100的整个表面上，以覆盖焊盘电极pe的上表面和侧表面。
123.栅极电极g可以布置在栅极绝缘层113上，以至少部分地与半导体层a重叠。半导体层a可以通过栅极绝缘层113与栅极电极g电绝缘。此外，电连接到源极区s的第一电极层el1和电连接到漏极区d的第二电极层el2可以布置在栅极绝缘层113上。栅极电极g、第一电极层el1和第二电极层el2可以各自以单层或多层形成，并且可以包括从例如铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)中选择的一种或多种金属。
124.栅极电极g、第一电极层el1和第二电极层el2可以通过将初级金属层图案化来同时形成。栅极电极g可以与第一栅极绝缘层113a重叠，第一电极层el1可以与第二栅极绝缘层113b重叠，并且第二电极层el2可以与第三栅极绝缘层113c重叠。第一电极层el1可以围绕第二栅极绝缘层113b的一个侧表面，并且第二电极层el2可以围绕第三栅极绝缘层113c的一个侧表面。
125.尽管图4a示出了第二栅极绝缘层113b的一部分设置在第一电极层el1和半导体层a之间，但是本公开不限于此。例如，在本公开的实施例中，如图4c中所示，可以省略第二栅极绝缘层113b的设置在第一电极层el1和半导体层a之间的该部分。因为省略了第二栅极绝缘层113b的该部分，所以可以增加彼此直接接触的第一电极层el1和半导体层a之间的面积。另外，因为整个源极区s可以不与第二栅极绝缘层113b重叠，所以整个源极区s可以经过等离子体处理，并且因此，可以是导电的。
126.尽管基于第一电极层el1给出了以上描述，但是该描述可以同样应用于第二电极层el2。换言之，如图4c中所示，可以省略第三栅极绝缘层113c的设置在第二电极层el2和半导体层a之间的一部分。因为省略了第三栅极绝缘层113c的该部分，所以可以增加彼此直接接触的第二电极层el2和半导体层a之间的面积。另外，因为整个漏极区d可以不与第三栅极绝缘层113c重叠，所以整个漏极区d可以经过等离子体处理，并且因此，可以是导电的。
127.第一电极层el1可以通过在第二栅极绝缘层113b和缓冲层111中限定的第一接触孔cnt1连接到第一金属层ml1。因为第一电极层el1可以连接到半导体层a，所以半导体层a和第一金属层ml1可以通过第一电极层el1彼此连接。第一电极层el1可以用作将第一金属层ml1连接到半导体层a的桥。
128.第二电极层el2可以通过在第三栅极绝缘层113c和缓冲层111中限定的第二接触孔cnt2连接到第二金属层ml2。因为第二电极层el2可以连接到半导体层a，所以半导体层a和第二金属层ml2可以通过第二电极层el2彼此连接。第二电极层el2可以用作将第二金属层ml2连接到半导体层a的桥。
129.在本公开的实施例中，暴露缓冲层111的一部分的多个孔h可以形成在半导体层a中。例如，如图4a和图4b中所示，孔h可以分别形成在半导体层a的源极区s和漏极区d中。因为当形成栅极电极g、第一电极层el1和第二电极层el2时，半导体层a的一部分与初级金属层一起被蚀刻，所以可以形成孔h。根据蚀刻剂，与图4a的图示不同，可以部分地蚀刻缓冲层111，或者仅部分地蚀刻半导体层a的表面，从而可以不暴露缓冲层111。例如，孔h的深度可
以取决于在用于形成栅极电极g、第一电极层el1和第二电极层el2的蚀刻工艺中使用的蚀刻剂对半导体层a的蚀刻速率。
130.因为图4a示出了半导体层a的截面，所以半导体层a可能看起来被孔h部分地断开。然而，参照在图4b中示出的半导体层a的平面图，孔h可以形成在半导体层a中。孔h可以各自被半导体层a的一部分围绕。因此，即使当在半导体层a中形成孔h时，半导体层a中的电子或空穴仍可以通过绕开孔h移动。半导体层a中的电子或空穴的移动不存在障碍。
131.焊盘连接电极pce可以布置在焊盘绝缘层114上，从而至少部分地与焊盘电极pe重叠。焊盘连接电极pce可以部分地接触焊盘电极pe。焊盘绝缘层114的与焊盘电极pe重叠的侧表面可以被焊盘连接电极pce围绕。
132.焊盘连接电极pce可以包括与栅极电极g的材料相同的材料。例如，焊盘连接电极pce可以以单层或多层形成，并且可以包括从例如铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)中选择的一种或多种金属。在本公开的实施例中，焊盘连接电极pce可以具有多层结构，例如，钛/铝/钛(ti/al/ti)的三层结构。
133.通过将初级金属层图案化，焊盘连接电极pce可以与栅极电极g、第一电极层el1和第二电极层el2同时形成。焊盘连接电极pce可以围绕焊盘绝缘层114的一个侧表面，并且可以电连接到焊盘电极pe。焊盘连接电极pce可以朝向显示区域da延伸，以连接到电压供应布线、数据供应布线、数据线dl(见图2)和扫描线sl(见图2)等。如图1中所示，印刷电路板或驱动器ic芯片(未示出)可以附着在焊盘部分pad上。例如，焊盘部分pad可以在周边区域pa中位于基底100的一侧。焊盘部分pad(例如，焊盘电极pe)可以被暴露并且不被任何绝缘层覆盖，并且可以连接到印刷电路板或驱动器ic芯片(未示出)。通过焊盘电极pe和焊盘连接电极pce从印刷电路板或驱动器ic芯片(未示出)传输的各种电压、数据信号dm(见图2)和扫描信号sn(见图2)等中的每一个可以传输到像素电路pc(见图2)。换言之，焊盘电极pe和焊盘连接电极pce可以用作将印刷电路板或驱动器ic芯片(未示出)连接到显示面板的桥。因此，用作控制器的印刷电路板或驱动器ic芯片(未示出)可以通过焊盘电极pe和焊盘连接电极pce将信号输出到显示面板或从显示面板接收信号。
134.第一绝缘层115可以设置为覆盖半导体层a、栅极电极g、第一电极层el1、第二电极层el2、存储电容器cst的上电极ce2、焊盘连接电极pce和焊盘电极pe。半导体层a、栅极电极g、第一电极层el1、第二电极层el2、存储电容器cst的上电极ce2、焊盘连接电极pce和焊盘电极pe可以被第一绝缘层115覆盖。第一绝缘层115可以为包括无机材料的无机绝缘膜。可以使用聚硅氧烷、氮化硅(sin
x
)、氧化硅(sio2)或氮氧化硅(sion)等作为无机材料。此外，第一绝缘层115可以为氮化硅(sin
x
)和氧化硅(sio2)的单层或多层。可以引入第一绝缘层115来覆盖并保护缓冲层111上的一些布线。
135.第一绝缘层115可以具有部分地暴露焊盘电极pe的第一开口op1。焊盘电极pe可以通过第一开口op1连接到印刷电路板或驱动器ic芯片(未示出)。
136.第二绝缘层117可以布置在第一绝缘层115上。第二绝缘层117可以以包括有机材料的膜的单层或多层形成，并且可以提供平坦的上表面。例如，第二绝缘层117可以包括例如通用聚合物(诸如苯并环丁烯(bcb)、聚酰亚胺(pi)、六甲基二硅氧烷(hmdso)、聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps))、具有酚基的聚合物衍生物、丙烯酸类聚合物、酰亚胺类
聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的混合物等。
137.第二绝缘层117可以具有部分地暴露焊盘电极pe的第二开口op2。第二开口op2可以与第一开口op1重叠。焊盘电极pe可以通过第一开口op1和第二开口op2连接到印刷电路板或驱动器ic芯片(未示出)。
138.发光元件300可以布置在第二绝缘层117上，并且可以包括像素电极310、包括有机发光层的中间层320和对电极330。像素电极310可以是阳极电极，并且对电极330可以是阴极电极。发光元件300可以通过在第一绝缘层115和第二绝缘层117中限定的第三接触孔cnt3连接到薄膜晶体管tft。
139.像素电极310可以是(半)透射电极或反射电极。在本公开的实施例中，像素电极310可以包括发射层，发射层包括例如银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)或其化合物等，并且透明或半透明电极层可以形成在反射层上。透明或半透明电极层可以包括例如氧化铟锡(ito)层、氧化铟锌(izo)层、氧化锌(zno)层、氧化铟(in2o3)层、氧化铟镓(igo)层和氧化铝锌(azo)层中的至少一种。在本公开的实施例中，如图4a中所示，像素电极310可以具有三重膜。在本公开的实施例中，像素电极310的三重膜可以包括氧化铟锡/银/氧化铟锡(ito/ag/ito)。
140.可以通过将初级像素电极层图案化来形成像素电极310。用于图案化初级像素电极层所使用的蚀刻剂可以一起蚀刻焊盘电极pe的由第一开口op1和第二开口op2暴露的一部分。因为像素电极310的材料和焊盘电极pe的材料彼此不同，所以当图案化初级像素电极层时，可以使用相对于焊盘电极pe对初级像素电极层具有高蚀刻选择性的蚀刻剂。因此，当图案化初级像素电极层时，可以防止由第一开口op1和第二开口op2暴露的焊盘电极pe被部分地蚀刻，并且可以保护焊盘电极pe免受蚀刻剂影响。
141.像素限定层119可以布置在第二绝缘层117上，并且可以具有覆盖像素电极310的边缘并暴露像素电极310的一部分的开口。像素限定层119可以通过增加像素电极310的边缘与像素电极310上方的对电极330之间的距离来防止在像素电极310与对电极330之间在像素电极310的边缘处产生电弧等。
142.像素限定层119可以包括从例如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中选择的一种或多种有机绝缘材料，并且可以通过诸如旋涂等的方法来形成。可选地，像素限定层119可以包括无机绝缘材料，诸如氧化硅(sio2)、氮化硅(sin
x
)或氮氧化硅(sion)。可选地，像素限定层119可以包括有机绝缘材料和无机绝缘材料。
143.中间层320布置在由像素限定层119限定的开口中，并且可以包括有机发光层。有机发光层可以包括有机材料，有机材料包括发射红光、绿光、蓝光或白光的荧光或磷光材料。有机发光层可以包括低分子量有机材料或聚合物有机材料，并且诸如空穴传输层(htl)、空穴注入层(hil)、电子传输层(etl)和电子注入层(eil)等的功能层可以进一步可选地布置在有机发光层下方和上方。例如，有机发光层可以介于空穴传输层(htl)和电子传输层(etl)之间。
144.对电极330可以是透射电极或反射电极。在本公开的实施例中，对电极330可以是透明或半透明电极，并且可以包括金属薄膜，该金属薄膜具有小的功函数并且包括例如锂(li)、钙(ca)、铝(al)、银(ag)、镁(mg)或其化合物，或者具有诸如氟化锂/钙(lif/ca)或氟
化锂/铝(lif/al)的多层结构的材料。此外，诸如氧化铟锡(ito)膜、氧化铟锌(izo)膜、氧化锌(zno)膜或氧化铟(in2o3)等的透明导电氧化物(tco)膜可以进一步布置在金属薄膜上。对电极330可以遍及显示区域da布置，并且可以布置在中间层320和像素限定层119上方。对电极330可以在作为发光元件300的多个发光元件上方一体地形成，并且可以对应于作为像素电极310的多个像素电极。
145.因为有机发光元件可能因外部湿气和氧等而易于损坏，如下面在图12中描述的，所以薄膜封装层400可以通过覆盖有机发光元件来保护有机发光元件。例如，薄膜封装层400(见图12)可以覆盖显示区域da中的发光元件300，并且可以防止发光元件300因外部杂质而损坏或劣化。薄膜封装层400可以包括第一无机封装层410、有机封装层420和第二无机封装层430。
146.根据本公开的实施例，显示设备1可以包括布置在周边区域pa中的焊盘电极pe。在这种状态下，焊盘电极pe可以包括与布置在显示区域da中的半导体层a的材料相同的材料。
147.在对比示例中，布置在周边区域中的焊盘电极可以包括与栅极电极的材料相同的材料。栅极电极和焊盘电极各自可以包括铜(cu)层。焊盘电极可以部分地被绝缘层暴露。氧化铟锡(ito)层可以形成在铜(cu)层上，以防止铜(cu)层被焊盘电极暴露。因此，栅极电极和焊盘电极各自可以具有钛/铜/氧化铟锡(ti/cu/ito)的多层结构。
148.在这种情况下，使用能蚀刻氧化铟锡(ito)层的蚀刻剂来将栅极电极图案化。蚀刻剂可以蚀刻与氧化铟锡(ito)类似的氧化铟镓锌(igzo)。因此，当将栅极电极图案化时，布置在栅极电极下方并且包括氧化铟镓锌(igzo)的半导体层会被部分地蚀刻。栅极电极可能无法被正常地图案化，并且栅极电极的一部分可能被腐蚀。因此，包括栅极电极和半导体层的薄膜晶体管可能无法执行正常操作。
149.在另一对比示例中，布置在周边区域中的焊盘电极可以与布置在半导体层下方的金属层布置在同一层中。焊盘电极可以设置在基底和缓冲层之间。在这种情况下，为了暴露焊盘电极的一部分，蚀刻缓冲层、无机绝缘层和平坦化层中的每一个的一部分。在蚀刻缓冲层、无机绝缘层和平坦化层的同时，平坦化层的厚度会逐渐地减小。当异物存在于平坦化层上时，存在异物的平坦化层的厚度可以保持。因此，在蚀刻缓冲层、无机绝缘层和平坦化层的同时，在平坦化层的表面上会形成台阶。
150.根据台阶的程度，布置在平坦化层上的发光元件可能无法执行正常操作。当甚至缓冲层被蚀刻时，台阶的程度严重，使得发光元件的缺陷是难避免的。换言之，布置在形成有台阶的平坦化层上的发光元件无法执行正常操作，从而在显示设备的驱动期间会产生暗点。
151.当如在本公开的实施例中焊盘电极pe包括与半导体层a的材料相同的材料时，铜(cu)层不被焊盘电极pe暴露，并且因此，栅极电极g可以不包括氧化铟锡(ito)层。因此，因为无需使用能蚀刻氧化铟锡(ito)层的蚀刻剂来将栅极电极g图案化，所以可以防止栅极电极g的一部分的腐蚀。
152.当焊盘电极pe包括与半导体层a的材料相同的材料时，第一绝缘层115和第二绝缘层117的仅部分被蚀刻以暴露焊盘电极pe。在蚀刻第一绝缘层115和第二绝缘层117的同时，第二绝缘层117的厚度可以减小，并且可以由存在于第二绝缘层117上的异物形成台阶。然而，因为在蚀刻第一绝缘层115和第二绝缘层117期间形成的台阶未在发光元件300中导致
缺陷，所以发光元件300可以执行正常操作。
153.图5是根据本公开的实施例的显示设备1的示意性截面图。详细地，图5是分别沿着线a-a'和线b-b'截取的图1的显示区域da和焊盘部分pad的截面图。在图5中，因为与图4a的附图标记相同的附图标记指示相同的组成元件，所以省略了其冗余描述。作为图4a的修改实施例，图5具有在半导体层a、上电极ce2和焊盘电极pe的结构上的差异。在下面的描述中，任何冗余描述替换为图4a的描述，并且主要描述它们之间的差异。
154.参照图5，半导体层a、存储电容器cst的上电极ce2和焊盘电极pe可以各自以多层来形成。半导体层a、存储电容器cst的上电极ce2和焊盘电极pe各自可以具有多层结构。
155.在本公开的实施例中，如图5中所示，半导体层a可以包括第一半导体层aa和第二半导体层ab。存储电容器cst的上电极ce2可以包括第一上电极ce2a和第二上电极ce2b。焊盘电极pe可以包括第一层l1和不同于第一层l1的第二层l2。第二半导体层ab可以布置在第一半导体层aa上，第二上电极ce2b可以布置在第一上电极ce2a上，并且第二层l2可以布置在第一层l1上。
156.第一半导体层aa、第一上电极ce2a和第一层l1可以各自包括氧化物半导体材料。第一半导体层aa、第一上电极ce2a和第一层l1可以各自包括例如铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)中的至少一种的氧化物。例如，存储电容器cst的上电极ce2和焊盘电极pe可以各自包括例如氧化锌(zno)、氧化锌锡(zto)、氧化锌铟(zio)、氧化铟(in2o3)、氧化钛(tio2)、氧化铟锡锌(itzo)、氧化铟镓锌(igzo)或氧化铟锡镓(itgo)等。对于包括两种或更多种金属的氧化物半导体，对这些金属的金属组成比没有限制。例如，氧化铟锡锌(itzo)可以指包含铟(in)、锡(sn)和锌(zn)的氧化物半导体，并且对其组成比没有限制。
157.第二半导体层ab、第二上电极ce2b和第二层l2可以各自包括结晶材料。结晶材料可以在后续蚀刻工艺等中不被蚀刻。因此，可以分别由包括结晶材料的第二半导体层ab、第二上电极ce2b和第二层l2保护半导体层a、存储电容器cst的上电极ce2和焊盘电极pe免受后续工艺影响。
158.在本公开的实施例中，第二半导体层ab、第二上电极ce2b和第二层l2可以各自包括例如氧化铟锡镓(itgo)或氧化铟锡(ito)。当焊盘电极pe包括包含氧化铟锡镓(itgo)或氧化铟锡(ito)的第二层l2时，因为氧化铟锡镓(itgo)或氧化铟锡(ito)通过后续热处理等易于结晶，所以可以在形成焊盘电极pe之后执行的蚀刻工艺中保护焊盘电极pe。尽管以焊盘电极pe为例进行了描述，但是同样适用于半导体层a和上电极ce2。因为焊盘电极pe在后续蚀刻工艺中被保护，所以通过后续工艺制造的显示设备1的像素电路pc(见图2)和发光元件300可以执行正常操作。
159.图6是根据本公开的实施例的显示设备1的示意性截面图。详细地，图6是分别沿着线a-a'和线b-b'截取的图1的显示区域da和焊盘部分pad的截面图。在图6中，因为与图4a的附图标记相同的附图标记指示相同的组成元件，所以省略了其冗余描述。作为图4a的修改实施例，图6具有在焊盘电极pe的结构上的差异。在下面的描述中，任何冗余描述替换为图4a的描述，并且主要描述它们之间的差异。
160.参照图6，焊盘电极pe可以包括第一部分pea和第二部分peb。
161.焊盘电极pe的第一部分pea可以对应于焊盘电极pe的暴露部分。换言之，第一部分
pea可以对应于限定在第一绝缘层115中的第一开口op1。因为限定在第二绝缘层117中的第二开口op2与第一开口op1重叠并且部分地暴露焊盘电极pe，第一部分pea可以被理解为与第二开口op2对应的部分。
162.焊盘电极pe的第二部分peb可以指除了第一部分pea之外的其余部分。第二部分peb可以位于第一部分pea的外部，并且可以布置为围绕第一部分pea。
163.在本公开的实施例中，第一部分pea的厚度t1可以小于第二部分peb的厚度t2。在形成焊盘电极pe之后，焊盘电极pe的暴露部分可以与在后续蚀刻工艺(例如，像素电极310的图案化工艺等)中正在蚀刻的其他组件一起被蚀刻。换言之，因为通过使用第一绝缘层115和/或第二绝缘层117作为蚀刻掩模来形成第一部分pea，所以第一部分pea的平面形状可以基本上对应于第一开口op1的平面形状和/或第二开口op2的平面形状。根据第一开口op1和第二开口op2的侧壁轮廓，并且根据所使用的后续蚀刻工艺，第一部分pea的尺寸和形状可以改变。例如，第一部分pea的平面形状可以与第一开口op1的底部的平面形状相同。
164.在本公开的实施例中，第二部分peb的厚度t2可以与半导体层a的厚度t3相同。因为第二部分peb对应于未被第一绝缘层115和第二绝缘层117暴露的部分，所以第二部分peb在后续蚀刻工艺中未被蚀刻。第二部分peb的厚度t2可以一致地保持。
165.图6的半导体层a和焊盘电极pe可以形成为比图4a的半导体层a和焊盘电极pe厚。半导体层a和焊盘电极pe可以通过增大其总体厚度来形成。在这种情况下，即使当焊盘电极pe的第一部分pea在后续工艺中被部分地蚀刻，也可以正常地执行通过焊盘电极pe的电压供应或信号的传输。因为可以将第一部分pea的厚度t1调整为与图4a的半导体层a和焊盘电极pe的厚度类似，所以可以正常地保持通过焊盘电极pe的电压供应或信号的传输。
166.图7是根据本公开的实施例的显示设备1的示意性截面图。详细地，图7是分别沿着线a-a'和线b-b'截取的图1的显示区域da和焊盘部分pad的截面图。在图7中，因为与图4a的附图标记相同的附图标记指示相同的组成元件，所以省略了其冗余描述。作为图4a的修改实施例，图7具有在焊盘电极pe的结构上的差异。在下面的描述中，任何冗余描述替换为图4a的描述，并且主要描述它们之间的差异。
167.参照图7，焊盘电极pe可以包括第一部分pea和第二部分peb。
168.焊盘电极pe的第一部分pea可以对应于焊盘电极pe的暴露部分。换言之，第一部分pea可以对应于限定在第一绝缘层115中的第一开口op1。因为限定在第二绝缘层117中的第二开口op2与第一开口op1重叠并且部分地暴露焊盘电极pe，所以第一部分pea可以被理解为与第二开口op2对应的部分。
169.焊盘电极pe的第二部分peb可以指除了第一部分pea之外的其余部分。第二部分peb可以位于第一部分pea的外部，并且可以布置为围绕第一部分pea。
170.在本公开的实施例中，第一部分pea的厚度t1'可以小于第二部分peb的厚度t2'。在形成焊盘电极pe之后，焊盘电极pe的暴露部分可以与在后续蚀刻工艺(例如，像素电极310的图案化工艺等)中正在蚀刻的其他组件一起被蚀刻。换言之，因为通过使用第一绝缘层115和/或第二绝缘层117作为蚀刻掩模来形成第一部分pea，所以第一部分pea的平面形状可以基本上对应于第一开口op1的平面形状和/或第二开口op2的平面形状。根据第一开口op1和第二开口op2的侧壁轮廓，并且根据所使用的后续蚀刻工艺，第一部分pea的尺寸和形状可以改变。例如，第一部分pea的平面形状可以与第一开口op1的底部的平面形状相同。
171.在本公开的实施例中，第二部分peb的厚度t2'可以大于半导体层a的厚度t3'。第一部分pea的厚度t1'可以与半导体层a的厚度t3'相同。尽管图7示出了第一部分pea的厚度t1'与半导体层a的厚度t3'相同，但是第一部分pea的厚度t1'可以大于半导体层a的厚度t3'。在本公开的实施例中，第一部分pea的厚度t1'可以小于半导体层a的厚度t3'。
172.半导体层a和焊盘电极pe可以通过使用半色调掩模或狭缝掩模来形成。
173.在基底100的整个表面上涂覆初级金属层之后，与其中将形成半导体层a的部分对应地形成第一光致抗蚀剂图案，并且与其中将形成焊盘电极pe的部分对应地形成第二光致抗蚀剂图案。在这种状态下，第一光致抗蚀剂图案的厚度可以小于第二光致抗蚀剂图案的厚度。可以通过使用半色调掩模或狭缝掩模来形成具有彼此不同的厚度的第一光致抗蚀剂图案和第二光致抗蚀剂图案。
174.在通过使用第一光致抗蚀剂图案和第二光致抗蚀剂图案将半导体层a和焊盘电极pe图案化之后，去除第一光致抗蚀剂图案，并且然后再一次执行蚀刻工艺。因此，形成具有彼此不同的厚度的半导体层a和焊盘电极pe。焊盘电极pe的在后续工艺中未被蚀刻的第二部分peb可以在形成焊盘电极pe之后直接保持厚度。换言之，第二部分peb的厚度t2'可以大于半导体层a的厚度t3'。
175.焊盘电极pe的部分地暴露的部分可以在后续蚀刻工艺等中被蚀刻。因为焊盘电极pe的蚀刻程度根据后续蚀刻工艺的条件而改变，所以第一部分pea的厚度t1'可以等于、大于或小于半导体层a的厚度t3'。
176.即使当焊盘电极pe的第一部分pea在后续工艺中被部分地蚀刻时，也可以正常地执行通过焊盘电极pe的电压供应或信号的传输。因为可以考虑到在后续蚀刻工艺中将蚀刻的程度来调整第一部分pea的厚度t1，所以可以正常地保持通过焊盘电极pe的电压供应或信号的传输。例如，可以将第一部分pea的厚度t1'调整为与图4a的半导体层a和焊盘电极pe的厚度类似，并且因此，可以正常地保持通过焊盘电极pe的电压供应或信号的传输。
177.图8是根据本公开的实施例的显示设备1的示意性截面图。详细地，图8是分别沿着线a-a'和线b-b'截取的图1的显示区域da和焊盘部分pad的截面图。在图8中，因为与图4a的附图标记相同的附图标记指示相同的组成元件，所以省略了其冗余描述。作为图4a的修改实施例，图8具有在焊盘连接电极pce的结构上的差异。在下面的描述中，任何冗余描述替换为图4a的描述，并且主要描述它们之间的差异。
178.参照图8，焊盘连接电极pce可以包括第一焊盘连接电极pce1和第二焊盘连接电极pce2。第一焊盘连接电极pce1和第二焊盘连接电极pce2可以各自以单层或多层形成，并且可以包括从例如铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)中选择的一种或多种金属。在本公开的实施例中，第一焊盘连接电极pce1和第二焊盘连接电极pce2可以具有多层结构，例如，钛/铝/钛(ti/al/ti)的三层结构。
179.第一焊盘连接电极pce1可以布置在焊盘绝缘层114上，并且可以至少部分地与焊盘电极pe重叠。第一焊盘连接电极pce1可以包围焊盘绝缘层114的一个侧表面，并且可以电连接到焊盘电极pe。通过将初级金属层图案化，第一焊盘连接电极pce1可以与栅极电极g、第一电极层el1和第二电极层el2同时形成。
180.第二焊盘连接电极pce2可以设置在基底100和缓冲层111之间。通过将与在形成第
一焊盘连接电极pce1时使用的初级金属层不同的初级金属层图案化，第二焊盘连接电极pce2可以与第一金属层ml1、第二金属层ml2和存储电容器cst的下电极ce1同时形成。第一焊盘连接电极pce1和第二焊盘连接电极pce2可以包括相同的材料，或者可以包括彼此不同的材料。
181.第二焊盘连接电极pce2可以通过在焊盘绝缘层114和缓冲层111中限定的第四接触孔cnt4连接到第一焊盘连接电极pce1。第二焊盘连接电极pce2可以朝向显示区域da延伸，以连接到电压供应布线、数据供应布线、数据线dl(见图2)和扫描线sl(见图2)等。如在图1中描述的，印刷电路板或驱动器ic芯片(未示出)可以附着在焊盘部分pad上。通过焊盘电极pe和焊盘连接电极pce从印刷电路板或驱动器ic芯片(未示出)传输的各种电压、数据信号dm(见图2)和扫描信号sn(见图2)等中的每一个可以传输到像素电路pc(见图2)。换言之，焊盘电极pe和焊盘连接电极pce可以用作将印刷电路板或驱动器ic芯片(未示出)连接到显示面板的桥。因此，用作控制器的印刷电路板或驱动器ic芯片(未示出)可以通过焊盘电极pe和焊盘连接电极pce将信号输出到显示面板或从显示面板接收信号。
182.图9是根据本公开的实施例的显示设备1的示意性截面图。图9是分别沿着线a-a'和线b-b'截取的图1的显示区域da和焊盘部分pad的截面图。在图9中，因为与图4a的附图标记相同的附图标记指示相同的组成元件，所以省略了其冗余描述。
183.参照图9，栅极电极g可以布置在栅极绝缘层113上，以部分地与半导体层a重叠。此外，第一电极层el1和第二电极层el2可以布置在栅极绝缘层113上。
184.栅极电极g、第一电极层el1和第二电极层el2可以具有多层结构。例如，如图9中所示，栅极电极g可以包括下栅极电极ga和上栅极电极gb，第一电极层el1可以包括第一下电极层el1a和第一上电极层el1b，并且第二电极层el2可以包括第二下电极层el2a和第二上电极层el2b。上栅极电极gb可以布置在下栅极电极ga上，第一上电极层el1b可以布置在第一下电极层el1a上，并且第二上电极层el2b可以布置在第二下电极层el2a上。
185.下栅极电极ga、第一下电极层el1a和第二下电极层el2a可以各自包括氧化物半导体材料。下栅极电极ga、第一下电极层el1a和第二下电极层el2a可以各自包括例如铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)中的至少一种材料的氧化物。例如，下栅极电极ga、第一下电极层el1a和第二下电极层el2a可以各自包括例如钛(ti)、钼钛(moti)、氧化铟锡(ito)、氧化铟镓锌(igzo)或氧化铟锡镓(itgo)等。
186.上栅极电极gb、第一上电极层el1b和第二上电极层el2b可以各自包括从例如铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)中选择的一种或多种金属。
187.焊盘绝缘层114'可以布置在与周边区域pa对应的缓冲层111上。焊盘绝缘层114'可以包括例如氧化硅(sio2)层、氮化硅(sin
x
)层、氮氧化硅(sion)层、氧化铝(al2o3)层、氧化钛(tio2)层、氧化钽(ta2o5)层、氧化铪(hfo2)层或氧化锌(zno
x
)层等。氧化锌(zno
x
)可以是zno和/或zno2。
188.焊盘电极pe'可以布置在焊盘绝缘层114'上。
189.在本公开的实施例中，焊盘电极pe'可以包括与下栅极电极ga的材料相同的材料。焊盘电极pe'可以包括氧化物半导体材料。焊盘电极pe'可以包括例如铟(in)、镓(ga)、锡
(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)中的至少一种材料的氧化物。例如，焊盘电极pe'可以包括例如钛(ti)、钼钛(moti)、氧化铟锡(ito)、氧化铟镓锌(igzo)或氧化铟锡镓(itgo)等。
190.当焊盘电极pe'包括氧化铟锡(ito)或氧化铟锡镓(itgo)时，因为氧化铟锡(ito)或氧化铟锡镓(itgo)可以在后续热处理等中易于结晶，所以可以在形成焊盘电极pe'之后执行的蚀刻工艺中保护焊盘电极pe'。
191.当焊盘电极pe'包括钛(ti)或钼钛(moti)时，因为像素电极310的材料和焊盘电极pe'的材料彼此不同，所以当图案化初级像素电极层时，可以使用相对于焊盘电极pe'对初级像素电极层具有大的蚀刻选择性的蚀刻剂。因此，当图案化像素电极310时，可以防止由第一开口op1和第二开口op2暴露的焊盘电极pe'的部分蚀刻，并且可以保护焊盘电极pe'免受蚀刻剂影响。
192.部分地接触焊盘电极pe'的上表面的焊盘连接电极pce'可以布置在焊盘电极pe'上。因为焊盘连接电极pce'部分地接触焊盘电极pe'的上表面，所以焊盘电极pe'的部分上表面可以被暴露。
193.在本公开的实施例中，焊盘连接电极pce'可以包括与上栅极电极gb的材料相同的材料。焊盘连接电极pce'可以包括从例如铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)中选择的一种或多种金属。
194.焊盘连接电极pce'可以通过使用半色调掩模或狭缝掩模来形成。例如，在基底100的整个表面上涂覆具有多层结构的初级金属层之后，对应于与焊盘电极pe'重叠的部分形成第一光致抗蚀剂图案，并且对应于暴露焊盘电极pe'的上表面的部分形成第二光致抗蚀剂图案。在这种状态下，第一光致抗蚀剂图案的厚度可以大于第二光致抗蚀剂图案的厚度。可以通过使用半色调掩模或狭缝掩模来形成具有彼此不同的厚度的第一光致抗蚀剂图案和第二光致抗蚀剂图案。
195.在通过使用第一光致抗蚀剂图案和第二光致抗蚀剂图案将焊盘连接电极pce'和焊盘电极pe'进行图案化之后，去除第二光致抗蚀剂图案，并且再一次执行蚀刻工艺。因此，形成部分地暴露焊盘电极pe'的上表面的焊盘连接电极pce'。
196.用于图案化焊盘连接电极pce'和焊盘电极pe'所使用的蚀刻剂可以不同于用于随后另外执行的蚀刻工艺的蚀刻剂。用于图案化焊盘连接电极pce'和焊盘电极pe'所使用的蚀刻剂可以对应于能蚀刻焊盘连接电极pce'和焊盘电极pe'二者的蚀刻剂，并且用于另外蚀刻工艺的蚀刻剂可以是相对于焊盘电极pe'对焊盘连接电极pce'具有大的蚀刻选择性的蚀刻剂。尽管焊盘连接电极pce'被用于另外蚀刻工艺的蚀刻剂蚀刻，但是焊盘电极pe'可以不被蚀刻。
197.第一绝缘层115和第二绝缘层117可以顺序地布置在焊盘连接电极pce'上。
198.焊盘连接电极pce'的上表面和侧表面可以被第一绝缘层115围绕。焊盘连接电极pce'的上表面和侧表面可以直接接触第一绝缘层115。包括铜(cu)等的焊盘连接电极pce'可以不被第一绝缘层115暴露于外部。在电路驱动期间，当具有高反应性的铜(cu)暴露于外部时，可能执行不期望的操作，从而可能无法执行正常驱动。然而，因为包括铜(cu)的焊盘连接电极pce'不被第一绝缘层115暴露于外部，所以铜(cu)不与外部反应，由此执行正常驱
动。
199.第一绝缘层115可以具有暴露由焊盘连接电极pce'暴露的焊盘电极pe'的一部分的第一开口op1。第二绝缘层117可以具有暴露由焊盘连接电极pce'暴露的焊盘电极pe'的一部分的第二开口op2。第一开口op1和第二开口op2可以彼此重叠。因为在后续蚀刻工艺中保护焊盘电极pe'，所以通过后续工艺制造的显示设备1的像素电路pc(见图2)和发光元件300可以执行正常操作。焊盘电极pe'可以通过第一开口op1和第二开口op2接触印刷电路板或驱动器ic芯片(未示出)。因此，用作控制器的印刷电路板或驱动器ic芯片(未示出)可以通过焊盘电极pe'和焊盘连接电极pce'将信号输出到显示面板或从显示面板接收信号。
200.图10是根据本公开的实施例的显示设备1的示意性截面图。详细地，图10是分别沿着线a-a'和线b-b'截取的图1的显示区域da和焊盘部分pad的截面图。在图10中，因为与图9的附图标记相同的附图标记指示相同的组成元件，所以省略了其冗余描述。作为图9的修改实施例，图10具有在焊盘电极pe的结构上的差异。在图10的以下描述中，任何冗余描述替换为图9的描述，并且主要描述它们之间的差异。
201.参照图10，焊盘电极pe'可以包括第一部分pea'和第二部分peb'。
202.焊盘电极pe'的第一部分pea'可以对应于焊盘电极pe'的暴露部分。换言之，第一部分pea'可以对应于在第一绝缘层115中限定的第一开口op1。因为在第二绝缘层117中限定的第二开口op2与第一开口op1重叠并且部分地暴露焊盘电极pe'，所以第一部分pea'可以被理解为与第二开口op2对应的部分。
203.焊盘电极pe'的第二部分peb'可以指除了第一部分pea'之外的其余部分。第二部分peb'可以位于第一部分pea'的外部，并且可以布置为围绕第一部分pea'。
204.在本公开的实施例中，第一部分pea'的厚度t1"可以小于第二部分peb'的厚度t2"。在形成焊盘电极pe'之后，在后续蚀刻工艺(例如，像素电极310的图案化工艺等)中，焊盘电极pe'的暴露部分可以与诸如正在被蚀刻的像素电极310的其他组件一起被蚀刻。换言之，因为通过使用第一绝缘层115和/或第二绝缘层117作为蚀刻掩模来形成第一部分pea'，所以第一部分pea'的平面形状可以基本上对应于第一开口op1的平面形状和/或第二开口op2的平面形状。根据第一开口op1和第二开口op2的侧壁轮廓，并且根据所使用的后续蚀刻工艺，第一部分pea'的尺寸和形状可以改变。例如，第一部分pea'的平面形状可以与第一开口op1的底部的平面形状相同。
205.在本公开的实施例中，第二部分peb'的厚度t2"可以与下栅极电极ga的厚度t3"相同。因为第二部分peb'对应于未被第一绝缘层115和第二绝缘层117暴露的部分，所以第二部分peb'可以在后续蚀刻工艺中不被蚀刻。可以一致地保持第二部分peb'的厚度t2”。
206.尽管图10示出了第二部分peb'的厚度t2"与下栅极电极ga的厚度t3”相同，但是本公开不限于此。例如，第二部分peb'的厚度t2"可以大于下栅极电极ga的厚度t3"。
207.下栅极电极ga和焊盘电极pe'可以形成为比图9的下栅极电极ga和焊盘电极pe'厚。下栅极电极ga和焊盘电极pe'可以通过增大其总体厚度来形成。在这种情况下，即使当焊盘电极pe'的第一部分pea'在后续工艺中被部分地蚀刻时，也可以正常地执行通过焊盘电极pe'的电压供应或信号的传输。因为可以将第一部分pea'的厚度t1"调整为与图9的下栅极电极ga和焊盘电极pe'的厚度类似，所以可以正常地执行通过焊盘电极pe'的电压供应或信号的传输。
208.图11是根据本公开的实施例的显示设备1的示意性截面图。详细地，图11是分别沿着线a-a'和线b-b'截取的图1的显示区域da和焊盘部分pad的截面图。在图11中，因为与图9的附图标记相同的附图标记指示相同的组成元件，所以省略了其冗余描述。作为图9的修改实施例，图11具有在焊盘连接电极pce和焊盘电极pe的结构上的差异。在图11的以下描述中，任何冗余描述替换为图9的描述，并且主要描述它们之间的差异。
209.参照图11，焊盘连接电极pce'可以包括第一焊盘连接电极pce1'和第二焊盘连接电极pce2'。第一焊盘连接电极pce1'和第二焊盘连接电极pce2'可以各自以单层或多层形成，并且可以包括从例如铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)中选择的一种或多种金属。
210.第一焊盘连接电极pce1'可以布置在焊盘电极pe'上，并且可以至少部分地与焊盘电极pe'的上表面重叠。第一焊盘连接电极pce1'可以电连接到焊盘电极pe'。通过将具有多层结构的初级金属层进行图案化，焊盘电极pe'和第一焊盘连接电极pce1'可以与栅极电极g、第一电极层el1和第二电极层el2同时形成。
211.第二焊盘连接电极pce2'可以设置在基底100和缓冲层111之间。通过将与在形成焊盘电极pe'和第一焊盘连接电极pce1'时使用的初级金属层不同的初级金属层进行图案化，第二焊盘连接电极pce2'可以与第一金属层ml1、第二金属层ml2和存储电容器cst的下电极ce1同时形成。第一焊盘连接电极pce1'和第二焊盘连接电极pce2'可以包括相同的材料，或可以包括彼此不同的材料。
212.第二焊盘连接电极pce2'可以通过在焊盘绝缘层114'和缓冲层111中限定的第五接触孔cnt5连接到焊盘电极pe'和第一焊盘连接电极pce1'。在这种状态下，焊盘电极pe'的一部分可以嵌入在第五接触孔cnt5中。第二焊盘连接电极pce2'可以朝向显示区域da延伸，以连接到电压供应布线、数据供应布线、数据线dl(见图2)和扫描线sl(见图2)等。如在图1中描述的，印刷电路板或驱动器ic芯片(未示出)可以附着在焊盘部分pad上。例如，焊盘部分pad可以在周边区域pa中位于基底100的一侧处。焊盘部分pad(例如，焊盘电极pe')可以被暴露并且不被任何绝缘层覆盖，并且可以连接到印刷电路板或驱动器ic芯片(未示出)。通过焊盘电极pe'和焊盘连接电极pce'从印刷电路板或驱动器ic芯片(未示出)传输的各种电压、数据信号dm(见图2)和扫描信号sn(见图2)等中的每一个可以传输到像素电路pc(见图2)。换言之，焊盘电极pe'和焊盘连接电极pce'可以用作将印刷电路板或驱动器ic芯片(未示出)连接到显示面板的桥。因此，用作控制器的印刷电路板或驱动器ic芯片(未示出)可以通过焊盘电极pe'和焊盘连接电极pce'将信号输出到显示面板或从显示面板接收信号。
213.图12是根据本公开的实施例的显示设备1的示意性截面图。在图12中，因为与图4a的附图标记相同的附图标记指示相同的组成元件，所以省略了其冗余描述。
214.参照图12，至少一个薄膜晶体管tft和连接到薄膜晶体管tft的显示器件可以布置在根据本公开的实施例的显示设备1的显示区域da(见图1)中。
215.显示设备1的显示区域da可以包括第一像素px1、第二像素px2和第三像素px3。这仅是示例性的，并且本公开不限于此。例如，显示设备1可以包括三个以上的像素。另外，尽管图12示出了第一像素px1、第二像素px2和第三像素px3彼此相邻，但是本公开不限于此。
换言之，诸如布线等的其他构成元件可以设置在第一像素px1、第二像素px2和第三像素px3之间。因此，例如，第一像素px1和第二像素px2可以不是定位成彼此相邻的像素。此外，在图12中，第一像素px1、第二像素px2和第三像素px3的截面可以不是在同一方向上的截面。
216.第一像素px1、第二像素px2和第三像素px3中的每一个可以包括发射区域ea。发射区域ea是产生光并将光输出到外部的区域。非发射区域nea布置在发射区域ea之间，并且因此，发射区域ea可以由非发射区域nea限定。
217.第一像素px1、第二像素px2和第三像素px3可以实现彼此不同的光。例如，第一像素px1、第二像素px2和第三像素px3可以分别实现红光、绿光和蓝光。当在平面上观察时，发射区域ea可以具有各种多边形或圆形形状，并且可以具有诸如条纹式布置、五片瓦式布置和马赛克式布置等的各种形式的布置。
218.显示设备1可以包括与发射区域ea对应的第一量子点层220a、第二量子点层220b和透明层220c中的每一个。第一量子点层220a、第二量子点层220b和透明层220c可以包括量子点和金属纳米颗粒。
219.在本公开的实施例中，第一量子点层220a、第二量子点层220b和透明层220c可以各自包括量子点。在本公开的实施例中，透明层220c可以不包括量子点。量子点是在尺寸上具有几纳米至几十纳米的晶体结构的颗粒，并且可以包括数百到数千个原子。量子点荧光材料或磷光材料在用于显示器件时可以产生纯单色的红光、绿光和蓝光。可以通过控制量子点的组成，例如控制量子点的带隙，来获得期望的波长范围的光。另一方面，即使包括相同材料的量子点也可以根据其粒径发射不同的波长的光。因此，量子点可以根据粒径控制发射光的颜色。
220.第一像素px1、第二像素px2和第三像素px3可以分别包括第一量子点层220a、第二量子点层220b和透明层220c。
221.在本公开的实施例中，包括在第一量子点层220a中的量子点的平均尺寸和包括在第二量子点层220b中的量子点的平均尺寸可以彼此不同。
222.下面根据在图12中示出的堆叠顺序详细地描述根据本公开的实施例的显示设备1。
223.基底100(在下文中被称为下基底)可以包括例如玻璃材料、陶瓷材料、金属材料或具有柔性或可弯曲特性的材料。阻挡层可以进一步被包括在下基底100和缓冲层111之间。
224.第一金属层ml1、第二金属层ml2和存储电容器cst的下电极ce1可以布置在下基底100上，并且半导体层a和存储电容器cst的上电极ce2可以布置在缓冲层111上。栅极电极g可以布置在半导体层a上以至少部分地与半导体层a重叠，栅极绝缘层113介于栅极电极g和半导体层a之间。
225.第一绝缘层115可以设置为覆盖栅极电极g。第二绝缘层117可以布置在第一绝缘层115上，并且第一发光元件300a、第二发光元件300b和第三发光元件300c可以布置在第二绝缘层117上。第一发光元件300a、第二发光元件300b和第三发光元件300c可以各自共同地包括像素电极310、中间层320和对电极330，中间层320包括有机发光层。像素限定层119可以布置在第二绝缘层117上。
226.因为第一发光元件300a、第二发光元件300b和第三发光元件300c可能易于被外部湿气和氧等损坏，所以第一发光元件300a、第二发光元件300b和第三发光元件300c可以通
过被薄膜封装层400覆盖而被保护。薄膜封装层400可以覆盖显示区域da并且延伸到显示区域da的外部。薄膜封装层400可以包括至少一个有机封装层和至少一个无机封装层。在本公开的实施例中，有机封装层的数量和无机封装层的数量以及堆叠有机封装层和无机封装层的顺序可以不同地改变。例如，薄膜封装层400可以包括第一无机封装层410、有机封装层420和第二无机封装层430。
227.第一无机封装层410可以覆盖对电极330，并且可以包括例如氧化硅(sio2)层、氮化硅(sin
x
)层和/或氮氧化硅(sion)层。诸如封盖层的其他层可以设置在第一无机封装层410和对电极330之间。因为第一无机封装层410沿着第一无机封装层410下方的结构形成，所以第一无机封装层410的上表面可能不是平坦的。有机封装层420可以覆盖第一无机封装层410，并且不同于第一无机封装层410，有机封装层420可以使机封装层420上表面是大致平坦的。第一无机封装层410和第二无机封装层430可以保护像素px免受湿气/氧的影响。有机封装层420可以保护像素px免受诸如尘粒的异物的影响。
228.即使当通过上述多层结构而在薄膜封装层400中产生裂纹时，薄膜封装层400也可以防止裂纹在第一无机封装层410和有机封装层420之间或在有机封装层420和第二无机封装层430之间彼此连接。这样，可以防止或减小形成外部湿气和氧等侵入到显示区域da中所经过的路径。
229.上基底200可以位于下基底100上方，并且对电极330可以设置在上基底200和下基底100之间。上基底200可以包括例如玻璃、金属或聚合物树脂。当上基底200具有柔性或可弯曲特性时，上基底200可以包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或醋酸丙酸纤维素。另外，上基底200可以具有包括两个层和设置在层之间的阻挡层的多层结构，两个层中的每一个包括上面描述的聚合物树脂，阻挡层包括诸如氧化硅(sio2)、氮化硅(sin
x
)或氮氧化硅(sion)等的无机材料，并且其各种修改是可行的。
230.遮光层230在朝向下基底100的方向上布置在上基底200的下表面上。遮光层230可以包括与第一发光元件300a、第二发光元件300b和第三发光元件300c对应的开口，并且第一滤色器层210a、第二滤色器层210b和第三滤色器层210c分别位于开口中。遮光层230可以是作为黑色矩阵的增强色彩锐度和对比度的层。遮光层230可以包括例如黑色颜料、黑色染料和黑色颗粒中的至少一种。例如，遮光层230可以防止从第一发光元件300a、第二发光元件300b和第三发光元件300c产生的光的颜色混合。在本公开的实施例中，遮光层230可以包括例如铬(cr)、氧化铬(cro
x
)、铬/氧化铬(cr/cro
x
)、铬/氧化铬/氮化铬(cr/cro
x
/crny)、树脂(碳颜料、rgb(红绿蓝)混合颜料)、石墨或非铬(cr)类材料等。
231.第一滤色器层210a可以仅透射波长在大约630nm至大约780nm的范围内的光，第二滤色器层210b可以仅透射波长在大约495nm至大约570nm的范围内的光，并且第三滤色器层210c可以仅透射波长在大约450nm至大约495nm的范围内的光。第一滤色器层210a、第二滤色器层210b和第三滤色器层210c可以减小显示设备1中的外部光的反射。
232.第一上绝缘层240布置在遮光层230上。第一上绝缘层240可以包括与第一发光元件300a对应的第一-1开口241a、与第二发光元件300b对应的第一-2开口241b和与第三发光元件300c对应的第一-3开口241c。第一量子点层220a位于第一-1开口241a中，第二量子点层220b位于第一-2开口241b中，并且透明层220c位于第一-3开口241c中。第一量子点层
220a和第二量子点层220b可以以喷墨印刷方法形成。
233.第一上绝缘层240可以包括例如有机材料。在一些情况下，第一上绝缘层240可以包括用作遮光层的遮光材料。遮光材料可以包括例如黑色颜料、黑色染料、黑色颗粒和金属颗粒中的至少一种。在本公开的实施例中，第一上绝缘层240可以为蓝色。
234.第一量子点层220a可以将在位于像素电极310上的中间层320中产生的第一波长带内的光转换为第二波长带内的光。例如，当在位于像素电极310上的中间层320中产生波长在大约450nm至大约495nm的范围内的光时，第一量子点层220a可以将该光转换为波长在大约630nm至大约780nm的范围内的光。因此，在第一像素px1中，波长在大约630nm至大约780nm的范围内的光通过上基底200发射到外部。
235.第二量子点层220b可以将在位于像素电极310上的中间层320中产生的第一波长带内的光转换为第三波长带内的光。例如，当在位于像素电极310上的中间层320中产生波长在大约450nm至大约495nm的范围内的光时，第二量子点层220b可以将该光转换为波长在大约495nm至大约570nm的范围内的光。因此，在第二像素px2中，波长在大约495nm至大约570nm的范围内的光通过上基底200发射到外部。
236.第一量子点层220a和第二量子点层220b可以各自具有量子点散布在树脂中的形式。量子点可以包括诸如硫化镉(cds)、碲化镉(cdte)、硫化锌(zns)或磷化铟(inp)等的半导体材料。量子点的尺寸可以为几纳米，并且光在转换之后的波长可以根据量子点的尺寸来改变。可以使用任何透射材料作为被包括在第一量子点层220a和第二量子点层220b中的树脂。例如，可以使用诸如丙烯酸酯(acryl)、苯并环丁烯(bcb)或六甲基二硅氧烷(hmdso)的聚合物树脂作为用于形成第一量子点层220a和第二量子点层220b的材料。
237.在第三像素px3中，在中间层320中产生的第一波长的光可以在未经波长转换的情况下发射到外部。因此，第三像素px3可以不包括量子点层。例如，透明层220c可以透射波长在大约450nm至大约495nm的范围内的光而不执行光转换操作。波长在大约450nm至大约495nm的范围内的光可以被透明层220c内的光散射颗粒散射，并且发射。在这种情况下，与通过第一量子点层220a和第二量子点层220b发射的经过颜色转换的光的量相比，通过透明层220c发射的未经颜色转换的光的量可以更大。同样，因为在第一-3开口241c中可以无需量子点层，所以由透射树脂形成的透明层220c可以位于其中。透明层220c可以包括例如丙烯酸酯、苯并环丁烯(bcb)或六甲基二硅氧烷(hmdso)。在一些情况下，与图12的图示不同，透明层220c可以不存在于第一-3开口241c中。
238.在根据本实施例的显示设备1中，第二波长带内的光在第一像素px1中发射到外部，第三波长带内的光在第二像素px2中发射到外部，并且第一波长带内的光在第三像素px3中发射到外部。因此，根据本实施例的显示设备1可以显示全色图像。例如，第一像素px1、第二像素px2和第三像素px3可以分别将红光、绿光和蓝光发射到外部。
239.第二上绝缘层250布置在第一上绝缘层240上。第二上绝缘层250可以包括与第一-1开口241a对应的第二-1开口251a、与第一-2开口241b对应的第二-2开口251b和与第一-3开口241c对应的第二-3开口251c。
240.分别位于第一-1开口241a和第一-2开口241b中的第一量子点层220a和第二量子点层220b可以以喷墨印刷方法形成，并且第二-1开口251a和第二-2开口251b可以是在喷墨印刷期间通过喷嘴喷射的墨掉落并且移动所经过的路径。移动经过包括第二-1开口251a和
第二-2开口251b的第二上绝缘层250的墨可以到达第一-1开口241a和第一-2开口241b的内部，并且可以分别形成第一量子点层220a和第二量子点层220b。
241.第二上绝缘层250可以包括遮光材料。例如，遮光材料可以包括例如黑色颜料、黑色染料、黑色颗粒和金属颗粒中的至少一种。此外，在本公开的实施例中，第二上绝缘层250可以为蓝色。如上所述，在第一上绝缘层240可以包括遮光材料从而以喷墨印刷方法形成第一量子点层220a和第二量子点层220b的同时，用于形成第一上绝缘层240和第二上绝缘层250的材料可以彼此不同。
242.在本公开的实施例中，作为在喷墨印刷期间通过喷嘴喷射的墨所移动经过的路径的第二上绝缘层250可以包括与墨没有亲和性的材料。此外，随着墨累积而在其中形成第一量子点层220a和第二量子点层220b的第一上绝缘层240可以包括与墨具有亲和性的材料。
243.尽管图12示出了第一上绝缘层240和第二上绝缘层250二者，但是可以省略第二上绝缘层250，并且仅第一上绝缘层240可以布置在上基底200上。
244.填充材料600可以进一步布置在下基底100和上基底200之间。填充材料600可以对外部压力等起到缓冲作用。填充材料600可以包括诸如聚甲基硅酮、聚苯基硅酮或聚酰亚胺等的有机材料。然而，本公开不限于此，并且填充材料600可以包括诸如氨基甲酸乙酯类树脂、环氧类树脂或丙烯酸树脂的有机密封剂或者诸如硅等的无机密封剂。
245.尽管上面仅主要描述了显示设备1，但是本公开不限于此。例如，制造显示设备1的方法也可以属于本公开的范围。
246.根据如上构造的本公开的实施例，可以实现一种其中可以防止像素电路pc(见图2)和发光元件300无法执行正常操作的显示设备1。本公开的范围不受以上效果限制。
247.应当理解，这里描述的实施例应当仅以描述性含义来考虑，而不是出于限制的目的。每个实施例中的特征或方面的描述通常应被视为可用于其他实施例中的其他类似特征或方面。虽然已经参考附图描述了特定实施例，但是本领域普通技术人员将理解，在不脱离由所附权利范围限定的本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。