监测存储器中执行的错误校正操作的制作方法

监测存储器中执行的错误校正操作
1.分案申请的相关信息
2.本技术是申请日为2017年3月17日，申请号为“201780029836.6”，发明名称为“监测存储器中执行的错误校正操作”的发明专利申请的分案申请。
技术领域
3.本发明大体上涉及半导体存储器及方法，且更特定来说，涉及监测存储器中执行的错误校正操作。


背景技术：

4.存储器装置通常经提供为计算机或其它电子装置中的内部半导体集成电路及/或外部可抽换式装置。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力以维持其数据且可包含随机存取存储器(ram)、动态随机存取存储器(dram)及同步动态随机存取存储器(sdram)等。非易失性存储器可在未经供电时留存经存储数据且可包含nand快闪存储器、nor快闪存储器、相变随机存取存储器(pcram)、电阻性随机存取存储器(rram)及磁性随机存取存储器(mram)等。
5.可将存储器装置组合在一起以形成固态驱动器(ssd)。ssd可包含非易失性存储器(例如，nand快闪存储器及/或nor快闪存储器)及/或可包含易失性存储器(例如，dram及/或sram)，以及各种其它类型的非易失性及易失性存储器。快闪存储器装置可包含(例如)将数据存储于电荷存储结构(例如浮动栅极)中的存储器单元，且可用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。
6.可将阵列架构中的存储器单元编程到目标(例如，所要)状态。举例来说，可将电荷放置于存储器单元的电荷存储结构(例如，浮动栅极)上或从存储器单元的电荷存储结构移除以将所述存储器单元编程到特定数据状态。存储器单元的电荷存储结构上的经存储电荷可指示所述单元的阈值电压(vt)。
7.举例来说，可将单电平单元(slc)编程到两个不同数据状态的目标状态，其可由二进制单位1或0表示。可将一些快闪存储器单元编程到两个以上数据状态的目标状态(例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110)。可将此类单元称为多状态存储器单元、多单元单元或多电平单元(mlc)。mlc可提供较高密度的存储器而不增加存储器单元的数目，这是因为每一单元可表示一个以上数字(例如，一个以上位)。
8.可通过感测快闪存储器单元的电荷存储结构上的经存储电荷(例如，vt)而确定所述单元的状态。然而，例如读取干扰、编程干扰、单元对单元干扰及/或电荷损耗(例如，电荷泄漏)的若干机制(例如)可引起存储器单元的vt改变。由于vt的改变，当感测单元的状态时可发生错误。举例来说，单元可经感测为处在除了目标状态之外的状态(例如，不同于单元经编程到的状态的状态)中。此类错误可或不可由错误校正码(ecc)方案校正，例如低密度
奇偶校验(ldpc)ecc方案，其可利用与单元的数据状态相关联的软数据以校正错误。然而，软数据值(例如，位)也可发生错误，且这些错误也可或不可由ecc方案校正。


技术实现要素：

9.本技术实施例提供了一种设备，该设备包括存储器及电路，该电路经配置以：确定与错误校正操作相关联的位错误率，对该存储器的若干存储器单元的经感测数据状态以及与该经感测数据状态相关联的软数据执行该错误校正操作；确定与该错误校正操作相关联的高可靠性错误率；以及通过在二维位错误率对高可靠性错误率空间中绘制该位错误率及该高可靠性错误率而确定是否对该经感测数据状态采取校正动作。
10.本技术实施例提供了一种用于操作存储器的方法，该方法包括：确定与错误校正操作相关联的位错误率，对若干存储器单元的经感测数据状态以及与该经感测数据状态相关联的软数据执行错误校正操作；确定与该错误校正操作相关联的高可靠性错误率；以及基于对应于该位错误率及该高可靠性错误率的数据点在二维位错误率对高可靠性错误率空间中的位置而确定是否对该经感测数据状态采取校正动作。
11.本技术实施例提供了一种设备，该设备包括存储器及电路，该电路经配置以：感测该存储器的若干存储器单元的数据状态以及与经感测数据状态相关联的软数据；对该经感测数据状态和软数据执行错误校正操作；确定与该错误校正操作相关联的位错误率；确定与该错误校正操作相关联的高可靠性错误率；并且通过在二维位错误率对高可靠性错误率空间中绘制该位错误率及该高可靠性错误率而确定是否对该经感测数据状态采取校正动作。
附图说明
12.图1说明根据本发明的若干实施例的存储器阵列的一部分的示意图。
13.图2说明根据本发明的若干实施例的与感测操作相关联的若干阈值电压分布、感测电压及数据指派的图式。
14.图3是根据本发明的若干实施例的包含呈存储器装置的形式的设备的计算系统的功能框图。
15.图4说明根据本发明的若干实施例的二维位错误率对高可靠性错误率空间的实例。
16.图5说明根据本发明的若干实施例的用于操作存储器的方法。
具体实施方式
17.本发明包含用于监测存储器中执行的错误校正操作的设备及方法。若干实施例包含存储器及电路，所述电路经配置以：确定在对与存储器的若干存储器单元的经感测数据状态相关联的软数据执行的错误校正操作期间校正的错误数据的数量；确定与在对软数据执行的错误校正操作期间校正的错误数据相关联的软信息的质量；及基于在错误校正操作期间校正的错误数据的数量及与在错误校正操作期间校正的错误数据相关联的软信息的质量而确定是否对经感测数据采取校正动作。
18.举例来说，硬数据可指存储于一或多个存储器单元中且响应于感测操作而提供到
主机的二进制数据值。在各种例子中，还可确定与存储器单元的经感测数据状态(例如，与硬数据)相关联的软数据。软数据可(例如)指示硬数据的质量及/或可信度，包含(例如)关于单元存储经读取硬数据或单元存储不同数据的概率的信息。此质量及/或可信度信息在本文中可称为软信息。因此，软数据可提供益处，例如针对错误校正码的增加的错误校正能力(其可转译为增加的存储器寿命)以及其它益处。
19.可使用错误校正操作(例如利用低密度奇偶校验(ldpc)错误校正码(ecc)方案的错误校正操作)来搭配硬数据或软数据两者检测并校正错误。然而，此类错误校正操作可具有有限校正能力。举例来说，此类错误校正操作可仅能够校正可能在数据中发生的特定(例如，最大)数目个错误。如果达到此校正限制(例如，如果数据具有多于错误校正操作能够校正的错误)，那么错误校正操作可失效，且可需要采取其它动作以恢复数据。
20.可监测错误校正操作以确定操作是否正接近其校正限制，且如果是，那么可采取适当校正动作以防止发生错误校正操作的失效。举例来说，在硬数据的情况中，错误校正操作的性能可仅取决于在操作期间校正的错误数据的数量。举例来说，在硬数据的情况中，错误校正是否失效可仅取决于与错误校正操作相关联的位错误率是否满足或超过特定阈值。因而，对硬数据执行的错误校正操作可仅基于与其相关联的错误数据的数量(例如，位错误率)而经有效监测。
21.然而，在软数据的情况中，错误校正操作的性能可不仅仅取决于错误数据的数量。举例来说，在一些例子中，特定数量的错误软数据可导致错误校正操作失效，而在其它例子中，所述数量的错误数据可不导致错误校正操作失效。因此，可不仅仅需要错误数据的数量(例如，不仅仅位错误率)来有效监测对软数据执行的错误校正操作且确定是否需要对经感测数据采取校正动作。
22.本发明的实施例可不仅仅使用在对软数据执行的错误校正操作期间校正的错误数据的数量来监测此类错误校正操作且确定是否采取校正动作。举例来说，本发明的实施例可使用软数据的质量结合在对软数据执行的错误校正操作期间校正的错误数据的数量来监测错误校正操作且确定是否采取校正动作。举例来说，本发明的实施例可使用高可靠性错误率(其将在本文中进一步定义并描述)，结合与对软数据执行的错误校正操作相关联的位错误率来监测操作且确定是否对已从存储器感测(例如，读取)的数据采取校正动作。因此，本发明的实施例可有效监测对软数据以及硬数据执行的错误校正操作。
23.如本文中使用，“若干”事物可指一或多个此类事物。举例来说，若干存储器单元可指一或多个存储器单元。另外，如本文中使用，尤其关于图式中的元件符号的指定符“n”及“m”指示本发明的若干实施例可包含如此指定的若干特定特征。
24.本文中的图遵循编号惯例，其中首位数字或前几位数字对应于图式编号且剩余数字识别图式中的元件或组件。可通过使用类似数字识别不同图之间的类似元件或组件。
25.图1说明根据本发明的若干实施例的存储器阵列100的部分的示意图。图1的实施例说明nand架构非易失性存储器阵列。然而，本文中描述的实施例不限于此实例。如图1中展示，存储器阵列100包含存取线(例如，字线105-1、...、105-n)及数据线(例如，位线)107-1、107-2、107-3、...、107-m。为了便于在数字环境中进行寻址，字线105-1、
…
、105-n的数目及位线107-1、107-2、107-3、
…
、107-m的数目可为2的某次幂(例如，256个字线乘以4,096个位线)。
26.存储器阵列100包含nand串109-1、109-2、109-3、
…
、109-m。每一nand串包含非易失性存储器单元111-1、...、111-n，其每一者通信地耦合到相应字线105-1、...、105-n。每一nand串(及其构成存储器单元)还与位线107-1、107-2、107-3、...、107-m相关联。每一nand串109-1、109-2、109-3、...、109-m的非易失性存储器单元111-1、...、111-n串联连接在源极选择栅极(sgs)(例如，场效晶体管(fet))113与漏极选择栅极(sgd)(例如，fet)119之间。每一源极选择栅极113经配置以响应于源极选择线117上的信号而将相应nand串选择性地耦合到共同源极123，而每一漏极选择栅极119经配置以响应于漏极选择线115上的信号而将相应nand串选择性地耦合到相应位线。
27.如图1中说明的实施例中展示，源极选择栅极113的源极连接到共同源极123。源极选择栅极113的漏极连接到对应nand串109-1的存储器单元111-1。漏极选择栅极119的漏极在漏极接点121-1处连接到对应nand串109-1的位线107-1。漏极选择栅极119的源极连接到对应nand串109-1的存储器单元111-n(例如，浮动栅极晶体管)。
28.在若干实施例中，非易失性存储器单元111-1、...、111-n的构造包含电荷存储结构，例如浮动栅极及控制栅极。非易失性存储器单元111-1、...、111-n使其控制栅极分别耦合到字线105-1、...、105-n。非易失性存储器单元111-1、...、111-n的“列”构成nand串109-1、109-2、109-3、...、109-m，且分别耦合到给定位线107-1、107-2、107-3、...、107-m。非易失性存储器单元的“行”是共同耦合到给定字线105-1、...、105-n的所述存储器单元。使用术语“列”及“行”并不希望暗示非易失性存储器单元的特定线性(例如，垂直及/或水平)定向。将类似地布置nor阵列架构，只是存储器单元的串将并联耦合在选择栅极之间。
29.耦合到选定字线(例如，105-1、...、105-n)的单元的子集可一起(例如，同时)经编程及/或感测(例如，读取)。编程操作(例如，写入操作)可包含将若干编程脉冲(例如，16v到20v)施加到选定字线以便将耦合到所述选定存取线的选定存储器单元的阈值电压(vt)增加到对应于目标(例如，所要)数据状态的所要编程电压电平。
30.感测操作(例如读取或编程验证操作)可包含感测耦合到选定单元的位线的电压及/或电流改变以便确定选定单元的数据状态(例如，硬数据值)。感测操作还可用于确定与选定单元的数据状态相关联的软数据，如本文中将进一步描述。感测操作可包含将电压提供到(例如，偏置)与选定存储器单元相关联的位线(例如，位线107-1)，所述电压高于提供到与所述选定存储器单元相关联的源极(例如，源极123)的电压(例如，偏置电压)。感测操作可替代地包含对位线预充电，随后在选定单元开始导电时放电，且感测所述放电。
31.感测选定单元的状态可包含将若干步进感测信号(例如，包含不同读取电压电平的步进感测信号)提供到选定字线，同时将若干通过信号(例如，读取通过电压)提供到耦合到串的未选定单元的字线，所述若干通过信号足以独立于未选定单元的vt将未选定单元放置于导电状态中。可感测对应于经读取及/或验证的选定单元的位线以确定选定单元是否响应于施加到选定字线的特定感测电压而导电。举例来说，可基于对应于选定单元的位线的电流而确定选定单元的数据状态。
32.当选定单元处在导电状态中时，电流在串的一个端处的源极接点与串的另一端处的位线接点之间流动。因而，与感测选定单元相关联的电流经携载通过串中的其它单元及选择晶体管中的每一者。
33.图2说明根据本发明的若干实施例的与感测操作相关联的若干阈值电压(vt)分
布、感测电压及数据(例如，硬数据及软数据)指派的图式201。在图2中展示的两个vt分布225-1及225-2可对应于二位(例如，四状态)多电平存储器单元。因而，虽然在图2中未展示，但二位存储器单元将包含两个额外vt分布(例如，一个vt分布对应于四个数据状态中的每一者)。在此实例中，仅展示对应于数据状态l1及l2的vt分布。此外，本发明的实施例不限于两位多电平存储器单元。举例来说，本发明的实施例可包含单电平单元及/或其它多电平单元，例如三电平单元(tlc)或四电平单元(qlc)。
34.如图2中展示，vt分布225-1及225-2表示存储器单元可经编程到的两个目标数据状态(例如，分别为四电平系统的l1及l2，其中r3对应于下部页的硬读取位置且r1、r2、r4及r5对应于下部页的软读取位置)。在此实例中，数据状态l1对应于数据“01”且数据状态l2对应于数据“00”。然而，本发明的实施例不限于这些特定数据指派。此外，虽然为了简洁起见未在图2中展示，但图式201还可包含对应于其它两个数据状态(例如，l0及l3)的两个额外vt分布，及对应于所述数据状态的数据(例如，“11”及“10”)。
35.vt分布225-1及225-2可表示经编程到对应目标状态(例如，分别为l1及l2)的存储器单元的数目，其中vt分布曲线的高度指示经编程到vt分布内的特定电压的存储器单元的数目(例如，平均)。vt分布曲线的宽度指示表示特定目标状态的电压范围(例如，针对l2的vt分布曲线225-2的宽度表示对应于硬数据值00的电压范围)。
36.在感测(例如，读取)操作期间，可使用定位于vt分布225-1与225-2之间的感测(例如，读取)电压以在状态l1与l2之间区分。在对nand串中的选定存储器单元执行的读取操作中，串的未选定存储器单元可使用通过电压进行偏置以便处在导电状态中。当串中的全部单元处在导电状态中时，电流可在串的一个端处的源极接点与串的另一端处的漏极线接点之间流动。因而，当选定单元开始导电(例如，响应于经由选定字线施加到单元的控制栅极的特定读取电压)时，可基于在对应于特定串的位线上感测的电流而确定选定单元的数据状态。
37.存储器单元的每一数据状态(例如，l1及l2)可具有与其相关联的软数据。举例来说，与每一数据状态相关联的vt分布(例如，225-1或225-2)可具有指派到其的软数据值(例如，位)。在图2中说明的实例中，使用两个位来提供与数据状态相关联的软数据。可使用多个感测电压(例如图2中说明的参考电压r1到r5)感测软数据。
38.与存储器单元的数据状态相关联的软数据(例如，软数据值)可指示数据状态的质量及/或可信度，其在本文中可称为软信息(例如，软信息可指由软数据指示的质量及/或可信度信息)。举例来说，与存储器单元的数据状态相关联的软数据可指示与存储器单元相关联的vt在与存储器单元的数据状态相关联的vt分布内的位置。举例来说，在图2中说明的实施例中，与数据状态l2相关联的软数据00指示存储器单元的vt定位在vt分布225-2内大于参考电压r5的电压处(例如，存储器单元的vt经定位朝向vt分布225-2的中间)，且与数据状态l1相关联的软数据00指示存储器单元的vt定位在vt分布225-1内的小于参考电压r1的电压处(例如，存储器单元的vt经定位朝向vt分布225-1的中间)。
39.另外，与数据状态l2相关联的软数据10指示存储器单元的vt定位在vt分布225-2内的参考电压r4与r5之间的电压处，且与数据状态l1相关联的软数据10指示存储器单元的vt定位在参考电压r1与r2之间的电压处(例如，软数据10指示存储器单元的vt经定位比软数据00更接近于vt分布的边缘)。此外，与数据状态l2相关联的软数据11指示存储器单元的
vt定位在参考电压r3与r4之间的电压处，且与数据状态l1相关联的软数据11指示存储器单元的vt定位在参考电压r2与r3之间的电压处。因而，软数据11可指示硬数据匹配单元原始经编程到的目标状态的较低可信度。
40.与存储器单元的数据状态相关联的软数据(例如，软数据值)还可指示与存储器单元相关联的vt是否对应于存储器单元的数据状态的概率。举例来说，在图2中说明的实施例中，与数据状态l2相关联的软数据00指示存储器单元的vt对应于数据状态l2的强概率，与数据状态l2相关联的软数据10指示存储器单元的vt对应于数据状态l2的中等概率(例如，小于强概率的概率)，且与数据状态l2相关联的软数据11指示存储器单元的vt对应于数据状态l2的弱概率(例如，小于中等概率的概率)。另外，与数据状态l1相关联的软数据00指示存储器单元的vt对应于数据状态l1的强概率，与数据状态l1相关联的软数据10指示存储器单元的vt对应于数据状态l1的中等概率，且与数据状态l1相关联的软数据11指示存储器单元的vt对应于数据状态l1的弱概率。
41.本发明的实施例不限于图2中展示的参考电压及/或软数据指派。举例来说，更大数目个软数据指派可用于指示vt分布内的更精确vt位置及/或vt是否对应于数据状态的更精确概率。然而，为了简洁起见且以免使本发明的实施例模糊，在图2中说明表示六个不同硬数据质量及/或可信度水平的五个参考电压及六个软数据值(例如，六个不同软数据概率-三个针对数据状态l1且三个针对资料状态l2)。
42.图3是根据本发明的若干实施例的包含呈存储器装置334的形式的设备的计算系统302的功能框图。如本文中使用，“设备”可指(但不限于)各种结构或结构的组合中的任何者，例如电路或若干电路、裸片或若干裸片、模块或若干模块、装置或若干装置或系统或若干系统。
43.存储器装置334可为(例如)固态驱动器(ssd)。在图3中说明的实施例中，存储器装置334包含物理主机接口336、若干存储器340-1、340-2、...、340-n(例如，固态存储器装置)及耦合到物理主机接口336及存储器340-1、340-2、...、340-n的控制器338(例如，ssd控制器)。
44.存储器340-1、340-2、...、340-n可包含(例如)若干非易失性存储器阵列(例如，非易失性存储器单元阵列)。举例来说，存储器340-1、340-2、...、340-n可包含类似于先前结合图1描述的存储器阵列100的若干存储器阵列。
45.物理主机接口336可用于在存储器装置334与例如主机332的另一装置之间传送信息。主机332可包含存储器存取装置(例如，处理器)。所属领域的一般技术人员将了解，“处理器”可意指若干处理器，例如平行处理系统、若干协处理器等。实例主机可包含个人膝上型计算机、台式计算机、数码相机、数字记录及播放装置、移动电话(例如智能电话)、pda、存储器卡读取器、接口集线器及类似者。
46.物理主机接口336可呈标准化物理接口的形式。举例来说，当存储器装置334用于计算系统302中的信息存储时，物理主机接口336可为串行高级技术附件(sata)物理接口、外围组件互连高速(pcie)物理接口或通用串行总线(usb)物理接口以及其它物理连接器及/或接口。一般来说，然而，物理主机接口336可提供用于在存储器装置334与具有用于物理主机接口336的兼容接受器的主机(例如，主机332)之间传递控制、地址、信息(例如，数据)及其它信号的接口。
47.控制器338可包含(例如)控制电路及/或逻辑(例如，硬件及固件)。举例来说，控制器338可包含错误校正组件342，如图3中说明。错误校正组件342可执行错误校正操作以校正可在感测存储器340-1、340-2、...、340-n的存储器单元的数据状态时发生的错误，包含(例如)在经感测数据状态中的错误及/或在与经感测数据状态相关联的软数据中的错误。举例来说，错误校正组件342可为低密度奇偶校验(ldpc)ecc组件，其可利用ldpc ecc方案来校正错误。控制器338还可与存储器340-1、340-2、...、340-n通信以对信息进行感测(例如，读取)、编程(例如，写入)及/或擦除以及进行其它操作。控制器338可具有可为若干集成电路及/或离散组件的电路。
48.控制器338可包含在与存储器340-1、340-2、...、340-n相同的物理装置(例如，相同裸片)上。举例来说，控制器338可为耦合到包含物理主机接口336及存储器340-1、340-2、...、340-n的印刷电路板的专用集成电路(asic)。替代地，控制器338可包含在可通信地耦合到包含存储器340-1、340-2、...、340-n的物理装置的单独物理装置上。在若干实施例中，控制器338的组件可作为分布式控制器而跨多个物理装置散布(例如，一些组件在与存储器相同的裸片上，且一些组件在不同裸片、模块或板上)。
49.控制器338可监测由错误校正组件342执行的错误校正操作。举例来说，控制器338可监测由错误校正组件342对软数据执行的错误校正操作的性能以确定操作是否正接近其校正限制，且如果是，那么采取适当校正动作以防止发生未来错误校正操作的失效。
50.举例来说，控制器338可确定在由错误校正组件342对与存储器340-1、340-2、...、340-n的存储器单元的经感测数据状态相关联的软数据执行的错误校正操作期间校正的错误软数据的数量。错误软数据的数量可对应于(例如)在错误校正操作期间校正(例如，翻转)的错误软数据位的数量，其可由控制器338使用以确定与错误校正操作相关联的位错误率。举例来说，如本文中使用，位错误率可指对应于在感测操作期间从存储器感测的错误数据的量的错误位的数量除以在感测操作期间感测的数据的总量(例如，硬数据的总量)(例如，样品大小)。因而，控制器338可通过将在对软数据执行的错误校正操作期间校正的错误位的数量除以软数据的总数量而确定与错误校正操作相关联的位错误率。作为实例，在其中错误校正组件342是利用ldpc ecc方案以执行错误校正操作的ldpc ecc组件的实施例中，如果错误校正组件342翻转10,000位码字中的100个位，那么与错误校正操作相关联的位错误率将是0.01。
51.然而，对软数据执行的错误校正操作的性能可不仅仅取决于在错误校正操作期间校正的错误软数据的数量，如本文中先前描述。举例来说，对软数据执行的错误校正操作的性能(例如，操作是否可能失效)还可取决于与错误软数据相关联(例如，由错误软数据指示)的软信息的质量。因而，控制器338还可确定与在由错误校正组件342对软数据执行的错误校正操作期间校正的错误软数据相关联的软信息的质量。
52.与经校正错误软数据相关联的软信息的质量可对应于(例如)与错误校正操作相关联的高可靠性错误率。与错误校正操作相关联的高可靠性错误率可指在错误校正操作期间校正的是高可靠性错误的软数据错误(例如，错误位)的数量除以在感测操作期间感测的软数据的总量(例如，样品大小)。举例来说，参考图2，高可靠性错误可对应于小于参考电压r1的vt分布225-2(例如，数据状态l2)的左尾的部分，及大于参考电压r5的vt分布225-1(例如，数据状态l1)的右尾的部分。此实例的两个情况导致经指派软数据00(其指示高可靠性)
的错误位。因而，控制器338可通过确定在错误校正操作期间校正的是高可靠性错误的错误软数据位的数量，且将所述数量除以软数据的总数量而确定高可靠性错误率。继续先前实例，如果控制器338确定由错误校正组件342翻转的100个错误位中的20个错误位是高可靠性错误，那么与错误校正操作相关联的高可靠性错误率将是0.002。
53.软数据错误是否是高可靠性错误及因此与错误软数据相关联的软信息的质量可对应于由所述软数据指示的与存储器单元的经感测数据状态相关联的质量及/或可信度信息(例如，水平)。举例来说，软数据错误是否是高可靠性错误及因此与错误软数据相关联的软信息的质量可对应于由所述软数据指示的阈值电压位置。举例来说，如果所述软数据指示与所述存储器单元相关联的阈值电压定位在大于可用于感测软数据的最高感测电压(例如，大于图2中说明的数据状态l1的参考电压r5)的电压处，或如果所述软数据指示与所述存储器单元相关联的阈值电压定位在小于可用于感测软数据的最低感测电压(例如，小于图2中说明的数据状态l2的参考电压r1)的电压处，那么可将软数据错误分类为高可靠性错误。因此，参考图2中说明的实例，与数据状态l1或l2相关联的软数据00的错误将是高可靠性错误，而与数据状态l1或l2相关联的软数据10或11的错误将不是高可靠性错误。作为额外实例，高可靠性错误可定义为错误的且具有是远离用于感测存储器单元的数据状态的电压(例如，图2中说明的参考电压r3)的特定电压量(例如，毫伏特)的vt的位。
54.作为额外实例，软数据错误是否是高可靠性错误及因此与错误软数据相关联的软数据的质量可对应于由所述软数据指示的概率。举例来说，如果所述软数据指示与所述存储器单元相关联的阈值电压具有对应于所述单元的数据状态的最强概率，那么可将软数据错误分类为高可靠性错误。因此，再次参考图2中说明的实例，与数据状态l1或l2相关联的软数据00的错误将再次是高可靠性错误，这是因为所述软数据指示阈值电压对应于所述数据状态的最强概率(例如，强于由软数据10及11指示的概率)。
55.控制器338接着可基于在错误校正操作期间校正的错误软数据的数量及质量两者来确定是否对经感测数据采取校正动作(例如，操作是否正接近其校正限制且可能失效)。举例来说，控制器338可基于与错误校正操作相关联的位错误率及高可靠性错误率两者而确定是否采取校正动作。校正动作可为(例如)经感测(例如，经读取)数据到存储器340-1、340-2、...、340-n中的不同位置的重新定位。举例来说，数据可经编程到存储器340-1、340-2、...、340-n的不同页、块或裸片及/或存储于所述不同页、块或裸片中。
56.作为实例，控制器338可在二维位错误率对高可靠性错误率空间中绘制对应于位错误率及高可靠性错误率的数据点，且基于数据点在空间中的位置而确定是否采取校正动作。举例来说，二维位错误率对高可靠性错误率空间可包含对应于对软数据执行的错误校正操作的校正限制(例如，错误校正组件342的校正能力的限制)的曲线，且控制器338可基于数据点在空间中相对于曲线的位置(例如，基于数据点在曲线的哪一侧上)而确定是否采取校正动作。举例来说，如果数据点定位在曲线的第一侧上，那么控制器338可采取校正动作，且如果数据点定位在曲线的第二侧上，那么可不采取校正动作。曲线可为提供到控制器338的预产生曲线，或曲线可由控制器338在存储器装置334的操作期间(例如，实时)基于由错误校正组件342对软数据执行的先前错误校正操作的结果而产生。
57.作为额外实例，二维位错误率对高可靠性错误率空间还可包含若干额外曲线，其每一者对应于与曲线(其对应于错误校正操作的校正限制)相关联的不同裕度量，且控制器
338还可基于数据点相对于若干额外曲线的位置而确定是否采取校正动作。将在本文中(例如，结合图4)进一步描述具有可用于确定是否采取校正动作的此类曲线的此二维位错误率对高可靠性错误率空间的实例。
58.图3中说明的实施例可包含未说明以免使本发明的实施例模糊的额外电路、逻辑及/或组件。举例来说，存储器装置334可包含地址电路以锁存通过i/o连接器经由i/o电路提供的地址信号。地址信号可由行解码器及列解码器接收并解码以存取存储器340-1、340-2、...、340-n。
59.图4说明根据本发明的若干实施例的二维位错误率对高可靠性错误率空间450的实例。举例来说，在图4中说明的实例中，二维空间450包括对数-对数标度图，其中位错误率在x轴上且高可靠性错误率在y轴上。因而，在二维空间450中绘制的数据点的x坐标将对应于位错误率，且在二维空间450上绘制的数据点的y坐标将对应于高可靠性错误率。举例来说，线456说明位错误率(例如，x坐标)及高可靠性错误率(例如，y坐标)在二维空间450中相等的位置。
60.二维空间450可(例如)由结合图3先前描述的控制器338使用以监测对软数据执行的错误校正操作的性能，包含确定操作是否正接近其校正限制及是否应采取校正动作。举例来说，控制器338可在二维空间450中绘制对应于与对软数据执行的错误校正操作相关联的经确定位错误率及高可靠性错误率的数据点(例如，数据点的x坐标将是位错误率，且数据点的y坐标将是高可靠性错误率)，且可基于数据点在空间中的位置而确定是否对经感测数据采取校正动作。
61.举例来说，如图4中展示，二维空间450包含从线456向下延伸的曲线452。曲线452可对应于对软数据执行的错误校正操作的校正限制，且可经预产生或实时产生，如在本文中先前描述(例如，结合图3)。在若干实施例中，控制器338可基于经绘制的位错误率-高可靠性错误率数据点在曲线452的哪一侧上而确定是否对经感测数据采取校正动作。举例来说，如果数据点在二维空间450中在曲线452的右侧，那么控制器338可采取校正动作，且如果数据点在二维空间450中在曲线452的左侧，那么可不采取校正动作。举例来说，继续其中位错误率经确定为0.01且高可靠性错误率经确定为0.002的先前实例，数据点(例如，0.01、0.002)将在曲线452的右侧上，这将导致控制器338采取校正动作。
62.在若干实施例中，二维空间450还可包含从线456向下延伸的若干额外曲线。举例来说，在图4中说明的实施例中，二维空间450包含三个额外曲线454-1、454-2及454-3。然而，本发明的实施例不限于特定数目个额外曲线。每一相应额外曲线可对应于与曲线452相关联(例如，距曲线452)的不同裕度量。举例来说，在图4中说明的实施例中，曲线454-1可对应于距曲线452的10％裕度；曲线454-2可对应于距曲线452的25％裕度；且曲线454-3可对应于距曲线452的50％裕度。然而，本发明的实施例不限于特定裕度量。这些裕度量可(例如)增加针对不明噪声源的防护带。
63.二维空间450中的曲线可将空间分为若干区域。举例来说，在图4中说明的实施例中，二维空间450包含到曲线454-3的左侧的区域458-1、在曲线454-2与454-3之间的区域458-2、在曲线454-1与454-2之间的区域458-3、在曲线452与454-1之间的区域458-4及到曲线452的右侧的区域458-5。每一区域(例如，包含于每一相应区域内的二维空间450的部分)可对应于对软数据执行的错误校正操作将失效(例如，错误校正操作将无法正确地解码软
数据中的错误)的不同概率。举例来说，其位错误率-高可靠性错误率数据点落在区域458-1中的错误校正操作可具有失效的非常低概率；其位错误率-高可靠性错误率数据点落在区域458-2中的错误校正操作可具有失效的低概率(例如，大于非常低概率的概率)；其位错误率-高可靠性错误率数据点落在区域458-3中的错误校正操作可具有失效的中等概率(例如，大于低概率的概率)；其位错误率-高可靠性错误率数据点落在区域458-4中的错误校正操作可具有失效的强概率(例如，大于中等概率的概率)；且其位错误率-高可靠性错误率数据点落在区域458-5中的错误校正操作可具有失效的非常强概率(例如，大于强概率的概率)。
64.在若干实施例中，控制器338可基于经绘制位错误率-高可靠性错误率数据点落在哪一区域中而确定是否对经感测数据采取校正动作。作为实例，如果数据点落在区域458-5中，那么控制器338可采取校正动作，且如果数据点落在区域458-4、458-3、458-2或458-1中，那么控制器338可不采取校正动作。作为额外实例，如果数据点落在区域458-5或458-4中，那么控制器338可采取校正动作，且如果数据点落在区域458-3、458-2或458-1中，那么控制器338可不采取校正动作。作为额外实例，如果数据点落在区域458-5、458-4或458-3中，那么控制器338可采取校正动作，且如果数据点落在区域458-2或458-1中，那么控制器338可不采取校正动作。可(例如)取决于存储器的当前操作及/或性能水平而确定数据点需要落在哪一或若干区域中以使控制器338确定采取校正动作。举例来说，存储器的操作及/或性能水平越高，将导致采取校正动作的区域越多。
65.图5说明根据本发明的若干实施例的用于操作存储器(例如，结合图3先前描述的存储器340-1、340-2、...、340-n)的方法560。方法560可由(例如)结合图3先前描述的控制器338执行。方法560可用于(例如)监测对硬数据及软数据执行的错误校正操作的性能，包含确定操作是否正接近其校正限制及是否应采取校正动作。
66.在框562处，方法560包含执行感测操作以感测存储器单元的数据状态及与经感测数据状态相关联的软数据。在若干实施例中，可在相同感测操作期间感测每一相应单元的数据状态及与每一相应存储器单元的数据状态相关联的软数据。可使用多个感测电压感测数据状态及与其相关联的软数据，如本文中先前描述。举例来说，可使用图2中说明的参考电压r1到r5感测软数据。
67.在框564处，方法560包含对经感测数据状态及/或与其相关联的软数据执行错误校正操作以校正其中的错误。对软数据执行错误校正可包含对软数据执行ldpc操作，如本文中先前描述。然而，本发明的实施例不限于特定类型的ecc方案(例如，可使用其它类型的ecc方案执行错误校正操作)。
68.在框556处，方法560包含确定错误校正操作是否成功(例如，错误校正操作是否能够正确地解码经感测数据状态及/或软数据中的错误)。如果确定错误校正操作不成功，那么可在框568处执行若干复原方案(举例来说，例如读取-重试复原方案、校正读取复原方案及/或独立冗余nand(rain)阵列复原方案)来尝试复原数据。如果确定错误校正成功，那么可在框570处确定是否对软数据执行错误校正操作。
69.如果确定对软数据执行错误校正操作，那么可在框572处确定与错误校正操作相关联的位错误率，且可在框574处确定与错误校正操作相关联的高可靠性错误率。可(例如)使用在错误校正操作期间(例如，通过ecc方案)校正的错误软数据位的数量而确定与错误
校正操作相关联的位错误率，且可(例如)基于在错误校正操作期间校正的是高可靠性错误的软数据错误的数量而确定高可靠性错误率，如本文中先前描述。
70.在框576处，方法560包含确定是否对经感测数据采取校正动作。可基于与错误校正操作相关联的位错误率及高可靠性错误率而进行此确定，如本文中先前描述。举例来说，可通过在具有曲线452及/或454-1、454-2及454-3的二维空间450中绘制位错误率及高可靠性错误率而进行此确定，如结合图4先前描述。作为额外实例，此确定可基于查找表。举例来说，可通过在查找表中查找位错误率及高可靠性错误率而进行此确定。如果确定不对软数据采取校正动作，那么不采取校正动作，且方法560在框580处结束。如果确定采取校正动作，那么在框578处采取校正动作。校正动作可包含(例如)经感测数据的重新定位，如本文中先前描述。
71.如果在框570处确定不对软数据执行错误校正操作(例如，对经感测数据状态执行错误校正操作)，那么可在框582处确定与对经感测数据状态执行的错误校正操作相关联的位错误率。位错误率可指对应于在框562处执行的感测操作期间感测的错误硬数据量的错误位的数量除以在感测操作期间感测的硬数据的总量(例如，样品大小)。因而，通过将在对经感测数据状态执行的错误校正操作期间校正的错误位的数量除以硬数据的总数量而确定与错误校正操作相关联的位错误率。
72.在框584处，方法560包含确定是否对经感测数据状态(例如，硬数据)采取校正动作。可基于与在框564处执行的错误校正操作相关联的位错误率而进行此确定。举例来说，此确定可基于与错误校正操作相关联的位错误率是否满足或超过阈值位错误率。阈值位错误率可对应于错误校正操作的校正限制(例如，操作能够校正的错误的量)。
73.如果确定不对经感测数据状态采取校正动作，那么不采取校正动作，且方法560在框588处结束。如果确定采取校正动作，那么在框586处采取校正动作。校正动作可包含(例如)数据到存储器中的不同位置的重新定位。举例来说，数据可经编程到存储器的不同页、块或裸片及/或存储于所述不同页、块或裸片中。
74.虽然已在本文中说明并描述特定实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代展示的特定实施例。本发明希望涵盖本发明的若干实施例的调适或变动。应了解，已以阐释性方式而非限制性方式做出上述描述。所属领域的一般技术人员在检视上述描述后将明白在本文中未具体描述的上述实施例的组合及其它实施例。本发明的若干实施例的范围包含其中使用上述结构及方法的其它应用。因此，应参考所附权利要求书以及此类权利要求书所授权的等效物的全范围确定本发明的若干实施例的范围。
75.在前述实施方式中，出于简化本发明的目的，将一些特征集中于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用多于每一权利要求中明确叙述的特征的意图。而是，如所附权利要求书反映，本发明标的物在于少于单个所揭示实施例的所有特征。因此，特此将所附权利要求书并入实施方式中，其中每一权利要求独立地作为单独实施例。