一种复位同步器电路及其时钟门控方法与流程

技术特征：
1.一种复位同步器电路，其特征在于，包括：门控单元，所述门控单元的输入端输入原始复位信号rst_n_in、时钟信号clk以及同步复位信号rst_n，所述门控单元输出端输出门控时钟rst_n_clk；所述原始复位信号rst_n_in与时钟信号clk是异步的；寄存器，所述寄存器的复位端输入rst_n_in，所述寄存器的时钟端输入门控时钟rst_n_clk。2.根据权利要求1所述的复位同步器电路，其特征在于，所述门控单元包括三输入或门和反相器；所述反相器的输入端输入原始复位信号rst_n_in；所述三输入或门的输入端输入所述反相器的输出端、时钟信号clk以及同步复位信号rst_n，所述三输入或门的输出端输出门控时钟rst_n_clk。3.根据权利要求2所述的复位同步器电路，其特征在于，所述寄存器包括第一级寄存器和第二级寄存器，所述第一级寄存器与所述第二级寄存器连接。4.根据权利要求3所述的复位同步器电路，其特征在于，所述第一级寄存器的电源输入端输入vdd，所述第一级寄存器的输出端输出原始复位信号rst_n_in的第一级同步复位信号rst_n_syn1。5.根据权利要求3所述的复位同步器电路，其特征在于，所述第二级寄存器的数据输入端输入原始复位信号rst_n_in的第一级同步复位信号rst_n_syn1，所述第二级寄存器的输出端输出同步复位信号rst_n。6.根据权利要求2所述的复位同步器电路，其特征在于，所述三输入或门的输出作为门控时钟输出第一个有效时钟沿，包括：所述门控时钟rst_n_clk被固定为低电平，原始复位信号rst_n_in由低电平跳转为高电平，在门控时钟rst_n_clk与时钟信号clk的第一个时钟上升沿处，第一级同步复位信号rst_n_sync1变为高电平，获得门控时钟的第一有效时钟沿。7.根据权利要求2所述的复位同步器电路，其特征在于，所述三输入或门的输出作为门控时钟输出第一个有效时钟沿，包括：在第二个时钟上升沿处，所述同步复位信号rst_n变为高电平，所述三输入或门的输出作为门控时钟rst_n_clk输出高电平，获得门控时钟的第二有效时钟沿。8.一种复位同步器电路的时钟门控方法，其特征在于，应用于如权利要求1至7任一项所述的复位同步器电路，所述方法包括：所述复位同步器电路三输入或门根据输入的原始复位信号rst_n_in、同步复位信号rst_n以及时钟信号clk，产生只在复位释放后的两个时钟上升沿有效的门控时钟。9.根据权利要求8所述的复位同步器电路的时钟门控方法，其特征在于，产生只在复位释放后的两个时钟上升沿有效的门控时钟，包括：所述门控时钟rst_n_clk被固定为低电平，原始复位信号rst_n_in由低电平跳转为高电平，在门控时钟rst_n_clk与时钟信号clk的第一个时钟上升沿处，第一级同步复位信号rst_n_sync1变为高电平，产生门控时钟的第一有效时钟沿。10.根据权利要求8所述的复位同步器电路的时钟门控方法，其特征在于，产生只在复位释放后的两个时钟上升沿有效的门控时钟，包括：
在第二个时钟上升沿处，所述同步复位信号rst_n变为高电平，所述三输入或门的输出作为门控时钟rst_n_clk输出高电平，获得门控时钟的第二有效时钟沿。

技术总结
本发明提供一种复位同步器电路及其时钟门控方法，所述电路包括：门控单元，所述门控单元的输入端输入原始复位信号rst_n_in、时钟信号clk以及同步复位信号rst_n，所述门控单元输出端输出门控时钟rst_n_clk；所述原始复位信号rst_n_in与时钟信号clk是异步的；寄存器，所述寄存器的复位端输入rst_n_in，所述寄存器的时钟端输入门控时钟rst_n_clk。本发明的技术方案，采用原始复位信号rst_n_in和同步复位信号rst_n对复位同步器的时钟信号clk进行门控，产生的门控时钟rst_n_clk仅在复位释放后有两个时钟信号上升沿，从而降低了同步寄存器的动态功耗。态功耗。态功耗。


技术研发人员：马帅 乔文平 肖青 孙东昱 王政宏 刘勇
受保护的技术使用者：中国移动通信集团有限公司
技术研发日：2020.11.26
技术公布日：2022/5/31