沟槽隔离结构的形成方法以及图像传感器的形成方法与流程

1.本发明涉及半导体技术领域，特别涉及一种沟槽隔离结构的形成方法以及图像传感器的形成方法。


背景技术：

2.图像传感器通常包括逻辑区域和像素区域，在现有的一种sti（shallow trench isolation，浅沟槽隔离）工艺中，在逻辑区域和像素区域采用不同的sti形成方法，以避免干法刻蚀（dry etch）残留的等离子体对像素区域的光电转换性能产生影响。具体而言，首先通过第一次干法刻蚀工艺，刻蚀得到第一深度的沟槽。进而，在逻辑区域继续通过第二次干法刻蚀工艺，在所述第一深度的沟槽内刻蚀得到第二深度的沟槽（又称为sti延伸沟槽或者深槽），所述第二深度大于第一深度。在所述像素区的第一深度沟槽和逻辑区第二深度的沟槽内形成沟槽隔离结构。在像素区域，通过离子注入工艺形成pn结隔离结构。
3.然而，在形成所述像素区的第一深度沟槽和逻辑区第二深度的沟槽时，所述逻辑区域和像素区域上形成有氮化硅层作为硬掩模层，由于逻辑区域需要采用两次干法刻蚀工艺形成更深的sti延伸沟槽，使得逻辑区域的氮化硅和像素区域的氮化硅的高度差较大，在形成的所述像素区的第一深度沟槽和逻辑区第二深度的沟槽内形成沟槽隔离结构时，需要进行化学机械研磨，以获得平整的表面，由于逻辑区域的氮化硅和像素区域的氮化硅的高度差较大，沟槽隔离结构的化学机械研磨工艺后，逻辑区域上仍有氧化层残留，影响逻辑区域的器件性能和可靠性。


技术实现要素：

4.本发明的目的在于提供一种沟槽隔离结构的形成方法，以解决图像传感器形成过程中，逻辑区域经过两次干法刻蚀，逻辑区域和像素区域的氮化硅层有高度差，化学机械研磨后逻辑区域上仍残留氧化层，影响逻辑区域的器件性能和可靠性的问题。
5.为解决上述技术问题，本发明提供一种沟槽隔离结构的形成方法，包括：提供一衬底，所述衬底包括逻辑区和像素区；在所述衬底上依次形成缓冲层、刻蚀停止层和硬掩模层；在所述逻辑区和所述像素区上形成第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述硬掩模层、所述刻蚀停止层和所述缓冲层，并延伸至所述衬底中；继续刻蚀所述逻辑区的第一沟槽以形成第三沟槽，所述第三沟槽的深度大于所述第二沟槽的深度，所述逻辑区的硬掩膜层的高度低于所述像素区的硬掩膜层的高度；在所述第三沟槽和所述第二沟槽内填充保护层，并且所述保护层覆盖所述逻辑区的硬掩模层和所述像素区的硬掩模层；采用回刻工艺去除所述硬掩模层上的保护层以及所述硬掩模层，所述回刻工艺停止在所述刻蚀停止层上；以及，在所述第三沟槽和所述第二沟槽内填充隔离材料，以在所述逻辑区和所述像素区
分别形成隔离结构。
6.可选的，所述硬掩模层采用正硅酸乙酯工艺或者高深宽比工艺形成。
7.可选的，所述正硅酸乙酯工艺包括等离子体增强正硅酸乙酯工艺或者炉管正硅酸乙酯工艺。
8.可选的，在所述逻辑区和所述像素区上形成第一沟槽和第二沟槽的步骤中包括：在所述硬掩模层上形成图形化的第一光刻胶层；以所述图形化的第一光刻胶层为掩膜，刻蚀所述硬掩模层、所述刻蚀停止层、所述缓冲层和部分厚度的所述衬底，以形成所述第一沟槽和所述第二沟槽。
9.可选的，形成第一沟槽和第二沟槽之后，继续刻蚀所述逻辑区的第一沟槽之前，还包括：形成遮蔽层，所述遮蔽层覆盖所述像素区的硬掩模层并填充所述第二沟槽，且所述遮蔽层暴露出所述第一沟槽。
10.可选的，在形成第三沟槽的刻蚀工艺中，所述硬掩模层和所述衬底的刻蚀选择比为1:4~1:6。
11.可选的，所述回刻工艺的工艺气体包括预定比例混合的o2和cf4。
12.可选的，所述回刻工艺的刻蚀功率为200w-800w。
13.可选的，所述回刻工艺的工艺压力为5~50torr。
14.基于同一发明构思，本发明还提供一种图像传感器的形成方法，包括：提供一衬底，所述衬底包括逻辑区和像素区；以及，采用上述任一项所述的方法在所述逻辑区和所述像素区分别形成隔离结构。
15.在本发明提供的一种沟槽隔离结构的形成方法中，通过在衬底的逻辑区和像素区上依次形成缓冲层、刻蚀停止层和硬掩模层，将刻蚀停止层和硬掩模层分开形成，并且形成深度不同的逻辑区的第三沟槽和像素区的第二沟槽，在第三沟槽和第二沟槽内填充保护层，所述保护层覆盖所述硬掩模层，再通过回刻工艺将所述硬掩模层以及所述硬掩模层上的保护层一同去除，得到平整的刻蚀停止层的表面，从而能够解决图形传感器形成过程中逻辑区域和像素区域的硬掩模层有高度差的问题，有利于提升逻辑区域的器件性能和可靠性。
附图说明
16.图1是本发明实施例的沟槽隔离结构的形成方法流程图；图2是本发明实施例的衬底上形成缓冲层、刻蚀停止层和硬掩模层的结构示意图；图3是本发明实施例的硬掩模层上形成图形化的第一光刻胶层的结构示意图；图4是本发明实施例的形成第一沟槽和第二沟槽的结构示意图；图5是本发明实施例的形成遮蔽层的结构示意图；图6是本发明实施例的形成第三沟槽的结构示意图；图7是本发明实施例的形成保护层的结构示意图；图8是本发明实施例的去除硬掩模层的结构示意图；图9是本发明实施例的去除第三沟槽和第二沟槽内保护层的结构示意图；图10是本发明实施例的形成第一沟槽隔离结构和第二沟槽隔离结构的结构示意
图；图中，10-衬底；10a-逻辑区；10b-像素区；11-缓冲层；12-刻蚀停止层；13-硬掩模层；14-图形化的第一光刻胶层；14a-遮蔽层；14b-保护层；15a-第一沟槽；15b-第二沟槽；15c-第三沟槽；15d-第一沟槽隔离结构；15e-第二沟槽隔离结构。
具体实施方式
17.以下结合附图和具体实施例对本发明提出的沟槽隔离结构的形成方法以及图像传感器形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
18.具体的，请参考图1，其为本发明实施例的沟槽隔离结构的形成方法流程图。如图1所示，本实施例提供一种沟槽隔离结构的形成方法，包括：步骤s10，提供一衬底，所述衬底包括逻辑区和像素区，在所述衬底上依次形成缓冲层、刻蚀停止层和硬掩模层；步骤s20，在所述逻辑区和所述像素区上形成第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述硬掩模层、所述刻蚀停止层和所述缓冲层，并延伸至所述衬底中；步骤s30，继续刻蚀所述逻辑区的第一沟槽以形成第三沟槽，所述第三沟槽的深度大于所述第二沟槽的深度，所述逻辑区的硬掩膜层的高度低于所述像素区的硬掩膜层的高度；步骤s40，在所述第三沟槽和所述第二沟槽内填充保护层，并且所述保护层覆盖所述逻辑区的硬掩模层和所述像素区的硬掩模层；步骤s50，采用回刻工艺去除所述硬掩模层和硬掩模层上的保护层，所述回刻工艺停止在所述刻蚀停止层上；步骤s60，在所述第三沟槽和所述第二沟槽内填充隔离材料，以在所述逻辑区和所述像素区分别形成隔离结构。
19.图2至图10是本发明实施例的沟槽隔离结构的形成方法对应的结构示意图。下面结合附图2~图10对本实施例提供的沟槽隔离结构的形成方法其各个步骤进行详细说明。
20.请参考图2，在步骤s10中，提供一衬底10。其中，所述衬底10可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，其可以为单层结构，也可以包括多层结构。因此，衬底10可以是诸如si、sige、sigec、sic、gaas、inas、inp和其它的iii/v或ii/vi化合物半导体的半导体材料，也可以包括诸如si/sige、si/sic、绝缘体上硅(soi)或绝缘体上硅锗的层状衬底。
21.本实施例中，所述衬底10用于形成cmos图像传感器(cis)。所述衬底10包括逻辑区10a和像素区10b，其中，像素区后续用以形成用来检测光的光电二极管等结构，而逻辑区后续用来将检测的光处理为电信号以获取光学数据。在所述衬底10上依次形成缓冲层11、刻蚀停止层12和硬掩模层13。所述缓冲层11用于缓冲所述刻蚀停止层12与所述衬底之间的应力。所述缓冲层11例如是氧化层，可以通过热氧化工艺形成。所述缓冲层11的厚度例如是100~500埃。所述刻蚀停止层12例如是氮化硅层，可以通过pecvd工艺形成。所述刻蚀停止层
12的厚度例如是500~1000埃。所述硬掩模层13的厚度例如是500~1000埃，在本实施例中，通过形成所述硬掩模层13以实现刻蚀停止层12和所述硬掩模层13分离，所述硬掩模层13用于保护所述刻蚀停止层12在刻蚀工艺中不受损失。所述硬掩模层13例如是氧化层，可以通过正硅酸乙酯（tetraethylosilicate，teos）工艺或者harp（high aspect ratio process，高深宽比工艺）工艺形成。所述teos工艺包括等离子体增强正硅酸乙酯(plasma-enhanced tetraethylosilicate ，peteos)工艺或者炉管正硅酸乙酯（tetraethylosilicate，teos）工艺，炉管teos工艺也即lpcvd teos工艺，lpcvd teos工艺用于制作二氧化硅具有较佳的均匀性、保形性以及薄膜性。teos在常温下为液态，工艺过程中通过调节源温控制器的温度来调节进入炉管的teos的流量。teos在720℃左右分解生成二氧化硅：si(oc2h5)4ꢀ→ꢀ
sio
2 4c2h
4 2h2o，低压沉积teos法的优点是厚度均匀性好、台阶覆盖优良、淀积膜性质极佳。在本实施例中，炉管teos 工艺的工艺温度例如是650~750℃。在所述harp工艺中，所述工艺气体包括teos(正硅酸乙酯)和o3，优选地，teos流量为500sccm-3000sccm，o3流量为10000sccm-30000sccm。
22.请参考图3-图4，在步骤s20中，在所述逻辑区和所述像素区上形成深度相同或基本相同的第一沟槽15a和第二沟槽15b，所述第一沟槽15a和所述第二沟槽15b贯穿所述硬掩模层13、所述刻蚀停止层12和所述缓冲层11，并延伸至所述衬底10中。
23.本实施例中，在所述逻辑区和所述像素区上形成第一沟槽15a和第二沟槽15b的步骤中包括：请参考图3，在步骤s21中，在所述硬掩模层13上形成图形化的第一光刻胶层14，所述图形化的第一光刻胶层14具有暴露出待刻蚀的硬掩模层的开口。
24.请参考图4，在步骤s22中，以所述图形化的第一光刻胶层14为掩膜，刻蚀所述硬掩模层13、所述刻蚀停止层12、所述缓冲层11和部分厚度的衬底10，形成第一沟槽15a和第二沟槽15b。在本实施例中，所述刻蚀工艺例如为干法刻蚀工艺，刻蚀气体例如为cf4，所述cf4的气体流量例如为50sccm-150sccm。
25.进一步的，形成第一沟槽15a和第二沟槽15b后，所述图形化的第一光刻胶层14可能被消耗殆尽，也可能还有残留。如果图形化的第一光刻胶层14还未消耗殆尽，还需要进行去除光刻胶工艺，通常可采用灰化工艺或者剥离的方式去除残留的光刻胶。
26.请参考图5和图6，在步骤s30中，继续刻蚀所述逻辑区的第一沟槽15a，以形成第三沟槽15c，所述第三沟槽15c为所述第一沟槽15a的延伸，所述第三沟槽15c的深度大于所述第二沟槽15b的深度。在本实施例中，采用遮蔽层14a填充所述像素区的第二沟槽15b并覆盖所述像素区的硬掩模层13， 所述遮蔽层14a暴露出所述逻辑区的硬掩模层13并暴露出所述第一沟槽15a。在本实施例中，采用干法刻蚀工艺刻蚀所述逻辑区的第一沟槽15a。在形成第三沟槽15c的刻蚀工艺中，所述硬掩模层13和所述衬底10的刻蚀选择比优选为1:4~1:6。由于继续刻蚀所述逻辑区的第一沟槽15a时，所述逻辑区的硬掩膜层也会被消耗掉一部分，因此，形成第三沟槽15c后，如图6所示，所述逻辑区的硬掩模层与所述像素区的硬掩模层具有高度差，在本实施例中，所述遮蔽层14a为图形化的光刻胶。
27.进一步的，形成第三沟槽15c后，所述遮蔽层14a可能被消耗殆尽，也可能还有残留。如果遮蔽层14a还未消耗殆尽，还需要进行去除光刻胶工艺，通常采用灰化工艺或者剥离的方式去除残留的图形化的光刻胶。
28.请参考图7，在步骤s40中，在所述第三沟槽15c和所述第二沟槽15b内填充保护层14b，并且所述保护层14b覆盖所述硬掩模层13。所述保护层14b用于在去除所述硬掩模层13时，保护所述第三沟槽15c和所述第二沟槽15b不受影响。在本实施例中，所述保护层14b例如是光刻胶。
29.请参考图8，在步骤s50中，采用回刻工艺去除硬掩模层上的保护层14b以及所述硬掩模层13，所述回刻工艺停止在所述刻蚀停止层12上。所述回刻工艺的工艺气体例如是预定比例混合的o2和cf4。所述回刻工艺的刻蚀功率例如是200w-800w。所述回刻工艺的工艺压力例如是5~50torr。采用回刻工艺去除逻辑区和像素区具有高度差的硬掩模层13，可获得平整的刻蚀停止层12。
30.请参考图9，在步骤s50之后，采用灰化和清洗工艺去除第三沟槽15c和第二沟槽15b中的光刻胶。灰化工艺可采用o2或者o
3 ，在等离子下，生长o原子与光刻胶中c原子反应生成co或者co2气体，从而去除光刻胶。较佳的，在灰化工艺之后，采用清洗工艺去除所述第三沟槽15c和第二沟槽15b中的残余的光刻胶，所述清洗工艺例如是采用标准的2.38%的tamh水溶液。
31.请参考图10，在步骤s60中，在所述第三沟槽15c形成第一沟槽隔离结构15d，在所述第二沟槽15b中形成第二沟槽隔离结构15e。在本实施例中，第一沟槽隔离结构15d和第二沟槽隔离结构15e例如是采用氧化硅形成，可以采用harp工艺形成。在所述harp工艺中，所述工艺气体包括teos(正硅酸乙酯)和o3，优选地，teos流量为500sccm-3000sccm，o3流量为10000sccm-30000sccm。在所述第三沟槽和所述第二沟槽中填充氧化硅时，也同时覆盖所述刻蚀停止层12，然后可以采用化学机械研磨工艺去除高于所述刻蚀停止层12的氧化层，化学机械研磨工艺停止在所述刻蚀停止层12上，进而形成顶面高度相同的第一沟槽隔离结构15d和第二沟槽隔离结构15e，也即顶面高度相同且深度不同的逻辑区沟槽隔离结构和像素区沟槽隔离结构。
32.综上可见，在本发明提供的一种沟槽隔离结构的形成方法中，通过在所述衬底的逻辑区和像素区上依次形成缓冲层、刻蚀停止层和硬掩模层，将刻蚀停止层和硬掩模层分开形成，并且形成深度不同的逻辑区的第三沟槽和像素区的第二沟槽，在第三沟槽和第二沟槽内填充保护层，所述保护层覆盖所述硬掩模层，通过回刻工艺将所述硬掩模层以及所述硬掩模层上的保护层一同去除，得到平整的刻蚀停止层的表面，从而能够解决图形传感器形成过程中，逻辑区域经过两次干法刻蚀，逻辑区域和像素区域的氮化硅层有高度差，化学机械研磨后逻辑区域上仍残留氧化层，影响逻辑区域的器件性能和可靠性的问题。
33.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。