半导体器件及其制造方法与流程

技术特征：
1.一种半导体器件，包括：半导体衬底，具有第一区域、第二区域和第三区域，在平面图中所述第二区域和所述第三区域被所述第一区域包围；环形第一绝缘膜，形成在所述第一区域中的所述半导体衬底上，并且在平面图中包围所述第二区域和所述第三区域；沟槽，形成在所述第三区域中的所述半导体衬底的上表面中；栅极电极，经由第二绝缘膜形成在所述沟槽中；p型半导体区域，形成在所述第二区域中的所述半导体衬底中；电阻器元件，在所述p型半导体区域正上方、经由第三绝缘膜形成在所述半导体衬底上，并且所述电阻器元件电连接到所述栅极电极；以及p型半导体层，形成在所述半导体衬底的下表面上，其中所述栅极电极和所述p型半导体层构成igbt，并且其中所述第三绝缘膜的膜厚度小于所述第一绝缘膜的膜厚度并且大于所述第二绝缘膜的膜厚度。2.根据权利要求1的半导体器件，其中所述栅极电极和所述电阻器元件彼此分离。3.根据权利要求2的半导体器件，还包括：栅极焊盘，形成在所述第二区域中的所述电阻器元件上，其中所述电阻器元件串联连接在所述栅极焊盘与所述栅极电极之间。4.根据权利要求2的半导体器件，还包括：布线和多个插塞，形成在所述电阻器元件上，其中所述栅极电极和所述电阻器元件经由所述多个插塞和所述布线而彼此电连接。5.根据权利要求1的半导体器件，还包括：连接到所述栅极电极的上表面的插塞，其中所述栅极电极和所述插塞中的每一个在沿着所述半导体衬底的所述上表面的方向上，使与所述沟槽相邻的所述半导体衬底的所述上表面露出。6.根据权利要求1的半导体器件，其中所述第二绝缘膜与所述半导体衬底和所述栅极电极中的每一个接触。7.根据权利要求6的半导体器件，其中所述沟槽的表面与所述栅极电极之间的最短距离为70nm或更大。8.根据权利要求1的半导体器件，其中所述第三绝缘膜的厚度是所述第二绝缘膜的厚度的二至七倍。9.根据权利要求1的半导体器件，其中所述第三绝缘膜由依次形成在所述半导体衬底上的第四绝缘膜和第五绝缘膜构成，并且其中所述第四绝缘膜的相对介电常数高于所述第五绝缘膜的相对介电常数。10.根据权利要求1的半导体器件，其中除了所述p型半导体层之外，n型半导体层也形成在所述半导体衬底的所述下表面上。
11.一种制造半导体器件的方法，包括以下步骤：(a)制备具有第一区域、第二区域和第三区域的半导体衬底，所述第二区域和所述第三区域在平面图中被所述第一区域包围；(b)在所述第一区域中的所述半导体衬底上形成环形第一绝缘膜，在平面图中所述环形第一绝缘膜包围所述第二区域和所述第三区域；(c)在所述半导体衬底的上表面中形成p型半导体区域；(d)在所述半导体衬底的上表面中形成沟槽；以及(e)在包括所述沟槽的内部的所述半导体衬底上经由第二绝缘膜形成导电膜，然后去除在所述沟槽外部的所述导电膜，从而在所述沟槽中形成由所述导电膜制成的栅极电极；(f)在所述(c)之后，在所述第二区域中的所述第二绝缘膜上经由第三绝缘膜形成电阻器元件；以及(g)在所述半导体衬底的下表面上形成p型半导体层，其中所述栅极电极和所述p型半导体层构成igbt，其中所述电阻器元件和所述栅极电极彼此电连接，并且其中所述第三绝缘膜的膜厚度小于所述第一绝缘膜的膜厚度并且大于所述第二绝缘膜的膜厚度。12.根据权利要求11所述的半导体器件的制造方法，其中在所述(e)中，在通过热氧化法形成所述第二绝缘膜之后形成所述栅极电极。13.根据权利要求11所述的半导体器件的制造方法，其中在所述(e)中，在形成所述第二绝缘膜和所述导电膜之后，通过回蚀来去除在所述沟槽外部的所述导电膜，从而形成所述栅极电极。

技术总结
本公开涉及半导体器件及其制造方法。将沟槽栅极电极和栅极焊盘电连接的内置电阻器由导电膜形成，该导电膜经由绝缘膜形成在半导体衬底上。此处，绝缘膜的膜厚度大于沟槽内的绝缘膜的膜厚度，并且小于作为场氧化膜的绝缘膜。膜。膜。


技术研发人员：黑田亮太 松浦仁
受保护的技术使用者：瑞萨电子株式会社
技术研发日：2021.11.04
技术公布日：2022/5/20