一种基于双极型放大器的超低偏置电流设计方法及其电路与流程

1.本发明涉及半导体集成电路，更进一步来说，涉及双极型半导体集成电路，具体来说，涉及一种基于双极型放大器的超低偏置电流设计方法及其电路。


背景技术：

2.双极型运算放大器是模拟集成电路中极其重要的一部分，因其具有高跨导电流比、高增益、低噪声、高线性等优良特性，被广泛应用于微弱信号处理电路，实现信号的加减乘除等运算。随着高精密智能化仪器仪表的发展，对微弱信号进行处理运算成为了必然，运算放大器作为信号处理电路的核心元件，在微弱信号的放大起着至关重要的作用，市场需求将越来越大。因此，放大器的输入偏置电流、失调电流对放大器处理微弱信号的影响越来越大，从而，超低偏置电流运算放大器设计技术成为发展的必然。
3.在超低偏置电流运算放大器中，现有技术通常是采用cmos、jfet等器件做输入级，但相对双极型器件而言，场效应管跨导电流比明显低于双极器件，导致同等功耗情况下，电路增益明显降低，线性度也降低，使得处理微弱信号时精度不够。除此之外，行业中也采用基极电流消除技术降低偏置电流，但消除后的基极电流也停留在na级(即纳安级)，无法降低至pa级(即皮安级)。
4.有鉴于此，特提出本发明。


技术实现要素：

5.本发明的目的是：解决现有低偏置电流运算放大器输入偏置电流过大、微弱信号处理精度低的问题。
6.本发明的发明构思是：采用实时采样电流消除设计方法，采用超βnpn管做共射共基差分对输入级电路的输入管，提升输入阻抗，从物理上降低输入偏置电流；同时采用由偏置电路、精密电流镜、基极电流消除电路组成的基极电流补偿核心电路，一方面实时监控、采样输入差分对的尾电流，另一方面通过精密电流镜对输入偏置电流进行实时补偿，通过对输入偏置电流进行实时采样监控及实时补偿，消除输入偏置电流，实现共射共基差分对输入管pa级电流输入，使共射共基差分对输入级电路同时具有双极型器件的优良输入特和cmos器件的超低偏置电流特性。同时降低了偏置电流的温漂系数，保持偏置电流在全温区范围内几乎不变，使得器件输入特性接近理想化。
7.所述采用实时采样电流消除设计方法的一种超低偏置电流双极型放大器电路，原理框图示意图如图1所示。包括直流供电电源、启动偏置电路、基极电流补偿核心电路、共射共基输入差分电路。
8.所述直流供电电源与启动偏置电路、共射共基输入差分电路连接，所述启动偏置电路与共射共基输入差分电路、基极电流补偿核心电路连接，所述基极电流补偿核心电路与共射共基输入差分电路进行正向连接和反向连接，所述共射共基输入差分电路与输出端连接。
9.所述启动偏置电路在电源上电之后使系统摆脱简并点的束缚而正常工作，并在启动完成之后为系统提供稳定的直流偏置点；
10.所述共射共基输入差分电路包括同类型超βnpn晶体管差分对，作为输入级为运放的核心输入电路，其主要实现输入信号的放大及双转单功能(即双端输入转单端输出功能)；
11.所述基极电流补偿核心电路包括偏置电流监控电路和补偿电路，通过精密电流镜及负反馈实现输入对管基极电流拷贝，用于采集输入偏置电流并实现基极电流同步补偿，将双极运放的输入偏置电流降至pa级。
12.如图2-图5所示：
13.所述启动偏置电路包括pjfet管pj1，pnp管p1、p2、p3、p4、p5、p6、p7、p19、p20，npn管n1、n2、n3、n4、n8，电阻r1、r2、r3、r4、r5、r6、r8、r9。
14.所述pjfet管pj1漏端与地gnd相连，pj1源端与电阻r1一端相连，电阻r1另一端与pj1栅极相连并与pnp管p1集电极、基极相连，p1的发射极与pnp管p3的集电极及pnp管p4的基极相连，p3的发射极连接至电源vcc；p4的发射极与电阻r2的一端相连，r2另一端连接至电源vcc，p4的集电极与p3的基极及pnp管p2的发射极相连，p2的基极与p1的基极相连，p2的集电极与npn管n1的集电极、npn管n2的基极相连，n1的基极与n2的发射极相连，n1的发射极与电阻r3一端相连，r3另一端连接至地gnd；npn管n3的基极与n1的基极相连，n3的发射极与电阻r4一端相连，r4另一端接至地，n3的集电极与pnp管p5的集电极相连，p5的基极与pnp管p6的基极相连，p5的发射极连接至电源vcc；pnp管p6的发射极连接至电源vcc，p6的集电极与电阻r6一端及pnp管p7的发射极相连，r6另一端与p6的基极相连，pnp管p7的基极与p5的集电极相连，p7的集电极连接至地gnd；pnp管p19、p20基极与p6基极相连，p19集电极与npn管n7相连，p20集电极与npn管n13集电极相连；电阻r5一端与n3管的基极相连，另一端与npn管n4基极相连，n4管集电极与晶体管n5的发射极相连，n4的发射极与电阻r8一端相连，r8另一端连接至地gnd；npn管n8的基极与n4基极相连，n8集电极与npn管n9、n10的发射极以及pnp管p22的基极相连，n8管的发射极与电阻r9的一端相连，r9另一端连接至地gnd。
15.所述共射共基差分输入电路包括同类型超βnpn晶体管n9、n10，同类型npn晶体管n11、n12，同类型pnp管p23、p24，同类型电阻r10、r11。
16.所述超βnpn管n9基极与ip信号输入端口及pnp管p13集电极相连，n9发射极与晶体管n8集电极相连，n9集电极与npn管n12发射极相连，npn管n12基极与晶体管n11基极相连，n12集电极与pnp管p23基极及集电极相连，p23发射极与电阻r10一端相连，r10另一端连接至电源vcc；电阻r11一端与电源vcc相连，另一端与晶体管p24发射极相连，p24基极与p23基极相连，p24集电极与输出端口out及npn管n11集电极相连，n11的基极与n12基极相连，n11的发射极与超β晶体管n10的集电极相连，n10的基极与信号输入端in以及pnp管p4集电极相连，n10的发射极与n9的发射极相连。
17.所述共射共基差分输入电路具有输入管vce钳位电路；所述钳位电路由npn晶体管n13、pnp晶体管p22组成。
18.所述n13的基极与n13的集电极、p20的集电极、n11的基极、n12的基极相连；所述n13的集电极与p20的集电极连接；所述n13的发射极与p22的发射极连接；所述p22的基极与n9的发射极、n10的发射极、n8的集电极连接，p22的集电极接地。
19.所述基极电流补偿核心电路包括同类型pnp晶体管p8、p9、p10、p11、p12、p13、p14、p15、p16、p17、p18、p21，同类型npn晶体管n6、n7，同类型电阻r7、r8、r12，超β晶体管n5。
20.所述pnp晶体管p8集电极与地相连接，p8基极与npn晶体管n6基极相连，p8发射极与电阻r7一端连接，r7一端与pnp晶体管p9基极及集电极相连，p9发射极与电阻r8一端相连，r8另一端连接至电源vcc；pnp晶体管p10发射极与p9发射极相连，p10基极与p9基极相连，p10集电极与pnp晶体管p13发射极相连，p13基极与晶体管p14基极相连，p13集电极与超βnpn管n9基极及ip端口相连；pnp晶体管p11发射极与p10发射极相连，p11基极与p10基极相连，p11集电极与pnp晶体管p14发射极相连，p14基极与pnp晶体管p15基极相连，p14集电极与超βnpn晶体管n10的基极及信号输入in端口相连；pnp晶体管p12发射极与p11发射极相连接，p12基极与p11基极相连，p12集电极与pnp晶体管p15发射极相连，p15基极与pnp晶体管p18基极及集电极相连，p15集电极与超βnpn管n5基极相连，n5的发射极与npn晶体管n4的集电极及pnp晶体管p21的基极相连，n5的集电极与npn晶体管n6的发射极相连，n6的基极与p8的基极相连，n6的集电极与pnp晶体管p18的基极及集电极相连，pnp管p18的发射极与pnp晶体管p17的基极及集电极相连，p17的基极与p16的基极相连，p17的发射极与正电源vcc相连；pnp晶体管p21的集电极与地gnd相连，p21基极与n4集电极相连，p21的发射极与电阻r12一端相连，r12另一端与npn晶体管n7的发射极相连，n7的基极及集电极与n6的基极相连，n7的集电极与pnp晶体管p19的集电极相连，p19的基极与p6的基极相连，p19的发射极与电源vcc相连；pnp晶体管p20的发射极与电源vcc相连，p20的基极与p19基极相连，p20的集电极与npn管n13的基极及集电极相连，n12的发射极与晶体管p22的发射极相连，p22的基极与n8的集电极相连，p22的集电极与地gnd相连。
21.本发明的有益效果是：
22.1、基极电流实时采样补偿技术：本发明采用了基极电流采样补偿技术，通过精密电流镜及负反馈实现输入对管基极电流拷贝，采用同类型超βnpn晶体管差分对作为输入级进一步降低输入偏置电流，增加输入阻抗。
23.2、性能优异：本发明采用超β器件作为运放输入级，输入对管电流增益β值可达10000，在未采用电流消除技术的情况下，输入偏置电流为na级，进一步引入电流消除技术，实现了pa级的输入电流能力。超β技术及基极电流消除技术的融合，使得双极输入级具备了mosfet或场效应管输入级的超低偏置电流、高输入阻抗等优良输入特性，与此同时保留了双极型器件高跨导电流比、低噪、高增益特性，使得运放的输入特性变得更加理想化。
24.3、降低了偏置电流的温漂系数，保持偏置电流在全温区范围内几乎不变，使得器件输入特性接近理想化。
25.本发明所述的技术方案，广泛应用于低偏置电流运算放大器技术领域。
附图说明
26.图1本发明超低偏置电流电路整体原理框图示意图。
27.图2本发明超低偏置电流电路启动偏置电路原理示意图。
28.图3本发明超低偏置电流电路共射共基输入差分电路原理示意图。
29.图4本发明超低偏置电流电路基极电流补偿核心电路原理示意图。
30.图5本发明超低偏置电流电路整体电路原理示意图。
具体实施方式
31.如图1-图5所示，本发明所述的一种基于双极型放大器的超低偏置电流电路的实施例如下：
32.如图1所示，所述的一种基于双极型放大器的超低偏置电流电路包括启动偏置电路、共射共基输入差分电路、基极电流补偿核心电路。启动偏置电路为整体电路提供静态工作点，同时摆脱电源上电启动简并工作点；共射共基差分对输入级电路采用超βnpn管做输入管，第一次降低输入偏置电路，提升输入阻抗，由于超β器件是窄基区器件，故为了防止器件vce电压过高造成击穿而引入了输入管vce钳位电路，共射共基差分电路主要实现输入信号的差分转单端输出功能；基极电流补偿核心电路是包括由偏置电路及基极电流消除电路组成偏置电流监控、补偿电路，一方面可以实时监控、采样输入差分对的尾电流，另一方面根据通过精密电流镜对输入偏置电流进行实时补偿，消除输入偏置电流，实现器件pa级电流输入，与此同时降低了偏置电流的温漂系数，保持偏置电流在全温区范围内几乎不变，使得器件输入特性变得更加理想化。
33.所述启动偏置电路如图2所示。由pj1、r1、r2、p1、p2、p3、p4共同构成启动电路及基准电流产生电路，当电源上电后，由于pj1的栅源电压为一负值，故pj1近似为一个恒流源，该器件会产生一个电流i1流过p3、p1、r1、pj1形成的支路，该电流大小约为pj1的反向饱和电流i
dss
，进入稳态工作后，p2的集电极会被拉高至2个vbe压降，使整体偏置电路正常工作，脱离简并点。由r2、p1、p2、p3、p4组成的环路会形成一个自偏置参考电流发生电路，为整体电路提供基准电流，其中p1、p2、p3、p4为同类型晶体管，且发射结面积比为p1:p2:p3:p4＝2:2:1:8,通过环路跨导线性原理可知，流过p2的参考电流i2近似为：i2≈v
t
*ln(8)/r2,该电流流过n1、n2以及r3,其中n1、n2、n3、n4、n8及r3、r4、r8、r9共同形成了beta-help多路电流镜，其中n1、n2、r3、n8、r9组成的比例电流镜产生电流i5≈i2*r3/r9，该电流作用于共射共基差分对电路，为该模块提供偏置；同理，n1、n2、n4、r3、r8组成的比例电流镜产生电流i4≈i2*r3/r8,该电流流经n5,为基极电流消除电路提供偏置；n3、r4、p5支路会产生电流i3≈i2*r3/r4,p19、p20、p5、p7、形成的beta-help多路比例电流镜，使得p19、p20按比例拷贝电流i3，形成电流i6、i7，i6：i7为1:2，该电流为电流消除模块n7、r12、p21支路以及n13、p22支路提供偏置电流。
34.所述共射共基放大电路如图3所示：其中n9、n10为超βnpn管，电流放大能力约为10000，其与常规npn管n11、n12组成共射共基放大电路，r10、r11与p23、p24组成有源负载，一方面提升输入级的电压增益，另一方面实现输入信号的差分输入单端输出功能，启动偏置电路提供的i4电流源作为输入差分对的尾电流源，为差分输入对提供静态偏置，结合电路分析可知，输入差分对管n9、n10的基极偏置电流约为：其中β
p
为p型晶体管p22的电流放大倍数，βs为超βnpn管n9/n10的电流放大倍数，βn为常规npn管n11/n12的电流放大倍数。i2、i4为启动偏置电路提供的静态电流。
35.所述基极电流采样/消除核心电路如图4所示。如图所示，常规晶体管p3、p10、p11、p12构成比例电流镜，且电流比例为1:2:2:1,分析电路可得流过pnp晶体管p13、p14的电流
ip/in约为其中i3、i1为启动偏置电路提供的静态偏置电流，β
p
为p型晶体管p21的电流放大倍数、βs为超βnpn管n5的电流放大倍数，βn为常规npn管n7/n6的电流放大倍数。通过严格控制i3、i1以及i2、i4的电流分配比例，可以使得ip＝in＝ib，当三者电流相等时，共射共基差分对的输入偏置电流被完全抵消，从而实现零偏置电流设计，通过流片验证，本设计的输入偏置电流范围为1pa～8pa。
36.图5为图2-图4整合后的整体实施电路。
37.以上内容是结合最佳实施方案对本发明说做的进一步详细说明，不能认定本发明的具体实施只限于这些说明。本领域的技术人员应该理解，在不脱离由所附权利要求书限定的情况下，可以在细节上进行各种修改，都应当视为属于本发明的保护范围。