计算模块、可重构芯片、重构方法、装置、设备及介质与流程

1.本发明实施例涉及芯片技术，尤其涉及一种计算模块、可重构芯片、重构方法、装置及存储介质。


背景技术：

2.随着科学技术的不断发展，通信基站、终端设备、图像处理以及雷达信号处理等领域有着大量信号处理需求，这些信号处理任务运行在专门硬件加速器或一些dsp(digital signal processor，数字信号处理器)上。以通信基站和终端设备为例，接收端物理层信号处理部件主要有：射频接收数据通道、数据预处理、信道估计、均衡、软比特合并以及信道译码；发送端物理层信号处理部件主要有：信道编码、调制、信道滤波、傅里叶变换、解扰以及加扰等。这些信号处理部件在通信基带芯片中大部分是以硬化的形式实现，软件可以配置一部分参数。随着dsp技术的发展，也有将一些部件采用纯软件实现，如信道估计部件在通信产品中后期常被着重关注和优化，会优先考虑这部分功能的软件实现。
3.随着当前芯片工艺提升，单颗芯片的研发成本指数级提升，因此，如何实现芯片的重构，增加芯片的使用范围，降低芯片的平均成本得到了人们的广泛研究。
4.但是现阶段，可重构芯片仍处于研发阶段，市面上的可重构芯片通常存在灵活性以及通用性差等问题，难以满足不同应用场景的需求。


技术实现要素：

5.本发明实施例提供一种计算模块、可重构芯片、重构方法、装置、设备及介质，以实现对进行数据处理任务的算子进行重构，为构造可重构芯片提供依据。
6.第一方面，本发明实施例提供了计算模块，包括：
7.硬件消息管理单元阵列和算子处理单元阵列；
8.所述硬件消息管理单元，用于将与目标硬件线程对应的至少一个数据处理任务分配至至少一个目标算子处理单元；
9.所述算子处理单元，用于确定所述目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；
10.若否，则根据所述目标数据处理任务对所述当前算子集合中的算子进行重构，以对所述目标数据处理任务进行处理。
11.可选的，所述算子处理单元，还用于：
12.如果确定所述目标算子处理单元的当前算子集合中包含处理目标数据处理任务的目标算子，则直接对所述目标数据处理任务进行处理。
13.可选的，所述计算模块还包括：
14.直接存储器访问单元，用于将存储的与所述目标数据处理任务相关的目标数据发送至所述目标算子处理单元。
15.可选的，所述算子处理单元阵列中的至少两个所述算子处理单元采用按行管理方
式进行管理；
16.其中，每一行内的至少两个所述算子处理单元之间通过局部互联接口两两首尾互联；和/或，
17.每一行内的至少两个所述算子处理单元通过全局互联接口连接至环形总线。
18.可选的，所述算子处理单元包括：
19.可重构算子处理单元，用于当前算子集合中不包含处理所述目标数据处理任务的目标算子时，对所述算子集合中的算子进行重构。
20.可选的，所述算子处理单元还包括：
21.内部存储器，用于存储所述算子处理单元的内部数据；
22.全局互联逻辑，用于实现所述算子处理单元阵列中的所有所述算子处理单元的互联；
23.局部互联逻辑，用于实现所述算子处理单元阵列中每两个相邻的所述算子处理单元的互联。
24.第二方面，本发明实施例还提供了一种可重构芯片，包括：
25.如上述第一方面所述的计算模块，用于完成数据处理任务；
26.主控模块，用于对所述可重构芯片进行启动或者控制；
27.分区存储器模块，用于对所述可重构芯片中的各所述单元的数据进行分区存储；
28.第一芯片间互联接口，用于实现所述可重构芯片与其他可重构芯片之间的数据传输；
29.第二芯片间互联接口，用于实现所述可重构芯片与外部设备和/或上位机之间的数据传输。
30.第三方面，本发明实施例还提供了一种重构方法，应用于如权利要求7所述的可重构芯片，包括：
31.获取转换后的数据，并将所述数据存储在分区存储器中；
32.所述分区存储器将目标数据处理任务以及与所述目标数据处理任务对应的目标数据发送至计算模块；
33.所述计算模块通过硬件消息管理单元阵列选择与目标数据处理任务对应的目标算子处理单元，并将直接存储器访问单元阵列存储的与所述目标数据处理任务对应的目标数据发送至所述目标算子处理单元；
34.确定所述目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；
35.若否，则根据所述目标数据处理任务对所述当前算子集合中的算子进行重构，以对所述目标数据处理任务进行处理。
36.可选的，在所述确定所述目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子之后，还包括：
37.若是，则通过所述目标算子处理单元直接对所述目标数据处理任务进行处理。
38.第四方面，本发明实施例还提供了一种重构装置，设置于包含如权利要求7所述的可重构芯片的电子设备中，包括：
39.数据获取模块，用于获取转换后的数据，并将所述数据存储在分区存储器中；
40.目标数据发送发送模块，用于所述分区存储器将目标数据处理任务以及与所述目标数据处理任务对应的目标数据发送至计算模块；
41.目标数据处理模块，用于所述计算模块通过硬件消息管理单元阵列选择与目标数据处理任务对应的目标算子处理单元，并将直接存储器访问单元阵列存储的与所述目标数据处理任务对应的目标数据发送至所述目标算子处理单元；
42.确定所述目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；
43.若否，则根据所述目标数据处理任务对所述当前算子集合中的算子进行重构，以对所述目标数据处理任务进行处理。
44.第五方面，本发明实施例还提供了一种电子设备，所述电子设备包括：
45.一个或多个处理器；
46.存储装置，用于存储一个或多个程序，
47.当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如本发明实施例中任一实施例所述的重构方法。
48.第六方面，本发明实施例还提供了一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行如本发明实施例中任一实施例所述的重构方法。
49.本发明实施例中涉及到的计算包括，包括硬件消息管理单元阵列和算子处理单元阵列；硬件消息管理单元，用于将与目标硬件线程对应的至少一个数据处理任务分配至至少一个目标算子处理单元；算子处理单元，用于确定目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；若否，则根据目标数据处理任务对当前算子集合中的算子进行重构，以对目标数据处理任务进行处理，可以实现对进行数据处理任务的算子进行重构，为后续构造可重构芯片提供依据。
附图说明
50.图1是本发明实施例一中的一种计算模块的结构示意图；
51.图2是本发明实施例二中的一种计算模块的结构示意图；
52.图3是本发明实施例三中的一种算子处理单元的结构示意图；
53.图4是本发明实施例四中的一种可重构芯片的结构示意图；
54.图5是本发明实施例四中的一种基于可重构芯片的无线电终端架构示意图；
55.图6是本发明实施例四中的一种接收数据的处理示意图；
56.图7是本发明实施例五中的一种重构方法的流程图；
57.图8是本发明实施例六中的一种重构装置的结构示意图；
58.图9是本发明实施例七中的的一种电子设备的结构示意图。
具体实施方式
59.下面结合附图和实施例对本发明实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明实施例，而非对本发明实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明实施例相关的部分而非全部结构。
60.实施例一
61.图1是本发明实施例一中的一种计算模块的结构示意图，该模块可以适用于对进行数据处理任务的算子进行重构的情况，如图1所示，该模块可以包括：硬件消息管理单元阵列110和算子处理单元阵列120，可以理解的是，硬件消息管理单元阵列110中可以包括至少两个硬件消息管理单元，算了处理单元阵列120中可以包括至少两个算子处理单元，例如，2个、3个或者10个等，本实施例中对其不加以限定。
62.在本实施例的一个可选实现方式中，硬件消息管理单元阵列110中的各硬件消息管理单元可以用于将与目标硬件线程对应的至少一个数据处理任务分配至至少一个目标算子处理单元。
63.其中，目标硬件线程可以为数字前端处理线程或者下行数据处理线程等，本实施例中对其不加以限定。示例性的，与下行数据处理线程对应的数据处理任务可以包括：时频变换任务、信道估计任务或者信道译码任务等，本实施例中对其不加以限定。
64.可选的，当硬件信息管理单元接收到与目标硬件线程对应的控制流数据之后，可以根据控制流数据的数据类型将目标硬件线程对应的至少一个数据处理任务分配至至少目标算子处理单元；示例性的，若目标硬件线程为下行数据处理线程，则可以将时频变换任务分配至算了处理单元阵列120中的第一算子处理单元；将信道估计任务分配至算了处理单元阵列120中的第二算子处理单元；将信道估计任务分配至算了处理单元阵列120中的第三算子处理单元。
65.在本实施例的一个可选实现方式中，算了处理单元阵列120中的各算子处理单元可以用于确定目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；若否，则根据目标数据处理任务对当前算子集合中的算子进行重构，以对目标数据处理任务进行处理。
66.其中，目标算子中可以包含一个或者多个算子，本实施例中对其不加以限定。可选的，当算子处理单元阵列120中的目标算子处理单元接收到目标硬件线程中的目标数据处理任务时，可以先确定目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；进一步的，如果确定目标算子集合中不包含处理目标数据人物的目标算子，则可以根据目标数据处理任务(例如，目标数据处理任务的数据类型或者处理方式等)对目标算子处理单元中的当前算子集合中的算子进行重构，进而实现目标算子处理单元对目标数据处理任务进行处理。
67.需要说明的是，本实施例中涉及到的目标数据处理任务可以为数据预处理、信道估计、信道均衡、软比特合并、信道译码、信道编码、调制或者滤波等，本实施例中对其不加以限定。
68.示例性的，目标数据处理任务为图像预处理任务m，完成该任务所需的算子为：算子a、算子b和算子c；当目标算子处理单元接收到图像预处理任务m时，可以确定其当前算子集合中是否包含算子a、算子b和算子c，如果不包含算子a、算子b和算子c中的一个算子或者多个算子，则可以根据图像预处理任务m的待处理数据的数据类型构造当前算子集合中缺少的算子(算子a、算子b和算子c中的一个算子、两个算子或者全部算子)，进而实现对图像预处理任务m的处理。
69.在本实施例的一个可选实现方式中，如果确定目标算子处理单元的当前算子集合
中包含处理目标数据处理任务的目标算子，则直接对目标数据处理任务进行处理。
70.示例性的，在上述例子中，当目标算子处理单元接收到图像预处理任务m时，可以确定其当前算子集合中是否包含算子a、算子b和算子c，如果当前算子集合中同时包含算子a、算子b和算子c，则无需重构算子，目标算子处理单元可以直接对图像预处理任务m进行处理。
71.本实施例中涉及到的计算模块，包括：硬件消息管理单元阵列和算子处理单元阵列；硬件消息管理单元，用于将与目标硬件线程对应的至少一个数据处理任务分配至至少一个目标算子处理单元；算子处理单元，用于确定目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；若否，则根据目标数据处理任务对当前算子集合中的算子进行重构，以对目标数据处理任务进行处理，可以实现对进行数据处理任务的算子进行重构，为后续构造可重构芯片提供依据。
72.实施例二
73.图2是本发明实施例二中的一种计算模块的结构示意图，本实施例是对上述各技术方案的进一步细化，本实施例中的技术方案可以与上述一个或者多个实施例中的各个可选方案结合。如图2所示，计算模块还可以包括：直接存储器访问单元阵列230；可以理解的是，本实施例中涉及到的直接存储器访问单元阵列230中可以包括至少两个直接存储器访问单元，例如，2个、3个或者10个等，本实施例中对其不加以限定。
74.在本实施例的一个可选实现方式中，直接存储器访问单元阵列230中的任一直接存储器访问单元可以用于将存储的与目标数据处理任务相关的目标数据发送至目标算子处理单元。
75.可选的，直接存储器访问单元中存储有与目标数据处理任务对应的数据流数据，当硬件消息管理单元将与目标线程对应的目标数据处理任务分配至目标算子处理单元之后，存储有与目标数据处理任务对应的数据的直接存储器访问单元，将与目标数据处理任务对应的数据发送至目标算子处理单元，以使目标数据处理任务可以正常完成。
76.在本实施例的一个可选实现方式中，直接存储器访问单元阵列230中的各直接存储器访问单元可以并行为算子处理单元阵列120提供数据，这样设置的好处在于，可以提高算子处理单元阵列处理数据的吞吐量。
77.在本实施例的一个可选实现方式中，算子处理单元阵列120中的至少两个算子处理单元采用按行管理方式进行管理；其中，每一行内的至少两个算子处理单元之间通过局部互联接口两两首尾互联；和/或，每一行内的至少两个算子处理单元通过全局互联接口连接至环形总线。
78.可选的，可以将算子处理单元阵列120中的多个算子处理单元可以采用按行布局的方式进行布置，并采用按行管理方式进行管理；示例性的，若算子处理单元阵列120中包括12个算子处理单元，则可以将这12个算子处理单元布置为3行，每行包括至少2个算子处理单元；例如，第一行包括3个算子处理单元，第二行包括4个算子处理单元，以及第三行包括5个算子处理单元。
79.在本实施例的一个可选实现方式中，每一行内的至少两个算子处理单元之间可以通过局部互联接口实现两两首尾互联，示例性的，若算子处理单元阵列120中的第一行包括3个算子处理单元，则第一算子处理单元可以分别与第二算子处理单元以及第三算子处理
单元进行首尾互联，即，任意两个算子处理单元之间都可以实现互联，以便各相邻算子处理单元之间的数据传输。
80.在本实施例的另一个可选实现方式中，每一行内的至少两个算子处理单元通过全局互联接口连接至环形总线，示例性的，若算子处理单元阵列120中的第二行包括4个算子处理单元，则这4个算子处理单元可以分别通过全局互联接口连接至环形总线(需要说明的是，图2中由于平面图的限制，并未示出该连接关系，但其并不是对本发明实施例的限制)。
81.这样设置的好处在于，可以实现算子处理单元阵列120中的所有算子处理单元的互联，可以实现各个算子处理单元之间的数据传输。
82.本实施例中涉及到的计算模块还可以包括直接存储器访问单元，用于将存储的与目标数据处理任务相关的目标数据发送至目标算子处理单元，可以保证目标数据处理任务的正常完成；同时，算子处理单元阵列120中的至少两个算子处理单元采用按行管理方式进行管理；其中，每一行内的至少两个算子处理单元之间通过局部互联接口两两首尾互联；和/或，每一行内的至少两个算子处理单元通过全局互联接口连接至环形总线，可以实现各个算子处理单元之间的数据传输。
83.实施例三
84.图3是本发明实施例三中的一种算子处理单元的结构示意图，参考图3，算子处理单元可以包括：可重构算子处理单元310。
85.其中，可重构算子处理单元310可以用于当前算子集合中不包含处理目标数据处理任务的目标算子时，对算子集合中的算子进行重构。
86.示例性的，若算子处理单元a接收到对数据处理任务b的计算时，如果算子处理单元a中不包含处理数据处理任务b的算子，则可以通过可重构算子处理单元310对算子处理单元a中所包含的算子进行重构，从而使算子处理单元a可以对数据处理任务b进行处理。
87.在本实施例的一个可选实现方式中，算子处理单元还可以包括内部存储器320、全局互联逻辑330和局部互联逻辑340。
88.其中，内部存储器320，用于存储算子处理单元的内部数据；
89.全局互联逻辑330，用于实现算子处理单元阵列中的所有算子处理单元的互联；
90.局部互联逻辑340，用于实现算子处理单元阵列中每两个相邻的算子处理单元的互联。
91.本实施例中涉及到的算子处理单元可以包括：可重构算子处理单元，用于当前算子集合中不包含处理目标数据处理任务的目标算子时，对算子集合中的算子进行重构，可以实现对进行数据处理任务的算子进行重构，为后续构造可重构芯片提供依据。
92.实施例四
93.图4是本发明实施例四中的一种可重构芯片的结构示意图，本实施例可适用于对芯片进行重构的情况，如图4所示，该芯片包括：上述各实施例中涉及到的计算模块410、主控模块420、分区存储器模块430、第一芯片间互联接口440和第二芯片间互联接口450。
94.计算模块410，用于完成数据处理任务；
95.主控模块420，用于对可重构芯片进行启动或者控制；
96.分区存储器模块430，用于对可重构芯片中的各单元的数据进行分区存储；
97.第一芯片间互联接口440，用于实现可重构芯片与其他可重构芯片之间的数据传
输；
98.第二芯片间互联接口450，用于实现可重构芯片与外部设备和/或上位机之间的数据传输。
99.本实施例中的可重构芯片，包括计算模块、主控模块、分区存储器模块、第一芯片间互联接口和第二芯片间互联接口，可以实现对进行数据处理任务的算子进行重构，为后续构造可重构芯片提供依据。
100.在本实施例的一个可选实现方式中，科重构芯片包括的计算模块410、主控模块420、分区存储器模块430、第一芯片间互联接口440和第二芯片间互联接口450之间可以通过总线互联。
101.需要说明的是，计算模块410(gau，general arithmetic unit)是可重构芯片的核心所在，承担完成数字信号处理功能，具备可在线重构的特点。
102.计算模块410主要包含通用dma(gdma)(直接存储器访问单元)阵列、hmm(硬件消息管理单元)阵列和alu(算子处理单元)阵列。
103.其中，gdma阵列，负责完成存储器数据读取和写出，保证数据按照流水方式送入到alu单元。为提高alu阵列处理数据的吞吐量，gdma阵列包含有多个gdma通道，可以并行为alu单元提供数据访问服务。
104.hmm阵列，硬件消息管理单元阵列模块。gau中对数字信号处理任务的管理是按照硬件线程颗粒度来管理，每个硬件线程运行在一个hmm单元上，每个硬件线程可以处理多条硬件消息。每个硬件线程有自己独立的生命周期，所占用的alu计算资源相互独立；每个硬件线程所占用的alu资源在编译时由用户静态指定，算子映射到alu的映射由编译器完成。硬件线程可以是映射到某一个具体的应用，可以是映射到某一个软件线程，也可以是映射到某一个具体的算法处理；硬件线程可以动态进行管理，由硬件线程描述表进行描述。
105.每个hmm模块内都包含一个简单risc处理单元用于线程初始化、流程控制、alu模式配置等功能。hmm内部的risc处理器可以是一个简单的自研处理器，或者是基于risc-v/arm架构的一个简单处理器。为减小hmm执行对存储器访问的需求，多个hmm可以复用相同的总线访问，为提高hmm执行效率，也可以采用itcm等内存机制。
106.alu阵列，算子处理单元阵列用于完成具体的计算任务，alu阵列中的多个alu采用按行管理，每一行内的多个alu之间采用局部互联接口两两首尾互联，同时每一行内的多个alu也通过全局互联接口连接到一个行环形总线上。不同alu之间的数据处理尽量是采用局部互联接口交互，只有在非相邻alu之间传输数据时才通过行环形互联总线交互。行环形总线上每个alu的burst能力可以配置，以充分利用环形总线的能力，采用环形总线的好处是alu之间的处理延时可以预估。需要说明的是，每一个alu在任一时刻只工作在某一种具体算子模式下，单个alu的算子切换由对应的hmm处理器完成。
107.为了更好地理解本发明实施例，图5列举了一种基于可重构芯片的无线电终端架构示意图，参考图5，该无线电终端架构包括：收发射频前端510、模数转换器520、可重构芯片530以及数模转换器540。
108.其中，收发射频前端510，用于完成接收和发送的射频前端处理；
109.模数转换器520和数模转换器540，用于完成数字域和模拟域转换处理；
110.可重构芯片530的gau内完成iq正交信号提取、数字前端处理、解调、信道译码、信
道编码、发送端调制、发送成形等过程。
111.为了更好地理解本发明实施例，图6列举了一种接收数据的处理示意图，其中，hmm610用于完成rfif及数字前端处理，将其单独作为一个硬件线程是因为它内部的处理大部分都是基于样点或样点分段处理，alu间大部分都可以采用局部互联数据接口，同时该线程的输出除了hmm620会使用，还可以给到其他模块使用；
112.hmm620用于完成下行数据的时频变换、信道估计、均衡、信道译码等功能，将这些功能放到一个线程是方便开发、调度处理。实际中下行处理可能包含多个物理信道，各个物理信道有不同的物理过程，比如lte系统中的pdcch信道过程和pdsch信道过程有很大差别，根据情况需要进一步按照信道划分硬件线程。
113.实施例五
114.图7是本发明实施例五中的一种重构方法的流程图，应用于权利要求7的可重构芯片，本实施例可适用于对芯片进行在线重构的情况，该方法可以由重构装置来执行，该装置可以通过软件和/或硬件的方式实现，并配置于电子设备中，其中，该电子设备中包括上述各实施例中涉及到的可重构芯片。具体的，参考图7，该方法具体包括如下步骤：
115.步骤710、获取转换后的数据，并将数据存储在分区存储器中。
116.步骤720、分区存储器将目标数据处理任务以及与目标数据处理任务对应的目标数据发送至计算模块。
117.步骤730、计算模块通过硬件消息管理单元阵列选择与目标数据处理任务对应的目标算子处理单元，并将直接存储器访问单元阵列存储的与目标数据处理任务对应的目标数据发送至目标算子处理单元；确定目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；若否，则根据目标数据处理任务对当前算子集合中的算子进行重构，以对目标数据处理任务进行处理。
118.在本实施例的一个可选实现方式中，在确定目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子之后，还可以包括：若是，则通过目标算子处理单元直接对目标数据处理任务进行处理。
119.本实施例的方案，通过获取转换后的数据，并将数据存储在分区存储器中；分区存储器将目标数据处理任务以及与目标数据处理任务对应的目标数据发送至计算模块；计算模块通过硬件消息管理单元阵列选择与目标数据处理任务对应的目标算子处理单元，并将直接存储器访问单元阵列存储的与目标数据处理任务对应的目标数据发送至目标算子处理单元；确定目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；若否，则根据目标数据处理任务对当前算子集合中的算子进行重构，以对目标数据处理任务进行处理，可以实现对进行数据处理任务的算子进行重构，为后续构造可重构芯片提供依据。
120.实施例六
121.图8是本发明实施例六中的一种重构装置的结构示意图，该装置可以执行上述各实施例中涉及到的重构方法。参照图8，该装置包括：数据获取模块810、目标数据发送发送模块820和目标数据处理模块830。
122.数据获取模块810，用于获取转换后的数据，并将数据存储在分区存储器中；
123.目标数据发送发送模块820，用于分区存储器将目标数据处理任务以及与目标数
据处理任务对应的目标数据发送至计算模块；
124.目标数据处理模块830，用于计算模块通过硬件消息管理单元阵列选择与目标数据处理任务对应的目标算子处理单元，并将直接存储器访问单元阵列存储的与目标数据处理任务对应的目标数据发送至目标算子处理单元；
125.确定目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；
126.若否，则根据目标数据处理任务对当前算子集合中的算子进行重构，以对目标数据处理任务进行处理。
127.本实施例的方案，通过数据获取模块获取转换后的数据，并将数据存储在分区存储器中；通过目标数据发送发送模块将目标数据处理任务以及与目标数据处理任务对应的目标数据发送至计算模块；通过目标数据处理模块对应的目标算子处理单元，并将直接存储器访问单元阵列存储的与目标数据处理任务对应的目标数据发送至目标算子处理单元；确定目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；若否，则根据目标数据处理任务对当前算子集合中的算子进行重构，以对目标数据处理任务进行处理，可以实现对进行数据处理任务的算子进行重构，为后续构造可重构芯片提供依据。
128.可选的，目标数据处理模块830，还用于若否，则根据目标数据处理任务对当前算子集合中的算子进行重构，以对目标数据处理任务进行处理。
129.本发明实施例所提供的重构装置可执行本发明任意实施例所提供的重构方法，具备执行方法相应的功能模块和有益效果。
130.实施例七
131.图9为本发明实施例七提供的一种电子设备的结构示意图，如图9所示，该设备/终端/服务器包括处理器90、存储器91、输入装置92和输出装置93；电子设备中处理器90的数量可以是一个或多个，图9中以一个处理器90为例；电子设备中的处理器90、存储器91、输入装置92和输出装置93可以通过总线或其他方式连接，图9中以通过总线连接为例。
132.存储器91作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的重构方法对应的程序指令/模块(例如，重构装置中的：数据获取模块810、目标数据发送发送模块820和目标数据处理模块830)。处理器90通过运行存储在存储器91中的软件程序、指令以及模块，从而执行电子设备的各种功能应用以及数据处理，即实现上述的重构方法。
133.存储器91可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器91可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器91可进一步包括相对于处理器90远程设置的存储器，这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
134.输入装置92可用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。输出装置93可包括显示屏等显示设备。
135.实施例八
136.本发明实施例八还提供一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行一种重构方法，该方法包括：
137.获取转换后的数据，并将所述数据存储在分区存储器中；
138.所述分区存储器将目标数据处理任务以及与所述目标数据处理任务对应的目标数据发送至计算模块；
139.所述计算模块通过硬件消息管理单元阵列选择与目标数据处理任务对应的目标算子处理单元，并将直接存储器访问单元阵列存储的与所述目标数据处理任务对应的目标数据发送至所述目标算子处理单元；
140.确定所述目标算子处理单元的当前算子集合中是否包含处理目标数据处理任务的目标算子；
141.若否，则根据所述目标数据处理任务对所述当前算子集合中的算子进行重构，以对所述目标数据处理任务进行处理。
142.当然，本发明实施例所提供的一种包含计算机可执行指令的存储介质，其计算机可执行指令不限于如上所述的方法操作，还可以执行本发明任意实施例所提供的重构方法中的相关操作。
143.通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本发明可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(read-only memory，rom)、随机存取存储器(random access memory，ram)、闪存(flash)、硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
144.值得注意的是，上述重构装置的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
145.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。