使用影子锁存器配置的寄存器文件的位宽重配置的制作方法

技术特征：
1.一种处理器，其包括：前端，所述前端具有指令集，所述前端以第一位宽操作；以及浮点单元，所述浮点单元被耦接来接收所述指令集，所述浮点单元以第二位宽操作，其中，基于对提供给所述浮点单元的所述指令集的位宽评估，所述浮点单元采用影子锁存器配置的寄存器文件来执行位宽重配置。2.如权利要求1所述的处理器，其中：所述位宽重配置使得以所述第二位宽操作的所述浮点单元能够对以所述第一位宽接收的所述指令集进行操作。3.如权利要求1所述的处理器，其中：所述影子锁存器配置的寄存器文件包括多个常规锁存器和多个影子锁存器，所述多个影子锁存器用于存储要从所述影子锁存器读取或写入所述影子锁存器的数据。4.如权利要求3所述的处理器，其中：所述多个常规锁存器中的至少一个常规锁存器存储第一位宽操作的多个较低位，并且所述多个影子锁存器中的至少一个影子锁存器存储与所述第一位宽操作相关联的多个较高位。5.如权利要求4所述的处理器，其中：所述第一位宽操作是512位宽操作，并且所述第二位宽是256位。6.如权利要求3所述的处理器，其中：所述影子锁存器配置的寄存器文件包括耦接到所述多个影子锁存器的多个影子多路复用器(mux)。7.如权利要求6所述的处理器，其中：在读取操作期间，所述多个影子mux中的至少一个影子mux用于选择所述多个影子锁存器中的至少一个影子锁存器进行读取。8.如权利要求3所述的处理器，其中：在写入操作期间，所述多个影子锁存器中的至少一个影子锁存器在多个时钟周期中的第二时钟周期期间使用写入控制信号来激活。9.如权利要求3所述的处理器，其中：在读取操作期间，对所述多个影子锁存器中的至少一个影子锁存器的所述读取操作在第二时钟周期期间通过读取控制信号来激活，所述读取控制信号致使所述影子选择多路复用器在多个时钟周期中的第二时钟周期期间选择所述影子锁存器进行所述读取操作。10.如权利要求1所述的处理器，其中：读取逻辑用于从多个影子锁存器选择影子锁存器来读取数据。11.如权利要求3所述的处理器，其中：其中所述影子锁存器位于所述影子锁存器配置的寄存器文件中的单个条目中。12.一种方法，其包括：接收以第一位宽操作的指令集；以第二位宽操作浮点单元；以及基于对所述指令集的位宽评估，采用影子锁存器配置的寄存器文件来执行位宽重配置。
13.如权利要求12所述的方法，其中：所述位宽重配置使得以所述第二位宽操作的所述浮点单元能够对以所述第一位宽接收的所述指令集进行操作。14.如权利要求12所述的方法，其中：所述影子锁存器配置的寄存器文件包括多个常规锁存器和多个影子锁存器，所述多个影子锁存器用于存储要从所述影子锁存器读取或写入所述影子锁存器的数据。15.根据权利要求14所述的方法，其还包括：将第一位宽操作的多个较低位存储在所述多个常规锁存器中的至少一个常规锁存器中，并且将与所述第一位宽操作相关联的多个较高位存储在所述多个影子锁存器中的至少一个影子锁存器中。16.如权利要求14所述的方法，其中：所述第一位宽是512位宽，并且所述第二位宽是256位宽。17.如权利要求14所述的方法，其中：所述影子锁存器配置的寄存器文件包括耦接到所述多个影子锁存器的多个影子多路复用器(mux)。18.如权利要求17所述的方法，其中：在读取操作期间，所述多个影子mux中的至少一个影子mux用于选择所述多个影子锁存器中的至少一个影子锁存器进行读取。在写入操作期间，对所述多个影子锁存器中的至少一个影子锁存器的所述写入操作在多个时钟周期中的第二时钟周期期间使用写入控制信号来激活。19.一种浮点单元，其包括：调度器单元；以及影子锁存器配置的寄存器文件，所述影子锁存器配置的寄存器文件耦接到所述调度器单元，其中基于对以第一位宽提供给所述浮点单元的指令集的位宽评估，所述浮点单元采用所述影子锁存器配置的寄存器文件来使用第二位宽执行位宽重配置。20.如权利要求1所述的处理器，其中：所述影子锁存器配置的寄存器文件包括多个常规锁存器和多个影子锁存器，所述多个影子锁存器用于存储要从所述影子锁存器读取或写入所述影子锁存器的数据。

技术总结
一种处理器，包括：前端，所述前端具有指令集，所述前端以第一位宽度操作；以及浮点单元，所述被耦接以在以所述第一位宽度操作的所述处理器中接收所述指令集。所述浮点单元以第二位宽操作，并且基于对提供给所述浮点单元的所述指令集的位宽评估，所述浮点单元采用影子锁存器配置的浮点单元寄存器文件来执行位宽重配置。所述影子锁存器配置的浮点寄存器文件包括多个常规锁存器和多个影子锁存器，所述多个影子锁存器用于存储要从所述影子锁存器读取或写入所述影子锁存器的数据。所述位宽重配置使得以所述第二位宽操作的所述浮点单元能够对以所述第一位宽接收的所述指令集进行操作。对以所述第一位宽接收的所述指令集进行操作。对以所述第一位宽接收的所述指令集进行操作。


技术研发人员：阿伦
受保护的技术使用者：超威半导体公司
技术研发日：2020.09.25
技术公布日：2022/5/10