一种基于exact规则转mask规则的实现方法与装置与流程

1.本发明涉及网络安全技术领域，特别是涉及一种基于exact规则转mask规 则的实现方法与装置。


背景技术：

2.对于网络安全设备，acl规则的作用主要用来控制流量转发、丢弃、重定向 等功能。而对于高端网络安全设备而言，如分流器、某特种设备，acl规则种类 非常多，且规则容量较大，一般采用nps|fpga及交换芯片等高端芯片作为设备 的基础芯片。例如，某特种设备要求的规则种类有，灵活五元组、掩码五元组、 特征码规则、扩展头规则、v6前后缀规则、vlan|mpls规则等，种类非常多， 而规则数量五元组规则要求千万级别。针对这样的需要，无论是规则的匹配及 规则优先级的输出，难度都较大，主要瓶颈在于fpga的查找性能，设计不合理 会出现资源浪费、更导致漏命中情况。而对规则类型最多、数量最大的灵活五 元组规则而言，难度尤其大，下面重点介绍当前灵活五元组规则的实现方式。
3.灵活五元组规则存放在fpga中ddr颗粒中，能有多大空间，取决于ddr内 存大小，涉及芯片选型，这里不做过多介绍。灵活五元组规则的规则类型，通 过五个元素排列组合为25种类型，减去全不关心的种类(及五元组全0的规则)， 还剩31种规则类型，目前针对运营商已上线项目而言，一般是6种规则类型， 例如：sip、sip dip、sip dip dport等，部分重大项目存在12种规则类型， 某些特殊局点中的规则种类也会超过12类。对于超过12种规则类型的局点而 言，往往就达到了许多高端芯片查找性能瓶颈。
4.鉴于此，克服该现有技术所存在的缺陷是本技术领域亟待解决的问题。


技术实现要素：

5.本发明要解决的技术问题是提供一种基于exact规则转mask规则的实现方 法。
6.本发明进一步要解决的技术问题是提供一种基于exact规则转mask规则的 实现装置。
7.本发明采用如下技术方案：
8.第一方面，一种基于exact规则转mask规则的实现方法，包括：
9.灵活五元组规则存放在存储器中并进行流量命中，当局点需要的灵活五元 组规则类型数量大于第一数量时，选出第一数量的灵活五元组规则类型作为第 一部分灵活五元组规则类型，并将所述第一部分灵活五元组规则类型存放在第 一存储器中；
10.选出超过第一数量的灵活五元组规则类型作为第二部分灵活五元组规则类 型，并将所述第二部分灵活五元组规则类型的exact规则转换为mask规则并存 放在第二存储器中；
11.流量对所述灵活五元组规则进行匹配，并根据优先级对匹配到的灵活五元 组规则类型进行命中并进行流量输出。
12.优选的，查询所有灵活五元组规则类型的规则数量，并从小到大排序。
13.优选的，从小到大依次选出规则数量相对更小的灵活五元组规则类型作为 第二部分灵活五元组规则类型，直到第二部分灵活五元组规则类型被填满
14.并将所述第二部分灵活五元组规则类型的exact规则转换为mask规则并存 放在第二存储器中。
15.优选的，所述流量对所述灵活五元组规则进行匹配，并根据优先级对匹配 到的灵活五元组规则类型进行命中并进行流量输出，具体包括：
16.当所述流量仅与一种灵活五元组规则类型相匹配时，则所述流量命中所述 相匹配的灵活五元组规则类型，并根据所述被命中灵活五元组规则类型进行输 出。
17.优选的，所述流量对所述灵活五元组规则进行匹配，并根据优先级对匹配 到的灵活五元组规则类型进行命中并进行流量输出，具体包括：
18.当所述流量与两个或者两个以上灵活五元组规则类型相匹配时，则所述流 量根据优先级找到相匹配的灵活五元组规则类型中优先级最高的灵活五元组规 则类型。
19.优选的，所述优先级具体包括：
20.所述局点需要的灵活五元组规则类型的优先级；
21.所述灵活五元组规则类型的exact规则与所述灵活五元组规则类型的mask 规则的优先级。
22.优选的，当所述找到的优先级最高的灵活五元组规则类型为目标灵活五元 组规则类型时，则所述流量命中优先级最高的灵活五元组规则类型并进行输出。
23.优选的，当所述找到的优先级最高的灵活五元组规则类型不为目标灵活五 元组规则类型时，则更改所述优先级使得所述目标灵活五元组规则类型优先级 最高，所述流量命中所述更改后优先级最高的灵活五元组规则类型并进行输出。
24.优选的，所述灵活五元组规则包括：sip、dip、sport、dport、protocol 以及所述5个灵活五元组规则sip、dip、sport、dport与protocol的相互组 合；
25.所述灵活五元组的规则类型数量≤32。
26.第二方面，一种基于exact规则转mask规则的实现装置，基于exact规则 转mask规则的实现装置包括至少一个处理器，以及，与所述至少一个处理器通 信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指 令，所述指令被所述处理器执行，用于执行所述基于exact规则转mask规则的 实现方法。
27.本发明对acl规则的作用控制流量转发、丢弃、重定向等功能的过程中， 某特殊局点出现超出fpga的查找性能的情况提出了一种灵活五元组规则的实 现方法。选择将部分规则数量较少的acl规则类型选择由exact规则转换为mask 规则，这样当灵活五元组规则类型数量超过fpga的查找性能时，将部分灵活 五元组规则类型为mask规则的使用tcam来查找存储，设备需要查找的exact 规则类型仍然保持在fpga的查找性能之内，这样就能够保证逻辑查找性能， 从而避免了现网部分acl规则无法被命中，导致丢包、或者因为本应该命中走黑 名单或者重定向动作的规则走白名单动作，最终导致流量转发错误的情况发生。
附图说明
28.为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所 需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明 的一些实施例，
对于本领域普通技术人员来讲，在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。
29.图1是本发明实施例提供的一种基于exact规则转mask规则的实现方法的 方法流程图；
30.图2是本发明实施例提供的一种基于exact规则转mask规则的实现方法的 方法流程图；
31.图3是本发明实施例提供的一种基于exact规则转mask规则的实现方法的 方法流程图；
32.图4是本发明实施例提供的一种基于exact规则转mask规则的实现方法的 校正流程图；
33.图5是本发明实施例提供的一种基于exact规则转mask规则的实现装置的 装置示意图。
具体实施方式
34.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实 施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅 仅用以解释本发明，并不用于限定本发明。
35.在本发明的描述中，术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、
ꢀ“
底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了 便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不应当 理解为对本发明的限制。
36.此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此 之间未构成冲突就可以相互组合。
37.实施例1:
38.本发明实施例1提供了一种基于exact规则转mask规则的实现方法，具体 包括：
39.如图1所示，灵活五元组规则存放在存储器中并进行输出，当局点需要的 灵活五元组规则类型数量大于第一数量时，流程如下：
40.步骤101中，选出第一数量的灵活五元组规则类型作为第一部分灵活五元 组规则类型；
41.步骤102中，将所述第一部分灵活五元组规则类型存放在第一存储器中；
42.步骤103中，选出超过第一数量数量的灵活五元组规则类型作为第二部分 灵活五元组规则类型；
43.步骤104中，将所述第二部分灵活五元组规则类型的exact规则转换为mask 规则；
44.步骤105中，将所述第二部分灵活五元组规则类型存放在第二存储器中；
45.步骤106中，流量对所述灵活五元组规则进行匹配，并根据优先级对匹配 到的灵活五元组规则类型进行命中并进行流量输出。
46.由于在不同局点中灵活五元组的规则类型数量可能存在大于第一数量与小 于等于第一数量的情况，因此两种不同情况下的流程如下：
47.如图2所示，基于exact规则转mask规则的实现方法流程如下：
48.步骤201中，查询当前局点存在的灵活五元组的规则类型数量；
49.步骤202中，对比当前局点存在的灵活五元组的规则类型数量是否大于第 一数量，若是，跳转至步骤104，若不是，跳转至步骤103；
50.其中所述第一数量为大于或者等于12，由于目前部分特殊局点中的规则种 类存在超过12种灵活五元组规则类型的情况，对于超过12种灵活五元组规则 类型的局点来说，往往就达到了许多高端芯片查找性能瓶颈，因此所述第一数 量根据当前高端芯片查找性能瓶颈由本领域人员自行设定决定，不应限制本专 利的保护范围；
51.由于mask规则即为掩码五元组规则，由于所述掩码五元组规与也是采用 exact规则中的五个元素，区别在于掩码五元组规则需要按照掩码范围来进行匹 配，因此可以将灵活五元组的exact规则转换为mask规则放至第二存储器中进 行存储查找运算。
52.其中第一部分灵活五元组规则类型为在第一存储器查找性能以内的第一数 量的灵活五元组规则类型，所述第一部分灵活五元组规则类型无需做exact规 则转换为mask规则的操作，直接交给第一存储器存放并查找运算；
53.其中所述第一存储器为fpga硬件芯片，所述第一部分灵活五元组规则类型 存放在fpga中ddr颗粒中，12或者小于12种灵活五元组规则类型为所述fpga 硬件芯片的查找性能瓶颈，所述第一存储器由用户或者本领域技术人员根据需 要自行设定，不应限制本专利的保护范围。
54.所述第二部分灵活五元组规则类型为在灵活五元组规则类型整体数量超出 了第一存储器查找性能是，从灵活五元组规则类型整体数量中取出一部分来存 放至第二存储器中进出查找运算，从而分担了第一存储器的查找运算压力，所 述第二部分灵活五元组规则类型的exact规则转换为mask规则；
55.其中所述第二存储器为tcam三态内容寻址存储器，主要存储mask掩码规 则，所述第二部分灵活五元组规则类型的exact规则转换为mask规则并存放在 tcam三态内容寻址存储器中，所述第二存储器由用户或者本领域技术人员根据 需要自行设定，不应限制本专利的保护范围。
56.由于灵活五元组规则的作用主要用来控制流量转发、丢弃、重定向等功能， 因此将所述灵活五元组规则类型存放在存储器中后，所述流量根自身报文对所 述灵活五元组规则类型进行匹配，并根据设定的优先级对匹配到的灵活五元组 规则类型中的目标灵活五元组规则类型进行命中并输出。
57.其中所述目标灵活五元组规则类型为用户需要的灵活五元组规则，用于控 制正确的流量转发、丢弃、重定向等功能，所述目标灵活五元组规则类型由用 户或者本领域技术人员根据需要自行设定，不应限制本专利的保护范围。
58.将所述第二部分灵活五元组规则类型的exact规则转换为mask规则后，第 一存储器需要查找的灵活五元组规则类型还是第一数量种类的规则类型，防止 超过了第一存储器的查找性能瓶颈，从而导致部分灵活五元组规则无法被命中， 导致丢包或者本应该命中走黑名单或者重定向动作的规则走白名单动作，最终 导致流量转发错误。
59.步骤203中，当对比当前局点存在的灵活五元组的规则类型数量小于或者 等于第一数量时，将所述灵活五元组的规则类型在第一存储器中进行存储并被 流量命中；
60.所述第二存储器为tcam三态内容寻址存储器，由于tcam三态内容寻址存 储器规则容量有限，无法存储运算过多规则数量的灵活五元组规则类型，因此 存在以下优选方
法：
61.步骤204中，查询所有灵活五元组规则类型的规则数量，并做从小到大排 序；
62.步骤205中，选择灵活五元组规则数量相对少的规则类型作为第二部分存 放在第二存储器中，其余的灵活五元组规则类型存放在第一存储器中；
63.如图3所示，所示第二部分灵活五元组规则规则类型的划分流程如下：
64.步骤301中，查找局点中所存在的规则类型及当前各个规则类型的数量；
65.步骤302中，将所有灵活五元组规则类型的规则数量进行从小到大排序；
66.步骤303中，将灵活五元组规则数量相对更小的规则类型依次划分为第二 部分灵活五元组规则类型；
67.其中，当局点需要的灵活五元组规则类型数量多出第一数量一个时，选出 规则数量最小的灵活五元组规则类型作为第二部分灵活五元组规则类型，并将 所述第二部分灵活五元组规则类型的exact规则转换为mask规则并存放在第二 存储器中；当局点需要的灵活五元组规则类型数量多出第一数量两个或者大于 两个时，将规则数量最小的灵活五元组规则类型依次选入第二部分灵活五元组 规则类型；
68.步骤304中，检查划入第二部分的灵活五元组规则类型数量是否为当前局 点存在的灵活五元组规则类型数量减去第一数量的差值，若是，则说明第二部 分被填满，跳转至步骤305；若不是，则说明第二部分未被填满，跳转至步骤 303；
69.步骤305中，将所述第二部分灵活五元组规则类型的exact规则转换为mask 规则并存放在第二存储器中。
70.当流量根据acl规则进行转发、丢弃、重定等操作时，所述流量会对所述 局点中的灵活五元组规则类型进行匹配，所述可能会出现匹配到多个灵活五元 组规则类型的情况，而只需要命中一个目标灵活五元组规则类型，并根据命中 的目标灵活五元组规则类型进行流量的输出，因此存在以下优选方法：
71.当所述流量仅与一种灵活五元组规则类型相匹配时，则所述流量命中所述 相匹配的灵活五元组规则类型，并根据所述被命中灵活五元组规则类型进行流 量的输出。
72.当所述流量与两个或者两个以上灵活五元组规则类型相匹配时，则所述流 量根据优先级命中相匹配的灵活五元组规则类型中优先级最高的灵活五元组规 则类型，并根据所述被命中灵活五元组规则类型进行流量的输出。
73.所述灵活五元组规则包括sip、dip、sport、dport、protocol以及所述5 个灵活五元组规则sip、dip、sport、dport与protocol的相互组合，其中sip 为源地址，dip为目的地址，sport为源端口，dport为目的端口，protocol为 协议；
74.所述sip的内容范围为0.0.0.0-255.255.255.255；
75.所述dip的内容范围为0.0.0.0-255.255.255.255；
76.所述sport的内容范围为1-65535；
77.所述dport的内容范围为1-65535；
78.所述protocol的内容范围为1-255；
79.所述灵活五元组的规则类型数量除开灵活五元组全为0的一种一共有31种， 其中包括sip、dip、sport、dport与protocol5种基本灵活五元组的规则类型， 其余26种灵活五元组规则为sip、dip、sport、dport与protocol的相互组合， 一个灵活五元组规则不能出现
两个相同的基本灵活五元组的规则类型；
80.当所述流量与一种灵活五元组规则类型相匹配时，所述流量报文对应的sip、 dip、sport、dport与protocol位置上的内容与所述相匹配的灵活五元组规则 类型对应的内容一致；
81.当所述流量与所述两个或者两个以上灵活五元组规则类型相匹配时，所述 流量报文对应的sip、dip、sport、dport与protocol位置上的内容满足同时 与两个或者两个以上灵活五元组规则类型对应的内容一致。
82.所述优先级为在与流量相匹配的两个或者两个以上的灵活五元组规则类型 中，优先选出目标灵活五元组规则进行命中；其中优先级包括：
83.所述局点需要的灵活五元组规则类型的优先级；
84.所述灵活五元组规则类型的exact规则与所述灵活五元组规则类型的mask 规则的优先级。
85.其中所述局点需要的灵活五元组规则类型的优先级具体包括：设置局点中 所有灵活五元组规则类型的命中优先顺序，使得目标灵活五元组在被匹配到后 能够优先被流量命中；
86.所述灵活五元组规则类型的exact规则与所述灵活五元组规则类型的mask 规则的优先级具体包括：设置灵活五元组规则类型的exact规则与灵活五元组 规则类型的mask规则的命中优先顺序，使得目标灵活五元组能够作为exact规 则或者mask规则被命中。
87.当存在上述两种优先级时，可能会出现两个优先级的优先对象不一致的冲 突，从而导致被匹配到的目标灵活五元组规则类型因为所述优先级无法被流量 命中的情况，因此存在以下优选方法：
88.当被匹配到的目标灵活五元组规则类型因为所述优先级无法被流量命中时， 则更改所述优先级使得所述目标灵活五元组规则类型优先级最高，所述流量命 中所述目标灵活五元组规则类型并进行输出。
89.所述更改所述优先级具体包括：更改与流量相匹配的灵活五元组规则类型 的命中优先顺序，使得目标灵活五元组规则类型的命中优先级最高，从而使得 目标灵活五元组规则类型能被流量优先命中；
90.因为可能存在目标灵活五元组规则类型的优先级为所有与流量相匹配的规 则类型中最高的，但由于exact规则的优先级高于mask规则，而所述目标灵活 五元组规则类型被转换为了mask规则，导致所述目标灵活五元组规则类型无法 被流量命中，因此更改灵活五元组规则类型的exact规则与灵活五元组规则类 型的mask规则的命中优先顺序，使得目标灵活五元组规则类型的命中优先级最 高，从而使得目标灵活五元组规则类型能被流量优先命中；
91.实施例2:
92.本发明实施例2提供了一种基于exact规则转mask规则的实现方法，本实 施例2相比实施例1从更为具体的情景来展现本方案的实施流程。
93.灵活五元组中五种元素包括sip、dip、sport、dport与protocol，所述五 种元素的排列组合一共有32种，除去其中对五种元素全部不关心的一种类型， 也就是五种元素内容全为0的类型，还剩下31种；
94.其中，令只关心sip的规则为type16，假设sip＝1；
95.令只关心dip的规则为type8，假设dip＝2；
96.令只关心sport的规则为type4，假设sport＝4；
97.令只关心dport的规则为type2，假设dport＝8；
98.令只关心protocol的规则为type1，假设protocol＝16；
99.其中sip dip sport dport protocol＝31，所述灵活五元组中五种元素相组 合排列得出除上述五种规则的剩余26中规则，比如sip dip＝1 2＝3的规则类型 为type3；具体如下表所示：
[0100][0101][0102]
定义上述31种灵活五元组规则类型如上表所示；在设备中增加一条命令 show rule type sum，对设备中所存在的所有灵活五元组规则类型以及它们的 规则数量进行查找，并得出它们对应的灵活五元组的五个基本元素的内容，具 体如下表所示：
[0103][0104][0105]
上表中规则数量为同一灵活五元组规则类型的下发到设备的条数，其中部 分规则类型的相邻条数之间规则数值存在差值，也就是步长。
[0106]
由上表可知，设备中存在的15种灵活五元组的规则类型，本实施例中第一 存储器为fpga硬件芯片，第二存储器为tcam三态内容寻址存储器，因此本实 施例中第一数量为12，需要在设备中存在的15种灵活五元组的规则类型中选出 规则数量最少的三个灵活五元组的规则类型，将它们的exact规则转换为mask 规则；如上图所示，其中规则数量最少的三个灵活五元组规则类型为type16、 type18与type15，因此，将所示type16、type18与type15三个灵活五元组规 则类型的exact规则转换为mask规则。
[0107]
本实施例中设定灵活五元组命中优先级为随着规则类型序号增大，命中优 先级逐级减小，type4优先级最高，type8优先级其次，依次类推，type31优先 级最低；
[0108]
本实施例中设定灵活五元组规则类型的exact规则优先级高于灵活五元组 规则类型的mask规则；
[0109]
本实施例中流量为sip:11.1.1.3；dip:2.2.2.2；sprot：1001；dport： 66；protocol：0；
[0110]
如图4所示，目标灵活五元组规则类型命中与对应流量的输出的流程如下：
[0111]
步骤401中，由上表可知，所述流量与灵活五元组规则类型type18、灵活 五元组规则类型type8与灵活五元组规则类型type4相匹配；
[0112]
本实施例目标灵活五元组规则类型为type4；
[0113]
步骤402中，由于本实施例中设定灵活五元组命中优先级为随着规则类型 序号增大逐级减小，且灵活五元组规则类型的exact规则优先级高于灵活五元 组规则类型的mask规则；因此灵活五元组规则类型type4优先级相比灵活五元 组规则类型type18与灵活五元组规则类型type8更高，且所述灵活五元组规则 类型type4为exact规则，优先级高于灵活五元组规则类型type18的mask规 则；因此流量会命中灵活五元组规则类型type4；
[0114]
步骤403中，由于本实施例目标灵活五元组规则类型为type4，因此跳转至 步骤404；
[0115]
步骤404中，所述流量命中灵活五元组规则类型type4并输出，完成目标 灵活五元组规则类型的命中与对应流量的输出。
[0116]
实施例3:
[0117]
本发明实施例3提供了一种基于exact规则转mask规则的实现方法，本实 施例3相比实施例1从更为具体的情景来展现本方案的实施流程。
[0118]
灵活五元组中五种元素包括sip、dip、sport、dport与protocol，所述五 种元素的排列组合一共有32种，除去其中对五种元素全部不关心的一种类型， 也就是五种元素内容全为0的类型，还剩下31种；
[0119]
其中，令只关心sip的规则为type16，假设sip＝16；
[0120]
令只关心dip的规则为type8，假设dip＝8；
[0121]
令只关心sport的规则为type4，假设sport＝4；
[0122]
令只关心dport的规则为type2，假设dport＝2；
[0123]
令只关心protocol的规则为type1，假设protocol＝1；
[0124]
其中sip dip sport dport protocol＝31，所述灵活五元组中五种元素相组 合排列得出除上述五种规则的剩余26中规则，比如sip dip＝16 8＝24的规则类 型为type24；具体如下表所示：
[0125][0126]
定义上述31种灵活五元组规则类型如上表所示；在设备中增加一条命令 show rule type sum，对设备中所存在的所有灵活五元组规则类型以及它们的 规则数量进行查找，并得出它们对应的灵活五元组的五个基本元素的内容，具 体如下表所示：
[0127]
[0128][0129]
由上表可知，设备中存在的15种灵活五元组的规则类型，本实施例中第一 存储器为fpga硬件芯片，第二存储器为tcam三态内容寻址存储器，因此本实 施例中第一数量为12，需要在设备中存在的15种灵活五元组的规则类型中选出 规则数量最少的三个灵活五元组的规则类型，将它们的exact规则转换为mask 规则；如上图所示，其中规则数量最少的三个灵活五元组规则类型为type16、 type18与type15，因此，将所示type16、type18与type15三个灵活五元组规 则类型的exact规则转换为mask规则。
[0130]
本实施例中设定灵活五元组输出优先级为随着规则类型序号增大，输出优 先级逐级增高，type4优先级最低，type8优先级其次，依次类推，type31优先 级最高；
[0131]
本实施例中设定灵活五元组规则类型的exact规则优先级高于灵活五元组 规则类型的mask规则；
[0132]
本实施例中流量为sip:1.1.1.1；dip:2.12.2.4；sprot：1001；dport： 0；protocol：6；
[0133]
本实施例目标灵活五元组规则类型为type16；
[0134]
如图4所示，目标灵活五元组规则类型命中与对应流量的输出的流程如下：
[0135]
步骤401中，由上表可知，所述流量与灵活五元组规则类型type16、灵活 五元组规则类型type9与灵活五元组规则类型type4相匹配。
[0136]
步骤402中，本实施例中目标灵活五元组规则类型为type16，但根据本实 施例设定的优先级，虽然灵活五元组规则类型type16相比灵活五元组规则类型 type9与灵活五元组规则类型type4优先级更高，但所述灵活五元组规则类型 type16为mask规则，本实施例中灵活五元组规则类型的exact规则优先级高于 灵活五元组规则类型的mask规则；因此流量会命中灵活五元组规则类型type9；
[0137]
步骤403中，由于本实施例目标灵活五元组规则类型为type16，因此如果 不更改优先级关系，所述流量无法命中目标灵活五元组规则类型为type16并输 出；
[0138]
步骤405中，将exact规则与mask规则的优先级进行变更，将所述优先级 设定更改为灵活五元组规则类型的mask规则优先级高于灵活五元组规则类型的 exact规则；此时所述流量会命中灵活五元组规则类型type16；
[0139]
步骤406中，所述流量命中灵活五元组规则类型type16并输出，完成目标 灵活五元组规则类型的命中与对应流量的输出。
[0140]
实施例4:
[0141]
如图5所示，是本发明实施例的基于exact规则转mask规则的实现方法的 装置示意图。本实施例的基于exact规则转mask规则的实现装置包括一个或多 个处理器51以及存储器52。其中，图5中以一个处理器51为例。
[0142]
处理器51和存储器52可以通过总线或者其他方式连接，图5中以通过总 线连接为例。
[0143]
存储器52作为一种非易失性计算机可读存储介质，可用于存储非易失性软 件程序和非易失性计算机可执行程序，如实施例1中的基于exact规则转mask 规则的实现方法。处理器51通过运行存储在存储器52中的非易失性软件程序 和指令，从而执行基于exact规则转mask规则的实现方法。
[0144]
存储器52可以包括高速随机存取存储器，还可以包括非易失性存储器，例 如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些 实施例中，存储器52可选包括相对于处理器51远程设置的存储器，这些远程 存储器可以通过网络连接至处理器51。上述网络的实例包括但不限于互联网、 企业内部网、局域网、移动通信网及其组合。
[0145]
所述程序指令/模块存储在所述存储器52中，当被所述一个或者多个处理 器51执行时，执行上述实施例1中的基于exact规则转mask规则的实现方法， 例如，执行以上描述的图1-图4所示的各个步骤。
[0146]
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发 明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明 的保护范围之内。