一种芯片布局方法、装置、电子设备和可读存储介质与流程

1.本发明涉及集成电路领域，特别是涉及一种芯片布局方法、装置、电子设备和可读存储介质。


背景技术：

2.随着集成电路的发展，芯片的功能越来越复杂，芯片的功耗也随之上升。功耗的增加不仅增加电能的损耗，而且会导致一系列的问题，例如电池寿命缩短、芯片可靠性下降、封装和散热成本增加等。
3.目前，为了保证芯片性能并有效降低功耗，主要采用多电压域和多时钟域的方法设计芯片。在芯片设计过程中，根据芯片中各电路模块的功能，为各电路模块设置不同的时钟，并为关键路径上的电路模块分配较高的电源电压以维持芯片的性能、非关键路径上的电路模块分配较低的电源电压以降低芯片的功耗。在电压域的划分中，根据各电路模块的相对位置关系，将相邻电路模块划分在同一个电压域中。
4.而根据各电路模块的相对位置关系划分电压域时，通过调节电压域的电压提高某个电路模块的时钟时，会导致其他电压域的电压同时被提高，使整个芯片的功耗大大增加，芯片的可靠性降低。因此，无法通过调节电压域电压的方式，灵活调节芯片中电路模块的时钟，提高芯片性能。


技术实现要素：

5.鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种芯片布局方法，以解决无法通过调节电压域电压的方式，灵活调节芯片中电路模块的时钟频率的问题。
6.相应的，本发明实施例还提供了一种芯片布局装置、一种电子设备以及一种存储介质，用以保证上述方法的实现及应用。
7.为了解决上述问题，本发明实施例公开了一种芯片布局方法，包括：
8.获取电路设计文件和对应的约束文件；
9.根据所述电路设计文件和所述约束文件，确定所述电路设计文件中每个时钟分别对应的所有电路模块；
10.根据所述每个时钟分别对应的所有电路模块，对所述电路设计文件进行重组，得到重组后的电路设计文件，以根据所述重组后的电路设计文件生成第一版图，并分别为所述第一版图中的每个第一目标电路模块设置对应的电压域；
11.其中，所述第一目标电路模块根据所述电路设计文件中的目标时钟对应的所有电路模块组合得到，所述目标时钟为所有所述时钟中的任意一个时钟。
12.可选的，所述根据所述每个时钟分别对应的所有电路模块，对所述电路设计文件进行重组，得到重组后的电路设计文件，包括：
13.针对每个目标时钟，均执行如下操作：确定所述目标时钟对应的每个电路模块的
逻辑连接信息；根据所述目标时钟对应的每个电路模块的逻辑连接信息，对所述目标时钟对应的所有电路模块进行组合，得到所述第一目标电路模块，以及所述第一目标电路模块的逻辑连接信息；
14.根据所有所述第一目标电路模块的逻辑连接信息调整所述电路设计文件的逻辑连接信息，得到所述重组后的电路设计文件。
15.可选的，所述根据所述重组后的电路设计文件生成第一版图，并分别为所述第一版图中的每个第一目标电路模块设置对应的电压域，包括：
16.对所述第一目标电路模块进行逻辑综合，得到与所述第一目标电路模块对应的第一门级网表，以及对所述重组后的电路设计文件中除所述第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表；
17.根据所述第一门级网表生成与所述第一目标电路模块对应的第一目标版图；
18.根据所述第二门级网表和所有所述第一目标版图生成所述第一版图；
19.针对所述第一版图中的每个所述第一目标电路模块分别设置对应的电压域。
20.可选的，所述根据所述重组后的电路设计文件生成第一版图，并分别为所述第一版图中的每个第一目标电路模块设置对应的电压域，包括：
21.对所述第一目标电路模块进行逻辑综合，得到与所述第一目标电路模块对应的第一门级网表，以及对所述重组后的电路设计文件中除所述第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表；
22.根据所有所述第一门级网表和所述第二门级网表，生成第三门级网表；
23.根据所述第三门级网表生成所述第一版图；
24.针对所述第一版图中的每个所述第一目标电路模块分别设置对应的电压域。
25.可选的，还包括：
26.根据所述第一版图确定需要创建过线逻辑的第二目标电路模块；
27.在所述重组后的电路设计文件中，为所述第二目标电路模块添加所述过线逻辑，以根据添加过线逻辑之后的电路设计文件生成第二版图，并针对所述第二版图中的每个所述第一目标电路模块分别设置对应的电压域。
28.本发明实施例还公开了一种芯片布局装置，包括：
29.获取模块，用于获取电路设计文件和对应的约束文件；
30.确定模块，用于根据所述电路设计文件和所述约束文件，确定所述电路设计文件中每个时钟分别对应的所有电路模块；
31.重组模块，用于根据所述每个时钟分别对应的所有电路模块，对所述电路设计文件进行重组，得到重组后的电路设计文件，以根据所述重组后的电路设计文件生成第一版图，并分别为所述第一版图中的每个第一目标电路模块设置对应的电压域；
32.其中，所述第一目标电路模块根据所述电路设计文件中的目标时钟对应的所有电路模块组合得到，所述目标时钟为所有所述时钟中的任意一个时钟。
33.可选的，所述重组模块，具体用于针对每个目标时钟，均执行如下操作：确定所述目标时钟对应的每个电路模块的逻辑连接信息；根据所述目标时钟对应的每个电路模块的逻辑连接信息，对所述目标时钟对应的所有电路模块进行组合，得到所述第一目标电路模块，以及所述第一目标电路模块的逻辑连接信息；根据所有所述第一目标电路模块的逻辑
连接信息调整所述电路设计文件的逻辑连接信息，得到所述重组后的电路设计文件。
34.可选的，还包括：
35.第一综合模块，用于对所述第一目标电路模块进行逻辑综合，得到与所述第一目标电路模块对应的第一门级网表，以及对所述重组后的电路设计文件中除所述第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表；
36.第一生成模块，用于根据所述第一门级网表生成与所述第一目标电路模块对应的第一目标版图；
37.第二生成模块，用于根据所述第二门级网表和所有所述第一目标版图生成所述第一版图；
38.第一设置模块，用于针对所述第一版图中的每个所述第一目标电路模块分别设置对应的电压域。
39.可选的，还包括：
40.第二综合模块，用于对所述第一目标电路模块进行逻辑综合，得到与所述第一目标电路模块对应的第一门级网表，以及对所述重组后的电路设计文件中除所述第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表；
41.第三生成模块，用于根据所有所述第一门级网表和所述第二门级网表，生成第三门级网表；
42.第四生成模块，用于根据所述第三门级网表生成所述第一版图；
43.第二设置模块，用于针对所述第一版图中的每个所述第一目标电路模块分别设置对应的电压域。
44.可选的，还包括：
45.创建模块，用于根据所述第一版图确定需要创建过线逻辑的第二目标电路模块；
46.添加模块，用于在所述重组后的电路设计文件中，为所述第二目标电路模块添加所述过线逻辑，以根据添加过线逻辑之后的电路设计文件生成第二版图，并针对所述第二版图中的每个所述第一目标电路模块分别设置对应的电压域。
47.本发明实施例还公开了一种电子设备包括有存储器，以及一个或者一个以上的程序，其中一个或者一个以上程序存储于存储器中，且经配置以由一个或者一个以上处理器执行所述一个或者一个以上程序包含用于进行以下操作的指令：
48.获取电路设计文件和对应的约束文件；
49.根据所述电路设计文件和所述约束文件，确定所述电路设计文件中每个时钟分别对应的所有电路模块；
50.根据所述每个时钟分别对应的所有电路模块，对所述电路设计文件进行重组，得到重组后的电路设计文件，以根据所述重组后的电路设计文件生成第一版图，并分别为所述第一版图中的每个第一目标电路模块设置对应的电压域；
51.其中，所述第一目标电路模块根据所述电路设计文件中的目标时钟对应的所有电路模块组合得到，所述目标时钟为所有所述时钟中的任意一个时钟。
52.本发明实施例还公开了一种可读存储介质，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行本发明实施例中一个或多个所述的芯片布局方法。
53.本发明实施例包括以下优点：
54.获取电路设计文件和对应的约束文件，根据电路设计文件和约束文件，确定电路设计文件中每个时钟分别对应的所有电路模块，将每个时钟对应的所有电路模块组合为一个电路模块，得到重组后的电路设计文件。在根据重组后的电路设计文件进行版图设计时，可以为每个第一目标电路模块分别设置独立的电压域，使得每个时钟只对应一个电压域，在调节某个电路模块所在电压域的电压时，只需调节该电压域的电压，并不需要调节其他电压域的电压。在通过调节某个电路模块所在电压域的电压，提高芯片的性能时，可以避免大量的增加芯片功耗，从而可以提高芯片的能耗比，并且可以简化芯片签核阶段的时序分析过程，提高时序分析效率。
附图说明
55.图1示出了现有技术中的一种电路设计文件的结构图；
56.图2示出了本发明的一种芯片布局方法实施例的步骤流程图；
57.图3示出了本发明的一种重组后的电路设计文件的结构图；
58.图4示出了本发明的另一种芯片布局方法实施例的步骤流程图；
59.图5示出了本发明的一种芯片布局装置实施例的结构框图；
60.图6是根据一示例性实施例示出的一种用于芯片布局的电子设备的结构框图。
具体实施方式
61.为了更清楚地介绍本发明的技术方案，首先对现有技术中的芯片布局方法进行简单介绍。
62.参照图1，示出了现有技术中的一种电路设计文件的结构图，在电路设计文件中，芯片100包括电路模块a、电路模块b、电路模块c、电路模块d和电路模块e，电路模块b中包括子模块b1和子模块b2。其中，电路模块a和子模块b1的时钟为第一时钟(第一时钟的时钟频率例如为3khz)，电路模块c和子模块b2的时钟为第二时钟(第二时钟的时钟频率例如为5khz)，电路模块d和电路模块e的时钟为第三时钟(第三时钟的时钟频率例如为7khz)。在根据电路设计文件生成芯片100的版图时，由于子模块b1和子模块b2位于电路模块b中，子模块b1和子模块b2会被布局到版图中的同一个区域，使子模块b1和子模块b2相邻。在对版图中的各个电路模块划分电压域时，相邻的子模块b1和子模块b2会被划分到同一个电压域中。
63.在根据版图制造得到芯片100之后，在芯片100的运行过程中，可以通过提高芯片100中某个电路模块所在电压域的电压，提高该电路模块的时钟频率，进而提高芯片100的整体性能。例如，可以提高电路模块a所在电压域的电压，电路模块a所在电压域的电压被提高时，第一时钟的时钟频率被提高，电路模块a的运行频率提高，芯片100的整体性能提高，相应的电路模块a的功耗也增加。若电路模块a和子模块b1不在同一个电压域内，子模块b1所在电压域的电压需要同时提高，以保证子模块b1和电路模块a的时钟频率相同(第一时钟的时钟频率)。相应的，由于子模块b1所在电压域的电压被提高，子模块b2的时钟频率(第二时钟的时钟频率)也被提高，子模块b1和子模块b2的功耗同时增加。同理，若电路模块c和子模块b2不在同一个电压域内，为了保证子模块b2和电路模块c的时钟频率相同，电路模块c
所在电压域的电压需要同时提高，电路模块c的功耗也增加。由此可知，当电路模块a所在电压域的电压被提高时，不仅会导致与电路模块a的时钟频率相同的子模块b1的功耗增加，同时会导致子模块b2和电路模块c的功耗增加，使整个芯片100的功耗大大增加，能耗比降低。因此，在芯片的运行过程中，在需要保证芯片功耗的情况下，无法灵活的调节电压域的电压，无法通过调节电压域电压的方式，调节芯片中各电路模块的时钟频率，提高芯片的整体性能。
64.同时，在芯片100的时序分析过程中，在对相同时钟频率的两个电路模块进行时序分析时，若两个电路模块在不同的电压域，则需要设置电压转换单元，通过电压转换单元使一个电路模块传输到另一个电路模块的信号的电压与另一个电路模块的电压相同后，才能进行时序分析，时序分析的操作繁琐，效率低下。例如，在对第一时钟下的电路模块a和子模块b1进行时序分析时，由于电路模块a和子模块b1在不同的电压域内，需要设置电压转换单元，使电路模块a传输到子模块b1的信号的电压与子模块b1的电压相同时，才能进行时序分析。
65.本发明实施例的核心构思之一在于，对电路设计文件进行重组，将相同时钟频率的电路模块组合为同一个电路模块，使电路设计文件中的每个时钟只对应一个电路模块，并且在根据重组后的电路设计文件进行版图设计时，为每个时钟对应的电路模块分别划分单独的电压域，从而使得在调节某个电路模块所在电压域的电压时，只需调节该电路模块所在电压域的电压，并不需要调节其他电压域的电压，可以避免大量的增加芯片功耗，从而可以提高芯片的能耗比，简化芯片的时序分析过程，提高时序分析效率。
66.需要说明的是，本发明实施例提供的芯片布局方法可以应用在电子设备中，具体的比如计算机，可以在实现芯片布局的同时，解决上述技术问题，达到降低芯片功耗、提高芯片能耗比的目的。
67.为解决上述问题，本实施例提供一种芯片布局方法，下面结合附图和具体实施方式对本发明作进一步详细的说明。
68.参照图2，示出了本发明的一种芯片布局方法实施例的步骤流程图，应用于电子设备，可以包括如下步骤：
69.步骤201、获取电路设计文件和对应的约束文件。
70.其中，电路设计文件可以是用户通过电路图绘制软件(例如virtuso绘制的电路原理图，或者使用硬件描述语言(例如hdl，hardware description language)撰写的描述芯片的电路原理的逻辑代码，电路设计文件的具体形式可以根据需求选择。约束文件用于对电路设计文件中的电路特征进行描述，例如约束文件中可以包括电路设计文件中与时钟相关的信息，如每个时钟的时钟频率，每个时钟分别对应的时钟端口(时钟端口为电路模块中连接时钟信号的端口)等信息。对电路设计文件和约束文件的理解，可参考现有技术，本实施例对此不做限制。
71.本实施例中，电子设备可以接收用户输入的电路设计文件和约束文件，或者接收其他电子设备发送的电路设计文件和约束文件，电子设备获取电路设计文件和约束文件的过程可参考现有技术，本实施例对此不做限制。
72.步骤202、根据电路设计文件和约束文件，确定电路设计文件中每个时钟分别对应的所有电路模块。
73.本实施例中，电子设备在获取到电路设计文件和对应的约束文件之后，可以根据电路设计文件和约束文件确定电路设计文件中包括的所有时钟，每个时钟分别对应的电路模块，以及每个时钟的时钟频率。
74.示例的，电子设备在获取到芯片100的约束文件之后，可以对约束文件进行扫描，确定约束文件中包括的所有与时钟相关的信息，每个时钟的时钟频率，以及每个时钟分别对应的时钟端口。例如，电子设备可以对芯片100的约束文件进行扫描，确定第一时钟的标识和第一时钟的时钟频率(3khz)，同时确定第一时钟对应的时钟端口为端口a和端口b1。同时，电子设备可以对芯片100的逻辑代码进行扫描，确定逻辑代码中的每个电路模块，以及每个电路模块的时钟端口。例如，确定电路模块a的时钟端口为端口a，以及确定子模块b1的时钟端口为端口b1。电子设备根据约束文件中端口a和端口b1与第一时钟的对应关系，以及电路设计文件中电路模块a和子模块b1的时钟端口，可以确定第一时钟对应的所有电路模块，即电路模块a和子模块b1。同理，可以确定第二时钟对应的电路模块c和子模块b2，以及第三时钟对应的电路模块d和电路模块e。
75.以上仅为示例性举例，实际应用中，也可以通过其他方法根据电路设计文件和约束文件，确定电路设计文件中每个时钟分别对应的所有电路模块，本实施例对此不做限制。
76.步骤203、根据每个时钟分别对应的所有电路模块，对电路设计文件进行重组，得到重组后的电路设计文件。
77.本实施例中，电子设备可以根据电路设计文件中每个时钟分别对应的所有电路模块，对电路设计文件进行重组，分别将电路设计文件中每个时钟对应的所有电路模块组合为一个电路模块，即第一目标电路模块。
78.示例的，如图3所示，图3示出了本发明的一种重组后的电路设计文件的结构图，结合图1和图3，电子设备在确定第一时钟对应的电路模块a和子模块b1，第二时钟对应的电路模块c和子模块b2，以及确定第三时钟对应的电路模块d和电路模块e之后，可以将电路模块a和子模块b1组合为第一目标电路模块x，将电路模块c和子模块b2组合为第一目标电路模块y，以及将电路模块d和电路模块e组合为第一目标电路模块z，以得到重组后的电路设计文件。
79.在得到重组后的电路设计文件之后，可以根据重组后的电路设计文件进行版图设计，得到与重组后的电路设计文件对应的第一版图，即芯片100的版图。并在电压域的划分过程中，为第一版图中的每个第一目标电路模块分别设置独立的电压域。例如，在第一版图中可以为第一目标电路模块x设置第一电压域，为第一目标电路模块y设置第二电压域，以及为第一目标电路模块z设置第三电压域。其中，电路设计文件的版图设计和电压域划分过程与电路设计文件的重组过程可以由同一个电子设备执行，也可以由不同的电子设备执行。
80.结合上述举例，在图3所示的重组后的电路设计文件中，当需要提高电路模块a所在电压域的电压，以提高电路模块a的时钟频率(第一时钟的时钟频率)时，提高第一电压域的电压就可以同步提高电路模块a和子模块b1的时钟频率。同时，由于第二电压域和第三电压域中都未包括与第一时钟对应的电路模块，因此并不需要调节第二电压域和第三电压域的电压。在提高电路模块a的时钟频率时，只有电路模块a和子模块b1的功耗增加，子模块b2和电路模块c的功耗并未增加，避免了大量的增加芯片功耗，从而提高了芯片的能耗比。并
且，由于第一时钟对应的电路模块a和子模块b1都位于第一电压域内，在对电路模块a和子模块b1进行时序分析时，电路模块a和子模块b1的电压相同，并不需要设置电压转换单元，可以简化芯片签核阶段的时序分析过程，提高时序分析效率。
81.综上所述，本实施例中，获取电路设计文件和对应的约束文件，根据电路设计文件和约束文件，确定电路设计文件中每个时钟分别对应的所有电路模块，将每个时钟对应的所有电路模块组合为一个电路模块，得到重组后的电路设计文件。在根据重组后的电路设计文件进行版图设计时，可以为每个电路模块分别设置独立的电压域，使得每个时钟只对应一个电压域，在调节某个电路模块所在电压域的电压时，只需调节该电压域的电压，并不需要调节其他电压域的电压。在通过调节某个电路模块所在电压域的电压，提高芯片的性能时，可以避免大量的增加芯片功耗，从而可以提高芯片的能耗比，并且可以简化芯片签核阶段的时序分析过程，提高时序分析效率。
82.参照图4，示出了本发明的另一种芯片布局方法实施例的步骤流程图，该方法具体可以包括如下步骤：
83.步骤401、获取电路设计文件和对应的约束文件。
84.步骤402、根据电路设计文件和约束文件，确定电路设计文件中每个时钟分别对应的所有电路模块。
85.步骤403、确定目标时钟对应的每个电路模块的逻辑连接信息。
86.其中，目标时钟为所有时钟中的任意一个时钟。逻辑连接信息描述了电路模块中端口的连接状态。结合图1，以电路模块a和电路模块b为例，子模块b1的逻辑连接信息可以描述子模块b1的端口通过电路模块b的端口1与芯片100的端口1连接的连接状态，子模块b2的逻辑连接信息可以描述子模块b2的端口通过电路模块b的端口2与芯片100的端口2连接的连接状态。同理，电路模块a的逻辑连接信息可以描述电路模块a的端口与芯片100的端口3连接的连接状态。实际应用中，每个电路模块的逻辑连接信息中包括的具体内容根据电路模块中每个端口的连接状态确定，本实施例对此不做限制。
87.本实施例中，在根据电路设计文件和约束文件，确定电路设计文件中每个时钟分别对应的所有电路模块之后，可以确定目标时钟对应的每个电路模块，以及每个电路模块的逻辑连接信息。例如，确定第一时钟对应的电路模块a和子模块b1，以及电路模块a的逻辑连接信息和子模块b1的逻辑连接信息。
88.步骤404、根据目标时钟对应的每个电路模块的逻辑连接信息，对目标时钟对应的所有电路模块进行组合，得到第一目标电路模块，以及第一目标电路模块的逻辑连接信息。
89.本实施例中，在确定目标时钟对应的每个电路模块的逻辑连接信息之后，可以根据目标时钟对应的每个电路模块的逻辑连接信息，将目标时钟对应的所有电路模块组合为第一目标电路模块，并得到第一目标电路模块的逻辑连接信息。
90.例如，在确定第一时钟对应的电路模块a和子模块b1，以及电路模块a的逻辑连接信息和子模块b1的逻辑连接信息之后，根据电路模块a和子模块b1的逻辑连接信息，可以确定由电路模块a和子模块b1组合得到的第一目标电路模块x中需要设置两组端口，一组端口用于连接电路模块a的端口与芯片100的端口3，一组端口用于连接子模块b1的端口和芯片100的端口1。在将电路模块a和子模块b1组合为第一目标电路模块x的过程中，可以在第一目标电路模块x中建立一组端口w和另一组端口y，端口w用于连接电路模块a的端口与芯片
100的端口3，端口y用于连接子模块b1的端口和芯片100的端口1。同理，可以组合得到第一目标电路模块y和第一目标电路模块z。
91.步骤405、根据所有第一目标电路模块的逻辑连接信息调整电路设计文件的逻辑连接信息，得到重组后的电路设计文件。
92.本实施例中，在将目标时钟对应的所有电路模块组合为第一目标电路模块，以及生成第一目标电路模块的逻辑连接信息之后，可以根据所有第一目标电路模块的逻辑连接信息，调整电路设计文件的逻辑连接信息，以得到重组后的电路设计文件。具体的，结合步骤404，第一目标电路模块x的逻辑连接信息描述了第一目标电路模块x中电路模块a的端口通过第一目标电路模块x的端口w与芯片100的端口3连接的连接状态，以及第一目标电路模块x中子模块b1的端口通过第一目标电路模块x的端口y与芯片100的端口1连接的连接状态，此时可以更新芯片100的逻辑连接信息，更新后的芯片100的逻辑连接信息中，芯片100的端口3与第一目标电路模块x中的端口w连接，芯片100的端口1与第一目标电路模块x中的端口y连接。根据第一目标电路模块y和第一目标电路模块z的逻辑连接信息对芯片100的逻辑连接信息进行调整的过程可参考第一目标电路模块x，本实施例在此不做赘述。
93.步骤406、对第一目标电路模块进行逻辑综合，得到与第一目标电路模块对应的第一门级网表，以及对重组后的电路设计文件中除第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表。
94.本实施例中，在得到重组后的电路设计文件之后，首先可以对每个第一目标电路模块进行逻辑综合，生成每个第一目标电路模块分别对应的第一门级网表，以及对重组后的电路设计文件中除第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表。
95.例如，可以使用逻辑综合工具(例如design compiler)，设定时序约束条件和面积约束条件，对第一目标电路模块x进行逻辑综合，将第一目标电路模块x由寄存器传输级(rtl，register transfer level)的逻辑代码编译为相应的电路功能块以及电路功能块之间的拓扑结构，并根据设定的时序约束条件和面积约束条件，对编译结果进行逻辑重组和优化；进一步的，根据逻辑重组和优化结果，通过设定的时序约束条件和面积约束条件，从预设目标工艺库中确定每个电路功能块分别对应的电路单元(例如ram单元、i/o引脚单元)，构成第一目标电路模块x对应的第一门级网表。同理，可以得到第一目标电路模块y和第一目标电路模块z分别对应的第一门级网表。
96.与此同时，可以对重组后的电路设计文件中除第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表。实际应用中，重组后的电路设计文件中，除第一目标电路模块之外，还可以包括其他rtl级的逻辑代码，例如芯片100的端口1、端口2和端口3，可以同时对除所有第一目标电路模块之外的电路模块进行逻辑综合，得到对应的第二门级网表。重组后的电路设计文件中除第一目标电路模块之外的电路模块中包括的具体内容可以根据需求设置，本实施例对此不做限制。
97.步骤407、根据第一门级网表生成与第一目标电路模块对应的第一目标版图。
98.本实施例中，对第一目标电路模块进行逻辑综合，得到与第一目标电路模块对应的第一门级网表之后，可以根据第一门级网表进行版图设计。例如，可以使用布局布线工具(例如ic compiler)，进行布局规划，确定第一目标电路模块的尺寸，以及第一目标电路模
块对应的第一门级网表中每个电路单元的放置位置，然后进行布线，确定各电路单元之间的电路连接线，生成第一门级网表对应的第一目标版图。具体根据第一门级网表进行版图设计，得到第一目标版图的过程可以根据需求设置，本实施例对此不做限制。
99.步骤408、根据第二门级网表和所有第一目标版图生成第一版图。
100.本实施例中，在得到每个第一目标电路模块分别对应的第一目标版图之后，可以根据第二门级网表和所有第一目标版图生成第一版图。具体的，首先可以根据第二门级网表和所有第一目标版图确定芯片100的面积，然后根据第二门级网表，确定第二门级网表中的电路单元在芯片中的位置，并确定每个第一目标版图在芯片中的位置，最后根据每个第一目标电路模块的逻辑连接信息，以及芯片的逻辑连接信息，确定芯片中各电路模块之间的布线。结合上述举例，第一目标电路模块x中的端口w与芯片100中的端口3连接，第一目标电路模块x中的端口y与芯片100中的端口1连接，在根据第二门级网表和所有第一目标版图生成第一版图的过程中，首先可以确定芯片100的尺寸，然后确定第二门级网表中的电路单元，以及每个第一目标版图在芯片100中的位置，最后连接芯片中的端口3和第一目标版图中的端口1，以及连接芯片中的端口1和第一目标版图中的端口2，生成第一版图。具体根据第二门级网表和所有第一目标版图生成第一版图的过程可参考现有技术，本实施例对此不做限制。
101.步骤409、针对第一版图中的每个第一目标电路模块分别设置对应的电压域。
102.本实施例中，在得到所有第一门级网表和第二门级网表之后，分别根据每个第一门级网表进行版图设计，得到每个第一目标电路模块分别对应的第一目标版图，然后根据第二门级网表和所有第一目标版图生成第一版图。对每个第一目标电路模块分别进行逻辑综合和版图设计，可以降低逻辑综合和版图设计的难度，当第一目标电路模块的数量较多时，可以提高逻辑综合和版图设计的效率。
103.综上所述，本实施例中，获取电路设计文件和对应的约束文件，根据电路设计文件和约束文件，确定电路设计文件中每个时钟分别对应的所有电路模块，将每个时钟对应的所有电路模块组合为一个电路模块，得到重组后的电路设计文件。在根据重组后的电路设计文件进行版图设计时，可以为每个第一目标电路模块分别设置独立的电压域，使得每个时钟只对应一个电压域，在调节某个电路模块所在电压域的电压时，只需调节该电压域的电压，并不需要调节其他电压域的电压。在通过调节某个电路模块所在电压域的电压，提高芯片的性能时，可以避免大量的增加芯片功耗，从而可以提高芯片的能耗比，并且可以简化芯片签核阶段的时序分析过程，提高时序分析效率。
104.可选的，根据重组后的电路设计文件生成第一版图，并分别为第一版图中的每个第一目标电路模块设置对应的电压域的步骤，还可以通过如下方式实现：
105.对第一目标电路模块进行逻辑综合，得到与第一目标电路模块对应的第一门级网表，以及对重组后的电路设计文件中除第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表；
106.根据所有第一门级网表和第二门级网表生成第三门级网表；
107.根据第三门级网表生成第一版图；
108.针对第一版图中的每个第一目标电路模块分别设置对应的电压域。
109.本实施例中，在生成每个第一目标电路模块分别对应的第一门级网表和第二门级
网表之后，首先可以根据所有第一门级网表和第二门级网表生成第三门级网表，然后根据第三门级网表进行版图设计，得到第一版图。
110.实际应用中，当第一目标电路模块的数量较少时，首先可以生成包括所有电路模块的第三门级网表，然后根据第三门级网表进行版图设计生成第一版图，通过对多个电路模块统一进行版图设计，可以提高版图设计的效率。
111.可选的，该方法还可以包括：
112.根据第一版图确定需要创建过线逻辑的第二目标电路模块；
113.在重组后的电路设计文件中，为第二目标电路模块添加过线逻辑，以根据添加过线逻辑之后的电路设计文件生成第二版图，并针对第二版图中的每个第一目标电路模块分别设置对应的电压域。
114.本实施例中，在生成第一版图之后，可以根据各第一目标电路模块的端口位置和芯片的端口位置，在各个第一目标电路模块中确定需要创建过线逻辑的第二目标电路模块。其中，过线逻辑为需要在电路设计文件中添加的逻辑代码，用于描述设置在第二目标电路模块中的电路连接线，电路连接线用于连接除第二目标电路模块之外的其他电路模块。例如，若在第一版图中，第一目标电路模块z位于第一目标电路模块x和第一目标电路模块y之间，第一目标电路模块x和第一目标电路模块y之间存在电路连接线，则可以确定需要在第一目标电路模块z(第二目标电路模块)中创建过线逻辑，以在版图设计中通过过线逻辑进行布线，以连接第一目标电路模块x和第一目标电路模块y。当需要创建过线逻辑时，可以在重组后的电路设计文件中的第一目标电路模块z中添加过线逻辑，得到添加过线逻辑之后的电路设计文件，以根据添加过线逻辑后的电路设计文件进行版图设计，生成第二版图，并进行电压域的划分。实际应用中，根据第一版图确定需要创建过线逻辑的第二目标电路模块，在重组后的电路设计文件中添加过线逻辑，根据添加过线逻辑后的电路设计文件再次进行版图设计，生成第二版图，可以对重组后的电路设计文件进行调整，以合理的对芯片中的各个电路模块进行布局。
115.需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
116.参照图5，示出了本发明的一种芯片布局装置实施例的结构框图，装置500设置于电子设备，具体可以包括如下模块：
117.获取模块501，用于获取电路设计文件和对应的约束文件。
118.确定模块502，用于根据电路设计文件和约束文件，确定电路设计文件中每个时钟分别对应的所有电路模块。
119.重组模块503，用于根据每个时钟分别对应的所有电路模块，对电路设计文件进行重组，得到重组后的电路设计文件，以根据重组后的电路设计文件生成第一版图，并分别为第一版图中的每个第一目标电路模块设置对应的电压域。
120.其中，第一目标电路模块根据电路设计文件中的目标时钟对应的所有电路模块组合得到，目标时钟为所有时钟中的任意一个时钟。
121.可选的，重组模块503具体用于确定目标时钟对应的每个电路模块的逻辑连接信息；根据目标时钟对应的每个电路模块的逻辑连接信息，对目标时钟对应的所有电路模块进行组合，得到第一目标电路模块，以及第一目标电路模块的逻辑连接信息；根据所有第一目标电路模块的逻辑连接信息调整电路设计文件的逻辑连接信息，得到重组后的电路设计文件。
122.可选的，装置500还可以包括：
123.第一综合模块，用于对第一目标电路模块进行逻辑综合，得到与第一目标电路模块对应的第一门级网表，以及对重组后的电路设计文件中除第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表。
124.第一生成模块，用于根据第一门级网表生成与第一目标电路模块对应的第一目标版图。
125.第二生成模块，用于根据和所有第一目标版图生成第一版图。
126.第一设置模块，用于针对第一版图中的每个第一目标电路模块分别设置对应的电压域。
127.可选的，装置500还可以包括：
128.第二综合模块，用于对第一目标电路模块进行逻辑综合，得到与第一目标电路模块对应的第一门级网表，以及对重组后的电路设计文件中除第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表。
129.第三生成模块，用于根据所有第一门级网表和第二门级网表，生成第三门级网表。
130.第四生成模块，用于根据第三门级网表生成第一版图。
131.第二设置模块，用于针对第一版图中的每个第一目标电路模块分别设置对应的电压域。
132.可选的，装置500还可以包括：
133.创建模块，用于根据第一版图确定需要创建过线逻辑的第二目标电路模块。
134.添加模块，用于在重组后的电路设计文件中，为第二目标电路模块添加过线逻辑，以根据添加过线逻辑之后的电路设计文件生成第二版图，并针对第二版图中的每个第一目标电路模块分别设置对应的电压域。
135.对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
136.图6是根据一示例性实施例示出的一种用于芯片布局的电子设备的结构框图。例如，电子设备600可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等。
137.参照图6，电子设备600可以包括以下一个或多个组件：处理组件602，存储器604，电源组件606，多媒体组件608，音频组件610，输入/输出(i/o)的接口612，传感器组件614，以及通信组件616。
138.处理组件602通常控制电子设备600的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件602可以包括一个或多个处理器620来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件602可以包括一个或多个模块，便于处理组件602和其他组件之间的交互。例如，处理组件602可以包括多媒体模块，以
方便多媒体组件608和处理组件602之间的交互。
139.存储器604被配置为存储各种类型的数据以支持在设备600的操作。这些数据的示例包括用于在电子设备600上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器604可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(sram)，电可擦除可编程只读存储器(eeprom)，可擦除可编程只读存储器(eprom)，可编程只读存储器(prom)，只读存储器(rom)，磁存储器，快闪存储器，磁盘或光盘。
140.电源组件606为电子设备600的各种组件提供电力。电源组件606可以包括电源管理系统，一个或多个电源，及其他与为电子设备600生成、管理和分配电力相关联的组件。
141.多媒体组件608包括在所述电子设备600和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(lcd)和触摸面板(tp)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件608包括一个前置摄像头和/或后置摄像头。当电子设备600处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
142.音频组件610被配置为输出和/或输入音频信号。例如，音频组件610包括一个麦克风(mic)，当电子设备600处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器604或经由通信组件616发送。在一些实施例中，音频组件610还包括一个扬声器，用于输出音频信号。
143.i/o接口612为处理组件602和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。
144.传感器组件614包括一个或多个传感器，用于为电子设备600提供各个方面的状态评估。例如，传感器组件614可以检测到设备600的打开/关闭状态，组件的相对定位，例如所述组件为电子设备600的显示器和小键盘，传感器组件614还可以检测电子设备600或电子设备600一个组件的位置改变，用户与电子设备600接触的存在或不存在，电子设备600方位或加速/减速和电子设备600的温度变化。传感器组件614可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件614还可以包括光传感器，如cmos或ccd图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件614还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。
145.通信组件616被配置为便于电子设备600和其他设备之间有线或无线方式的通信。电子设备600可以接入基于通信标准的无线网络，如wifi，2g或3g，或它们的组合。在一个示例性实施例中，通信部件614经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，所述通信部件614还包括近场通信(nfc)模块，以促进短程通信。例如，在nfc模块可基于射频识别(rfid)技术，红外数据协会(irda)技术，超宽带(uwb)技术，蓝牙(bt)技术和其他技术来实现。
146.在示例性实施例中，电子设备600可以被一个或多个应用专用集成电路(asic)、数
字信号处理器(dsp)、数字信号处理设备(dspd)、可编程逻辑器件(pld)、现场可编程门阵列(fpga)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述方法。
147.在示例性实施例中，还提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器604，上述指令可由电子设备600的处理器620执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是rom、随机存取存储器(ram)、cd-rom、磁带、软盘和光数据存储设备等。
148.一种非临时性计算机可读存储介质，当所述存储介质中的指令由终端的处理器执行时，使得终端能够执行一种启动应用程序的方法，所述方法包括：
149.获取电路设计文件和对应的约束文件。
150.根据电路设计文件和约束文件，确定电路设计文件中每个时钟分别对应的所有电路模块。
151.根据每个时钟分别对应的所有电路模块，对电路设计文件进行重组，得到重组后的电路设计文件，以根据重组后的电路设计文件生成第一版图，并分别为第一版图中的每个第一目标电路模块设置对应的电压域。
152.其中，第一目标电路模块根据电路设计文件中的目标时钟对应的所有电路模块组合得到，目标时钟为所有时钟中的任意一个时钟。
153.可选的，根据每个时钟分别对应的所有电路模块，对电路设计文件进行重组，得到重组后的电路设计文件，包括：
154.针对每个目标时钟，均执行如下操作：确定目标时钟对应的每个电路模块的逻辑连接信息；根据目标时钟对应的每个电路模块的逻辑连接信息，对目标时钟对应的所有电路模块进行组合，得到第一目标电路模块，以及第一目标电路模块的逻辑连接信息。
155.根据所有第一目标电路模块的逻辑连接信息调整电路设计文件的逻辑连接信息，得到重组后的电路设计文件。
156.可选的，根据重组后的电路设计文件生成第一版图，并分别为第一版图中的每个第一目标电路模块设置对应的电压域，包括：
157.对第一目标电路模块进行逻辑综合，得到与第一目标电路模块对应的第一门级网表，以及对重组后的电路设计文件中除第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表。
158.根据第一门级网表生成与第一目标电路模块对应的第一目标版图。
159.根据第二门级网表和所有第一目标版图生成第一版图。
160.针对第一版图中的每个第一目标电路模块分别设置对应的电压域。
161.可选的，根据重组后的电路设计文件生成第一版图，并分别为第一版图中的每个第一目标电路模块设置对应的电压域，包括：
162.对第一目标电路模块进行逻辑综合，得到与第一目标电路模块对应的第一门级网表，以及对重组后的电路设计文件中除第一目标电路模块之外的电路模块进行逻辑综合，得到第二门级网表。
163.根据所有第一门级网表和第二门级网表，生成第三门级网表。
164.根据第三门级网表生成第一版图。
165.针对第一版图中的每个第一目标电路模块分别设置对应的电压域。
166.可选的，还可以包括：
167.根据第一版图确定需要创建过线逻辑的第二目标电路模块。
168.在重组后的电路设计文件中，为第二目标电路模块添加过线逻辑，以根据添加过线逻辑之后的电路设计文件生成第二版图，并针对第二版图中的每个第一目标电路模块分别设置对应的电压域。
169.本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
170.本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
171.本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
172.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
173.这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
174.尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
175.最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
176.以上对本发明所提供的一种芯片布局方法和装置、一种电子设备以及一种储存介质，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上
实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。