芯片emc抗扰度自动测试方法及系统
技术领域
1.本发明涉及芯片测试技术领域，具体地涉及一种芯片emc抗扰度自动测试方法及一种芯片emc抗扰度自动测试系统。
背景技术：
2.emc测试又叫做电磁兼容（emc）测试，指的是对电子产品在电磁场方面干扰大小（emi）和抗干扰能力（ems）的综合评定，是产品质量最重要的指标之一，电磁兼容的测量由测试场地和测试仪器组成。emc测试目的是检测电器产品所产生的电磁辐射对人体、公共场所电网以及其他正常工作之电器产品的影响。随着电子技术的快速发展，各类电子电气设备己经广泛应用于人们的日常生活之中。这些电子设备在提高人们生活品质的同时，也带来了大量的电磁污染。长期以来，电磁兼容测试仅仅对系统和整机进行测试，但是近年来，随着芯片集成度提高、布线间距的缩小，通信设备的增加，电磁环境的恶化，电子系统内部的芯片，电磁兼容问题也不容小觑。
3.在现有的分散式芯片电磁兼容测试设备中，连接的线缆较多，在需要测试时，往往需要现用现连，需要操作人员做很多的准备工作才能完成测试任务，既浪费时间也不利于多次测试任务。随着现代科技对芯片依赖越来越大，芯片的产量也逐年激增，为了保证芯片的正常使用，对应的电磁兼容测试需求也越来越大。若依旧保持现有的分散式芯片电磁兼容测试设备进行芯片测试，势必造成测试效率无法满足实际需求的情况。针对现有芯片电磁兼容测试方法存在的缺陷，需要创造一种新的芯片emc抗扰度自动测试方法。
技术实现要素：
4.本发明实施方式的目的是提供一种芯片emc抗扰度自动测试方法及系统，以至少解决现有芯片emc抗扰度测试方法自动性能差和测试难度大的问题。
5.为了实现上述目的，本发明第一方面提供一种芯片emc抗扰度自动测试方法，所述方法包括：获取待测芯片参数信息；基于所述待测芯片参数信息确定芯片的初始测试参数；其中，所述初始测试参数为第一轮测试的测试参数；基于所述初始测试参数逐级确定后续每一轮对应的测试参数，进行多轮芯片测试，直到触发预设截止规则，获取测试结果；其中，每一轮测试的测试参数为在上一轮测试对应的测试参数的基础上经预设修调规则调整后的测试参数。
6.可选的，所述待测芯片参数信息包括：所述待测芯片的芯片类型、芯片型号和额定工作参数中的至少一者。
7.可选的，所述初始测试参数包括：干扰信号输出功率。
8.可选的，所述基于所述待测芯片参数信息确定初始测试参数，包括：在预设知识库中根据所述待测芯片的芯片类型和芯片型号进行测试标准检索；若存在匹配的测试标准，则基于所述测试标准确定初始测试参数；若不存在匹配的测试标准，则基于所述待测芯片的额定工作参数或模拟工作工况需求参数自定义初始测试参数。
9.可选的，所述芯片测试包括：根据该轮测试的测试参数输出对应波形的干扰信号；对所述干扰信号进行功放放大，获得放大信号；将所述放大信号间接和/或直接加注到芯片上进行芯片测试。
10.可选的，所述预设截止规则在最新一轮测试的测试结果为不通过的情况下触发。
11.可选的，每一轮测试的测试结果通过以下步骤获取：完成该轮测试后，根据芯片的功能设计进行芯片模拟运行，并判断运行结果；若运行结果满足芯片设计需求，判定测试结果为通过；若运行结果不满足芯片设计需求，则判定测试结果为不通过。
12.可选的，在多轮芯片测试中，每一轮测试包括：响应于测试通过触发信号，基于预设修调规则进行测试参数功率放大；基于经预设修调规则调整后的测试参数进行芯片测试，并在完成测试后判断测试是否通过。
13.可选的，所述方法还包括：进行芯片稳定性测试，包括：响应于测试不通过触发信号，提取本轮测试的上一轮测试的测试参数；将上一轮测试的测试参数作为芯片极限测试参数；对比芯片极限测试参数与芯片的额定工作参数，若芯片极限测试参数小于所述额定工作参数，则判定稳定性测试不通过。
14.可选的，所述方法还包括：进行芯片适用测试，包括：响应于测试不通过触发信号，提取本轮测试的上一轮测试的测试参数；将上一轮测试的测试参数作为芯片极限测试参数；对比芯片极限测试参数与模拟工作工况需求参数；若芯片极限测试参数小于所述模拟工作工况需求参数，则判定芯片适用测试不通过。
15.本发明第二方面提供一种芯片emc抗扰度自动测试系统，所述系统包括：采集单元，用于获取待测芯片参数信息；预设单元，基于所述待测芯片参数信息确定芯片的初始测试参数；其中，所述初始测试参数为第一轮测试的测试参数；测试单元，用于基于所述初始测试参数逐级确定后续每一轮对应的测试参数，进行芯片多轮测试，直到触发预设截止规则，获取测试结果；其中，每一轮测试的测试参数为在上一轮测试对应的测试参数的基础上经预设修调规则调整后的测试参数。
16.可选的，所述测试单元包括：信号源，用于根据该轮测试的测试参数输出对应波形的干扰信号；放大模块，用于对所述干扰信号进行功放放大，获得放大信号；注入模块，用于将所述放大信号间接和/或直接加注到所述待测芯片上，进行所述待测芯片测试；修正模块，用于根据所述初始测试参数和预设修调规则初始测试参数多轮调整，以进行芯片多轮测试；输出模块，用于输出测试结果。
17.另一方面，本发明提供一种计算机可读储存介质，该计算机可读存储介质上储存有指令，其在计算机上运行时使得计算机执行上述的芯片emc抗扰度自动测试方法。
18.通过上述技术方案，芯片的测试过程完全自动化进行，基于芯片的特性自动制定适宜的测试方案，并在测试过程总实时获取测试反馈，并基于测试反馈实时调整测试方案，不但实现了芯片电磁兼容测试的自动化，还提高了测试方法的智能性，提高了芯片电磁兼容测试的效率。
19.本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
20.附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与
下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：图1是本发明一种实施方式提供的芯片emc抗扰度自动测试方法的步骤流程图；图2是本发明一种实施方式提供的芯片emc抗扰度自动测试系统的系统结构图；图3是本发明一种实施方式提供的测试单元的结构示意图。
具体实施方式
21.以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
22.emc测试又叫做电磁兼容（emc），指的是对电子产品在电磁场方面干扰大小（emi）和抗干扰能力（ems）的综合评定，是产品质量最重要的指标之一，电磁兼容的测量由测试场地和测试仪器组成。emc测试目的是检测电器产品所产生的电磁辐射对人体、公共场所电网以及其他正常工作之电器产品的影响。随着电子技术的快速发展，各类电子电气设备己经广泛应用于人们的日常生活之中。这些电子设备在提高人们生活品质的同时，也带来了大量的电磁污染。长期以来，电磁兼容测试仅仅对系统和整机进行测试，但是近年来，随着芯片集成度提高、布线间距的缩小，通信设备的增加，电磁环境的恶化，电子系统内部的芯片，电磁兼容问题也不容小觑。集成电路的电磁兼容性能有两方面需要考虑：一是自身工作性能也不会被其他器件所影响；二是集成电路器件在预定工作场所的电磁环境下工作时，不会影响临近其他器件的工作。这样才能认为该器件满足此电磁环境下的电磁兼容性要求。现在市场上主要是系统和整机的电磁兼容测试系统，即使有用于ic的电磁兼容测试设备，也是分散式的。
23.在现有的分散式芯片电磁兼容测试设备中，连接的线缆较多，在需要测试时，往往需要现用现连，需要操作人员做很多的准备工作才能完成测试任务，既浪费时间也不利于多次测试任务。随着现代科技对芯片依赖越来越大，芯片的产量也逐年激增，为了保证芯片的正常使用，对应的电磁兼容测试需求也越来越大。若依旧保持现有的分散式芯片电磁兼容测试设备进行芯片测试，势必造成测试效率无法满足实际需求的情况，基于此，提出了一种芯片emc抗扰度自动测试系统的方案，主要由测试设备、监测设备和计算机（含控制软件）组成，可以节省大量的人力和时间，能够自动完成测试并记录。芯片的测试过程完全自动化进行，基于芯片的特性自动制定适宜的测试方案，并在测试过程总实时获取测试反馈，并基于测试反馈实时调整测试方案，不但实现了芯片电磁兼容测试的自动化，还提高了测试方法的智能性，提高了芯片电磁兼容测试的效率。
24.图2是本发明一种实施方式提供的芯片emc抗扰度自动测试系统的系统结构图。如图2所示，本发明实施方式提供一种芯片emc抗扰度自动测试系统，所述系统包括：采集单元，用于获取待测芯片参数信息；预设单元，基于所述待测芯片参数信息确定芯片的初始测试参数；测试单元，用于基于对应的测试参数，进行芯片多轮测试，直到触发预设截止规则，停止芯片测试，输出测试结果；其中，每一轮测试的测试参数为经预设修调规则调整后的测试参数；其中，所述预设截止规则在最新一轮测试的测试结果为不通过的情况下触发。
25.优选的，如图3，所述测试单元包括：信号源，用于根据该轮测试的测试参数输出对应波形的干扰信号；放大模块，用于对所述干扰信号进行功放放大，获得放大信号；注入模
块，用于将所述放大信号间接和/或直接加注到所述待测芯片上，进行所述待测芯片测试；修正模块，用于根据所述初始测试参数和预设修调规则初始测试参数多轮调整，以进行芯片多轮测试；输出模块，用于输出测试结果。
26.图1是本发明一种实施方式提供的芯片emc抗扰度自动测试方法的方法流程图。如图1所示，本发明实施方式提供一种芯片emc抗扰度自动测试方法，所述方法包括：步骤s10：获取待测芯片参数信息。
27.具体的，在实际生产使用过程中，进行芯片测试时，无非两种常用的场景，第一种便是基于生产厂家，进行芯片批量化生产前，或批量化完成芯片生成后，需要进行芯片的稳定性测试，即判读设计或生成的芯片是否满足设计需求。这种测试场景下，即需要判断芯片的电磁兼容性能是否符合预期，其只需要在理想工况，即额定工作参数下正常工作便可。所以，进行这类芯片测试时，需要基于其额定工作参数指定对应的测试方案。另一种测试场景便是基于应用厂家，即使相同的芯片，其应用场景往往也是不同的。简单举例，相同的车载芯片，有的芯片安装在工程车上，有的芯片安装在常规的民用车上，工程车载芯片势必会比民用车载芯片的工作环境恶劣。这种附加的恶劣的工作环境可能会超出芯片设计时的理想工况。为了判断候选芯片是否能够满足这种预设工况的稳定工作需求，需要针对对应的预设工况进行芯片测试，即将芯片放置在对应的预设工况下，判断芯片是否能够正常工作。在这种情况下，需要针对预设模拟工况的需求参数进行待测芯片测试方案生成。
28.无论是哪种情况，首先需要获取待测芯片的参数信息，包括所述待测芯片的芯片类型、芯片型号和额定工作参数，避免测试参数与芯片本身参数差距过大导致的无效测试。
29.步骤s20：基于所述待测芯片参数信息确定芯片的初始测试参数。
30.具体的，上述已知，进行芯片测试时主要需要了解芯片的稳定工作性和特使场景的适用性，基于不同的测试要求需要制定不同的测试方案。集成电路的电磁兼容性能有两方面需要考虑：一是自身工作性能也不会被其他器件所影响；二是集成电路器件在预定工作场所的电磁环境下工作时，不会影响临近其他器件的工作。基于此，该初始测试参数便是初始的干扰信号功率，通过施加的干扰信号模拟芯片的实际工作场景下的其他器件的影响情况。模拟在这种条件下，芯片是否能够正常进行工作，以判断芯片的存在电磁干扰条件下的稳定工作性能。若该初始测试参数过大，会导致干扰信号的功率比芯片额定工作参数超限太多的情况，这中情况下芯片将直接丧失工作能力，甚至芯片损坏。为了避免这种情况，针对不同的芯片需要针对性的制定适用的测试方案。
31.首先，对于存在测试标准的芯片，这种测试情况往往针对于完成制造后的芯片稳定性测试，针对这些芯片制定有严格的测试标准，则基于对应芯片的芯片型号进行测试标准检索，将检索获得的测试标准直接作为当前芯片的测试标准。根据测试标准中的测试流程和测试参数生成对应的测试控制时序表，在对应的测试时刻输出对应功率大小的干扰信号。
32.对于不存在测试标准的芯片，这种情况往往适用于设计阶段或新生产芯片的测试，若只进行芯片的稳定性测试，则根据该芯片的设计额定工作参数进行初始测试参数设定，保证其不大于额定工作参数。
33.对于严苛条件下使用芯片的测试，则将该芯片的额定工作参数作为输出测试参数，后续再逐级调整。通过此举可以直接筛选掉本身便有缺陷的芯片，提高后续的测试效
率。
34.步骤s30：基于对应的测试参数，进行芯片多轮测试，直到触发预设截止规则，停止芯片测试，输出测试结果。
35.具体的，测试单元存在信号源，该信号源用于生成模拟芯片工作环境中的电磁干扰信号。优选的，测试单元还包括放大单元，通过放大单元将信号源生成的干扰信号进行自定义倍数放大，保证最终输出的干扰信号符合预期。不仅提高了干扰信号的调整效率，还降低了信号源的硬件需求。信号源的生成信号基于初始测试参数进行生成，基于初始测试参数显示的干扰信号参数，生成对应波形的干扰信号。
36.优选的，进行干扰信号施加到芯片上时，采用tem小室法进行干扰信号间接施加。tem波（transverse electromagnetic wave）电场分量和磁场分量相互垂直，且都垂直于传播方向的电磁波。tem小室即横电磁波小室是在很有限的实验室空间的条件下，将小型被试品及线缆同时置于电场辐射中,对被试品辐射抗扰度进行评估，一般适用频率范围0.01mhz～200mhztem,小室在内部导体(芯板)和外壳(接地平板)之间产生均匀场强，用来测试 esa 的抗扰性。其中，tem 小室内电场强度应用下列等式确定：式中：e＝电场强度，v/m；p＝输入小室的功率，w；z＝小室的阻抗；d＝上板和平板（芯板）之间的距离（m）。选择适当的场强探头放入 tem 小室的上半部分，场强探头测定的场强大小即为 tem 小室场强。本发明方案便是调整干扰信号输入小室的功率来调整干扰信号对测试芯片的影响程度。
37.这种间接施加的干扰信号是模拟的其他器件的感应电场对芯片工作状态的影响，而除了这种影响情况，供电电路或控制电路中也可能存在干扰信号，这些干扰信号将直接作用于待测芯片。为了模拟这中情况下的电磁干扰测试。优选的，还需要进行干扰信号直接加注，直接施加模式采用直接射频功率注入法和大电流注入法等，将干扰信号直接施加芯片引脚，模拟复杂环境中各类电磁干扰通过芯片管脚、封装引线、甚至芯片走线带来的天线效应耦合到芯片，对芯片功能的影响。
38.其中，直接射频功率注入法是以传导的方式将干扰信号注入到芯片中，而tem小室法是在或集成电路带线法主要是将标准小室内传播的电磁信号直接作用到芯片表面。通过传导耦合将射频信号注入到芯片的单个引脚。射频功率放大器放大后的射频电流通过50欧姆导线和一个耦合电容器注入到芯片的相应引脚。射频干扰信号的强度由定向耦合器测量的正向功率来判定。譬如如果因射频电流而导致芯片发热和功能异常，该功率就是一个正确的评价参数。
39.上述仅举例了对应的间接加注模式和直接加注模式，本发明方案并不局限于上述的加注模式，任何可以进行芯片测试的干扰信号加注模式均可以用于本发明方案。
40.完成干扰信号加注后，便需要判断芯片的运行情况，若芯片依旧能够正常工作，则表示该芯片在当前电磁干扰条件下工作稳定，若芯片无法正常工作，则表示芯片无法在对应模拟的干扰条件下工作，对应的芯片测试不通过。例如，进行某通讯芯片测试时，加注干扰信号后，建立与该芯片之间的通讯连接，判断其是否能够正确接收信息并反馈正常的确定信号。若该通讯芯片能够正常进行通讯，则表示该通讯芯片在当前测试条件下测试通过。
41.在一种可能的实施方式中，在某种条件下，芯片的工作情况可能受到影响，但还不至于完全丧失工作能力，为了避免因为一次测试结果便直接对测试芯片进行结果定论，优选的，在每种条件下均采集多次测试结果。即在任一模拟的测试条件下，进行芯片多次模拟工作，并统计其中成功和失败的次数，若成功占比大于预设阈值，例如80%，则依旧可以判定当前芯片测试通过。
42.具体的，当芯片在一个测试场景下测试通过后，表示对应的电磁干扰环境下，对应芯片依旧能够继续正常工作，为了了解芯片的工作限值，继续提高测试参数，即干扰信号的功率。上述已知，初始测试参数是基于测试标准或芯片额定工作场景设定的，所以该测试参数往往能够保证芯片正常工作，既然保证芯片可以在当前干扰条件下工作，则芯片势必能够在低于该干扰条件参数下正常工作，所以根据预设比例进行干扰信号功率放大，基于修正后的测试参数进行新一轮测试。
43.具体的，当芯片在新一轮测试中依旧通过测试，表示芯片在区别于之前的干扰模拟环境，在更严苛的电磁干扰环境中依旧可以正常工作，则响应于测试通过触发信号，基于所述初始测试参数进行干扰信号输出功率上调预设比例；将功率上调后的干扰信号作为新的测试干扰信号，进行待测芯片测试，并在完成测试后再次进行是否测试通过判断。依次逐步提高测试干扰信号的工作效率，找到对应芯片的工作限值，基于该极限值可以评估芯片的工作性能。
44.对应上述两种检测场景，根据所有测试过程获得所述待测芯片的测试结果，包括：响应于测试不通过触发信号，提取本次测试过程的上一次测试过程的测试参数；将所述本次测试过程的上一次测试过程的测试参数作为当前待测芯片的极限测试参数；对比所述极限测试参数和所述待测芯片的待测芯片的额定工作参数，若所述极限测试参数小于所述额定工作参数，则判定所述待测芯片稳定性测试不通过，反之则判定所述待测芯片稳定性测试通过。这种情况适用于芯片稳定性检测。
45.根据所有测试过程获得所述待测芯片的测试结果，还包括：对比所述极限测试参数和模拟工作工况需求参数；若所述极限测试参数小于所述模拟工作工况需求参数，则判定所述待测芯片适用测试不通过，反之则判定所述待测芯片适用测试通过。这种情况适用于需要检测芯片在预设模拟工况下的适用性能，若芯片的极限工作状态满足预设工况最恶劣的情况，则表示该芯片可以作用于对应的场景，若芯片不能满足，则表示该芯片无法满足用户需求。
46.当然，除了上述两种情况，在芯片设计阶段，研发人员同样可以根据芯片的极限工作状态进行芯片改善或修正，以达到最佳状态。无论如何，本发明方案始终能够根据芯片的具体情况进行测试方案自动生成，且在测试过程中实时回收芯片测试结果，并基于回收的测试结果进行测试方案修正，实现芯片测试全过程的自动化，操作简单，检测结果准确。
47.本发明实施方式还提供一种计算机可读储存介质，该计算机可读存储介质上储存有指令，其在计算机上运行时使得计算机执行上述的芯片emc抗扰度自动测试方法。
48.本领域技术人员可以理解实现上述实施方式的方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器（processor）执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器（rom，read-only memory）、随机存
取存储器（ram，random access memory）、磁碟或者光盘等各种可以存储程序代码的介质。
49.以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
50.此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。
技术领域
1.本发明涉及芯片测试技术领域，具体地涉及一种芯片emc抗扰度自动测试方法及一种芯片emc抗扰度自动测试系统。
背景技术：
2.emc测试又叫做电磁兼容（emc）测试，指的是对电子产品在电磁场方面干扰大小（emi）和抗干扰能力（ems）的综合评定，是产品质量最重要的指标之一，电磁兼容的测量由测试场地和测试仪器组成。emc测试目的是检测电器产品所产生的电磁辐射对人体、公共场所电网以及其他正常工作之电器产品的影响。随着电子技术的快速发展，各类电子电气设备己经广泛应用于人们的日常生活之中。这些电子设备在提高人们生活品质的同时，也带来了大量的电磁污染。长期以来，电磁兼容测试仅仅对系统和整机进行测试，但是近年来，随着芯片集成度提高、布线间距的缩小，通信设备的增加，电磁环境的恶化，电子系统内部的芯片，电磁兼容问题也不容小觑。
3.在现有的分散式芯片电磁兼容测试设备中，连接的线缆较多，在需要测试时，往往需要现用现连，需要操作人员做很多的准备工作才能完成测试任务，既浪费时间也不利于多次测试任务。随着现代科技对芯片依赖越来越大，芯片的产量也逐年激增，为了保证芯片的正常使用，对应的电磁兼容测试需求也越来越大。若依旧保持现有的分散式芯片电磁兼容测试设备进行芯片测试，势必造成测试效率无法满足实际需求的情况。针对现有芯片电磁兼容测试方法存在的缺陷，需要创造一种新的芯片emc抗扰度自动测试方法。
技术实现要素：
4.本发明实施方式的目的是提供一种芯片emc抗扰度自动测试方法及系统，以至少解决现有芯片emc抗扰度测试方法自动性能差和测试难度大的问题。
5.为了实现上述目的，本发明第一方面提供一种芯片emc抗扰度自动测试方法，所述方法包括：获取待测芯片参数信息；基于所述待测芯片参数信息确定芯片的初始测试参数；其中，所述初始测试参数为第一轮测试的测试参数；基于所述初始测试参数逐级确定后续每一轮对应的测试参数，进行多轮芯片测试，直到触发预设截止规则，获取测试结果；其中，每一轮测试的测试参数为在上一轮测试对应的测试参数的基础上经预设修调规则调整后的测试参数。
6.可选的，所述待测芯片参数信息包括：所述待测芯片的芯片类型、芯片型号和额定工作参数中的至少一者。
7.可选的，所述初始测试参数包括：干扰信号输出功率。
8.可选的，所述基于所述待测芯片参数信息确定初始测试参数，包括：在预设知识库中根据所述待测芯片的芯片类型和芯片型号进行测试标准检索；若存在匹配的测试标准，则基于所述测试标准确定初始测试参数；若不存在匹配的测试标准，则基于所述待测芯片的额定工作参数或模拟工作工况需求参数自定义初始测试参数。
9.可选的，所述芯片测试包括：根据该轮测试的测试参数输出对应波形的干扰信号；对所述干扰信号进行功放放大，获得放大信号；将所述放大信号间接和/或直接加注到芯片上进行芯片测试。
10.可选的，所述预设截止规则在最新一轮测试的测试结果为不通过的情况下触发。
11.可选的，每一轮测试的测试结果通过以下步骤获取：完成该轮测试后，根据芯片的功能设计进行芯片模拟运行，并判断运行结果；若运行结果满足芯片设计需求，判定测试结果为通过；若运行结果不满足芯片设计需求，则判定测试结果为不通过。
12.可选的，在多轮芯片测试中，每一轮测试包括：响应于测试通过触发信号，基于预设修调规则进行测试参数功率放大；基于经预设修调规则调整后的测试参数进行芯片测试，并在完成测试后判断测试是否通过。
13.可选的，所述方法还包括：进行芯片稳定性测试，包括：响应于测试不通过触发信号，提取本轮测试的上一轮测试的测试参数；将上一轮测试的测试参数作为芯片极限测试参数；对比芯片极限测试参数与芯片的额定工作参数，若芯片极限测试参数小于所述额定工作参数，则判定稳定性测试不通过。
14.可选的，所述方法还包括：进行芯片适用测试，包括：响应于测试不通过触发信号，提取本轮测试的上一轮测试的测试参数；将上一轮测试的测试参数作为芯片极限测试参数；对比芯片极限测试参数与模拟工作工况需求参数；若芯片极限测试参数小于所述模拟工作工况需求参数，则判定芯片适用测试不通过。
15.本发明第二方面提供一种芯片emc抗扰度自动测试系统，所述系统包括：采集单元，用于获取待测芯片参数信息；预设单元，基于所述待测芯片参数信息确定芯片的初始测试参数；其中，所述初始测试参数为第一轮测试的测试参数；测试单元，用于基于所述初始测试参数逐级确定后续每一轮对应的测试参数，进行芯片多轮测试，直到触发预设截止规则，获取测试结果；其中，每一轮测试的测试参数为在上一轮测试对应的测试参数的基础上经预设修调规则调整后的测试参数。
16.可选的，所述测试单元包括：信号源，用于根据该轮测试的测试参数输出对应波形的干扰信号；放大模块，用于对所述干扰信号进行功放放大，获得放大信号；注入模块，用于将所述放大信号间接和/或直接加注到所述待测芯片上，进行所述待测芯片测试；修正模块，用于根据所述初始测试参数和预设修调规则初始测试参数多轮调整，以进行芯片多轮测试；输出模块，用于输出测试结果。
17.另一方面，本发明提供一种计算机可读储存介质，该计算机可读存储介质上储存有指令，其在计算机上运行时使得计算机执行上述的芯片emc抗扰度自动测试方法。
18.通过上述技术方案，芯片的测试过程完全自动化进行，基于芯片的特性自动制定适宜的测试方案，并在测试过程总实时获取测试反馈，并基于测试反馈实时调整测试方案，不但实现了芯片电磁兼容测试的自动化，还提高了测试方法的智能性，提高了芯片电磁兼容测试的效率。
19.本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
20.附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与
下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：图1是本发明一种实施方式提供的芯片emc抗扰度自动测试方法的步骤流程图；图2是本发明一种实施方式提供的芯片emc抗扰度自动测试系统的系统结构图；图3是本发明一种实施方式提供的测试单元的结构示意图。
具体实施方式
21.以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
22.emc测试又叫做电磁兼容（emc），指的是对电子产品在电磁场方面干扰大小（emi）和抗干扰能力（ems）的综合评定，是产品质量最重要的指标之一，电磁兼容的测量由测试场地和测试仪器组成。emc测试目的是检测电器产品所产生的电磁辐射对人体、公共场所电网以及其他正常工作之电器产品的影响。随着电子技术的快速发展，各类电子电气设备己经广泛应用于人们的日常生活之中。这些电子设备在提高人们生活品质的同时，也带来了大量的电磁污染。长期以来，电磁兼容测试仅仅对系统和整机进行测试，但是近年来，随着芯片集成度提高、布线间距的缩小，通信设备的增加，电磁环境的恶化，电子系统内部的芯片，电磁兼容问题也不容小觑。集成电路的电磁兼容性能有两方面需要考虑：一是自身工作性能也不会被其他器件所影响；二是集成电路器件在预定工作场所的电磁环境下工作时，不会影响临近其他器件的工作。这样才能认为该器件满足此电磁环境下的电磁兼容性要求。现在市场上主要是系统和整机的电磁兼容测试系统，即使有用于ic的电磁兼容测试设备，也是分散式的。
23.在现有的分散式芯片电磁兼容测试设备中，连接的线缆较多，在需要测试时，往往需要现用现连，需要操作人员做很多的准备工作才能完成测试任务，既浪费时间也不利于多次测试任务。随着现代科技对芯片依赖越来越大，芯片的产量也逐年激增，为了保证芯片的正常使用，对应的电磁兼容测试需求也越来越大。若依旧保持现有的分散式芯片电磁兼容测试设备进行芯片测试，势必造成测试效率无法满足实际需求的情况，基于此，提出了一种芯片emc抗扰度自动测试系统的方案，主要由测试设备、监测设备和计算机（含控制软件）组成，可以节省大量的人力和时间，能够自动完成测试并记录。芯片的测试过程完全自动化进行，基于芯片的特性自动制定适宜的测试方案，并在测试过程总实时获取测试反馈，并基于测试反馈实时调整测试方案，不但实现了芯片电磁兼容测试的自动化，还提高了测试方法的智能性，提高了芯片电磁兼容测试的效率。
24.图2是本发明一种实施方式提供的芯片emc抗扰度自动测试系统的系统结构图。如图2所示，本发明实施方式提供一种芯片emc抗扰度自动测试系统，所述系统包括：采集单元，用于获取待测芯片参数信息；预设单元，基于所述待测芯片参数信息确定芯片的初始测试参数；测试单元，用于基于对应的测试参数，进行芯片多轮测试，直到触发预设截止规则，停止芯片测试，输出测试结果；其中，每一轮测试的测试参数为经预设修调规则调整后的测试参数；其中，所述预设截止规则在最新一轮测试的测试结果为不通过的情况下触发。
25.优选的，如图3，所述测试单元包括：信号源，用于根据该轮测试的测试参数输出对应波形的干扰信号；放大模块，用于对所述干扰信号进行功放放大，获得放大信号；注入模
块，用于将所述放大信号间接和/或直接加注到所述待测芯片上，进行所述待测芯片测试；修正模块，用于根据所述初始测试参数和预设修调规则初始测试参数多轮调整，以进行芯片多轮测试；输出模块，用于输出测试结果。
26.图1是本发明一种实施方式提供的芯片emc抗扰度自动测试方法的方法流程图。如图1所示，本发明实施方式提供一种芯片emc抗扰度自动测试方法，所述方法包括：步骤s10：获取待测芯片参数信息。
27.具体的，在实际生产使用过程中，进行芯片测试时，无非两种常用的场景，第一种便是基于生产厂家，进行芯片批量化生产前，或批量化完成芯片生成后，需要进行芯片的稳定性测试，即判读设计或生成的芯片是否满足设计需求。这种测试场景下，即需要判断芯片的电磁兼容性能是否符合预期，其只需要在理想工况，即额定工作参数下正常工作便可。所以，进行这类芯片测试时，需要基于其额定工作参数指定对应的测试方案。另一种测试场景便是基于应用厂家，即使相同的芯片，其应用场景往往也是不同的。简单举例，相同的车载芯片，有的芯片安装在工程车上，有的芯片安装在常规的民用车上，工程车载芯片势必会比民用车载芯片的工作环境恶劣。这种附加的恶劣的工作环境可能会超出芯片设计时的理想工况。为了判断候选芯片是否能够满足这种预设工况的稳定工作需求，需要针对对应的预设工况进行芯片测试，即将芯片放置在对应的预设工况下，判断芯片是否能够正常工作。在这种情况下，需要针对预设模拟工况的需求参数进行待测芯片测试方案生成。
28.无论是哪种情况，首先需要获取待测芯片的参数信息，包括所述待测芯片的芯片类型、芯片型号和额定工作参数，避免测试参数与芯片本身参数差距过大导致的无效测试。
29.步骤s20：基于所述待测芯片参数信息确定芯片的初始测试参数。
30.具体的，上述已知，进行芯片测试时主要需要了解芯片的稳定工作性和特使场景的适用性，基于不同的测试要求需要制定不同的测试方案。集成电路的电磁兼容性能有两方面需要考虑：一是自身工作性能也不会被其他器件所影响；二是集成电路器件在预定工作场所的电磁环境下工作时，不会影响临近其他器件的工作。基于此，该初始测试参数便是初始的干扰信号功率，通过施加的干扰信号模拟芯片的实际工作场景下的其他器件的影响情况。模拟在这种条件下，芯片是否能够正常进行工作，以判断芯片的存在电磁干扰条件下的稳定工作性能。若该初始测试参数过大，会导致干扰信号的功率比芯片额定工作参数超限太多的情况，这中情况下芯片将直接丧失工作能力，甚至芯片损坏。为了避免这种情况，针对不同的芯片需要针对性的制定适用的测试方案。
31.首先，对于存在测试标准的芯片，这种测试情况往往针对于完成制造后的芯片稳定性测试，针对这些芯片制定有严格的测试标准，则基于对应芯片的芯片型号进行测试标准检索，将检索获得的测试标准直接作为当前芯片的测试标准。根据测试标准中的测试流程和测试参数生成对应的测试控制时序表，在对应的测试时刻输出对应功率大小的干扰信号。
32.对于不存在测试标准的芯片，这种情况往往适用于设计阶段或新生产芯片的测试，若只进行芯片的稳定性测试，则根据该芯片的设计额定工作参数进行初始测试参数设定，保证其不大于额定工作参数。
33.对于严苛条件下使用芯片的测试，则将该芯片的额定工作参数作为输出测试参数，后续再逐级调整。通过此举可以直接筛选掉本身便有缺陷的芯片，提高后续的测试效
率。
34.步骤s30：基于对应的测试参数，进行芯片多轮测试，直到触发预设截止规则，停止芯片测试，输出测试结果。
35.具体的，测试单元存在信号源，该信号源用于生成模拟芯片工作环境中的电磁干扰信号。优选的，测试单元还包括放大单元，通过放大单元将信号源生成的干扰信号进行自定义倍数放大，保证最终输出的干扰信号符合预期。不仅提高了干扰信号的调整效率，还降低了信号源的硬件需求。信号源的生成信号基于初始测试参数进行生成，基于初始测试参数显示的干扰信号参数，生成对应波形的干扰信号。
36.优选的，进行干扰信号施加到芯片上时，采用tem小室法进行干扰信号间接施加。tem波（transverse electromagnetic wave）电场分量和磁场分量相互垂直，且都垂直于传播方向的电磁波。tem小室即横电磁波小室是在很有限的实验室空间的条件下，将小型被试品及线缆同时置于电场辐射中,对被试品辐射抗扰度进行评估，一般适用频率范围0.01mhz～200mhztem,小室在内部导体(芯板)和外壳(接地平板)之间产生均匀场强，用来测试 esa 的抗扰性。其中，tem 小室内电场强度应用下列等式确定：式中：e＝电场强度，v/m；p＝输入小室的功率，w；z＝小室的阻抗；d＝上板和平板（芯板）之间的距离（m）。选择适当的场强探头放入 tem 小室的上半部分，场强探头测定的场强大小即为 tem 小室场强。本发明方案便是调整干扰信号输入小室的功率来调整干扰信号对测试芯片的影响程度。
37.这种间接施加的干扰信号是模拟的其他器件的感应电场对芯片工作状态的影响，而除了这种影响情况，供电电路或控制电路中也可能存在干扰信号，这些干扰信号将直接作用于待测芯片。为了模拟这中情况下的电磁干扰测试。优选的，还需要进行干扰信号直接加注，直接施加模式采用直接射频功率注入法和大电流注入法等，将干扰信号直接施加芯片引脚，模拟复杂环境中各类电磁干扰通过芯片管脚、封装引线、甚至芯片走线带来的天线效应耦合到芯片，对芯片功能的影响。
38.其中，直接射频功率注入法是以传导的方式将干扰信号注入到芯片中，而tem小室法是在或集成电路带线法主要是将标准小室内传播的电磁信号直接作用到芯片表面。通过传导耦合将射频信号注入到芯片的单个引脚。射频功率放大器放大后的射频电流通过50欧姆导线和一个耦合电容器注入到芯片的相应引脚。射频干扰信号的强度由定向耦合器测量的正向功率来判定。譬如如果因射频电流而导致芯片发热和功能异常，该功率就是一个正确的评价参数。
39.上述仅举例了对应的间接加注模式和直接加注模式，本发明方案并不局限于上述的加注模式，任何可以进行芯片测试的干扰信号加注模式均可以用于本发明方案。
40.完成干扰信号加注后，便需要判断芯片的运行情况，若芯片依旧能够正常工作，则表示该芯片在当前电磁干扰条件下工作稳定，若芯片无法正常工作，则表示芯片无法在对应模拟的干扰条件下工作，对应的芯片测试不通过。例如，进行某通讯芯片测试时，加注干扰信号后，建立与该芯片之间的通讯连接，判断其是否能够正确接收信息并反馈正常的确定信号。若该通讯芯片能够正常进行通讯，则表示该通讯芯片在当前测试条件下测试通过。
41.在一种可能的实施方式中，在某种条件下，芯片的工作情况可能受到影响，但还不至于完全丧失工作能力，为了避免因为一次测试结果便直接对测试芯片进行结果定论，优选的，在每种条件下均采集多次测试结果。即在任一模拟的测试条件下，进行芯片多次模拟工作，并统计其中成功和失败的次数，若成功占比大于预设阈值，例如80%，则依旧可以判定当前芯片测试通过。
42.具体的，当芯片在一个测试场景下测试通过后，表示对应的电磁干扰环境下，对应芯片依旧能够继续正常工作，为了了解芯片的工作限值，继续提高测试参数，即干扰信号的功率。上述已知，初始测试参数是基于测试标准或芯片额定工作场景设定的，所以该测试参数往往能够保证芯片正常工作，既然保证芯片可以在当前干扰条件下工作，则芯片势必能够在低于该干扰条件参数下正常工作，所以根据预设比例进行干扰信号功率放大，基于修正后的测试参数进行新一轮测试。
43.具体的，当芯片在新一轮测试中依旧通过测试，表示芯片在区别于之前的干扰模拟环境，在更严苛的电磁干扰环境中依旧可以正常工作，则响应于测试通过触发信号，基于所述初始测试参数进行干扰信号输出功率上调预设比例；将功率上调后的干扰信号作为新的测试干扰信号，进行待测芯片测试，并在完成测试后再次进行是否测试通过判断。依次逐步提高测试干扰信号的工作效率，找到对应芯片的工作限值，基于该极限值可以评估芯片的工作性能。
44.对应上述两种检测场景，根据所有测试过程获得所述待测芯片的测试结果，包括：响应于测试不通过触发信号，提取本次测试过程的上一次测试过程的测试参数；将所述本次测试过程的上一次测试过程的测试参数作为当前待测芯片的极限测试参数；对比所述极限测试参数和所述待测芯片的待测芯片的额定工作参数，若所述极限测试参数小于所述额定工作参数，则判定所述待测芯片稳定性测试不通过，反之则判定所述待测芯片稳定性测试通过。这种情况适用于芯片稳定性检测。
45.根据所有测试过程获得所述待测芯片的测试结果，还包括：对比所述极限测试参数和模拟工作工况需求参数；若所述极限测试参数小于所述模拟工作工况需求参数，则判定所述待测芯片适用测试不通过，反之则判定所述待测芯片适用测试通过。这种情况适用于需要检测芯片在预设模拟工况下的适用性能，若芯片的极限工作状态满足预设工况最恶劣的情况，则表示该芯片可以作用于对应的场景，若芯片不能满足，则表示该芯片无法满足用户需求。
46.当然，除了上述两种情况，在芯片设计阶段，研发人员同样可以根据芯片的极限工作状态进行芯片改善或修正，以达到最佳状态。无论如何，本发明方案始终能够根据芯片的具体情况进行测试方案自动生成，且在测试过程中实时回收芯片测试结果，并基于回收的测试结果进行测试方案修正，实现芯片测试全过程的自动化，操作简单，检测结果准确。
47.本发明实施方式还提供一种计算机可读储存介质，该计算机可读存储介质上储存有指令，其在计算机上运行时使得计算机执行上述的芯片emc抗扰度自动测试方法。
48.本领域技术人员可以理解实现上述实施方式的方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器（processor）执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器（rom，read-only memory）、随机存
取存储器（ram，random access memory）、磁碟或者光盘等各种可以存储程序代码的介质。
49.以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
50.此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
